CN110137348B - 一种多路复用多值阻变结构及其形成的神经网络 - Google Patents
一种多路复用多值阻变结构及其形成的神经网络 Download PDFInfo
- Publication number
- CN110137348B CN110137348B CN201910290334.XA CN201910290334A CN110137348B CN 110137348 B CN110137348 B CN 110137348B CN 201910290334 A CN201910290334 A CN 201910290334A CN 110137348 B CN110137348 B CN 110137348B
- Authority
- CN
- China
- Prior art keywords
- multiplexing
- resistance change
- mos
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013528 artificial neural network Methods 0.000 title claims description 14
- 230000015654 memory Effects 0.000 claims abstract description 35
- 108010001267 Protein Subunits Proteins 0.000 claims abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 3
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 210000002569 neuron Anatomy 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 210000004027 cell Anatomy 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 210000000225 synapse Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种多路复用多值阻变结构，包括阻变存储器单元和MOS选择单元，阻变存储器单元包括M个阻变存储器子单元，MOS选择单元包括N个并联的复用MOS管；阻变存储器子单元包括阻变存储器和控制MOS管，阻变存储器的一端连接该阻变存储器子单元对应的控制信号，另一端连接所述控制MOS管的漏极，控制MOS管的栅极连接该阻变存储器子单元对应的选择信号，且M个控制MOS管的源极与N个复用MOS管的漏极共同连接至同一节点；N个复用MOS管的源极共同连接至输出端口，每个复用MOS管的栅极连接对应的导通信号。本发明利用了简化的MOS选择单元来实现多值的模拟量输出，减少了灵敏放大器和数字‑模拟转换器等电路模块，节省了电路面积。
Description
技术领域
本发明涉及阻变存储器，具体涉及一种多路复用多值阻变结构及其形成的神经网络。
背景技术
近年来，阻变存储器(RRAM)等新型存储器的发展成为存储器领域的一个新的推动力。阻变存储器因为功耗低，速度快，面积小的特点，在未来具备非常广阔的应用前景。除了传统的存储领域外，在人工智能领域的神经网络***架构中，也可以起到重要的作用。阻变存储器现在已经存在研究，将单元往多值存储的方向发展，即一个单元通过不同的电阻大小，完成多比特数据的存储。
多值存储器的这种阻变的模拟特性，由于可以输出模拟量变化的电流值，在类脑神经网络***中，是一种可以作为类脑神经突触的理想器件。目前，多值存储器还没有成熟的制备结果，所以现阶段可以采用多个单值的RRAM单元来模拟这种多值特性，如图1所示。
但是这类结构应用在神经网络中，会存在以下一些缺点。首先，每一个单值RRAM单元都需要配置一个灵敏放大器(SA)作为数据读出，其次，需要有数字-模拟转换器(DAC)将单值数据数字信号数据转化成一个具有多值特性的模拟量。这些额外的电路结构会提高整个神经网络***在面积和功耗上的开销，即便平均到单个RRAM上，开销也会比较大。因此，设计一种可以将RRAM的电阻特性通过一些简单的附加电路结构，直接转化成具有多值模拟性质的电学量，从而节省面积和功耗，在现有的技术条件下是一件具有现实意义的事情。
发明内容
本发明的目的是提供一种多路复用多值阻变结构及其形成的神经网络，利用了简化的MOS选择单元来实现多值的模拟量输出，进而实现电路模块复用，减少了灵敏放大器和数字-模拟转换器等电路模块，节省了电路面积。
为了实现上述目的，本发明采用如下技术方案：一种多路复用多值阻变结构，包括阻变存储器单元和MOS选择单元，所述阻变存储器单元包括M个阻变存储器子单元，所述MOS选择单元包括N个并联的复用MOS管；其中，M和N均为大于1的整数；
所述阻变存储器子单元包括阻变存储器和控制MOS管，其中，所述阻变存储器的一端连接该阻变存储器子单元对应的控制信号，另一端连接所述控制MOS管的漏极，所述控制MOS管的栅极连接该阻变存储器子单元对应的选择信号，且M个控制MOS管的源极与所述N个复用MOS管的漏极共同连接至同一节点，所述N个复用MOS管的源极共同连接至输出端口，每个复用MOS管的栅极连接对应的导通信号。
进一步地，所述N个复用MOS管在导通时，对应的电导值不同。
进一步地，所述N个复用MOS管在导通时，对应的电导值分别为GT，2GT，22GT至2N-1GT，通过控制所述导通信号，使得所述MOS选择单元可以产生2N-1个不同的电导值，其中，GT大于零。
进一步地，所述N个复用MOS管中的电导值满足：
其中，Ron表示所述阻变存储器处于低阻状态时的电阻值，Roff表示所述阻变存储器处于高阻状态时的电阻值。
进一步地，通过控制所述控制信号，使得所述M个阻变存储器子单元中只有一个处于可读写状态，所述多路复用多值阻变结构可以产生2N+1-2个电阻值。
进一步地，所述控制MOS管和复用MOS管的源极和漏极可以互换。
进一步地，所述多路复用多值阻变结构还包括***电路，用于控制M个阻变存储器子单元中只有一个处于可读写状态。
进一步地，所述***电路还包括存储单元，用于存储N个复用MOS管的导通和断开状态。
一种神经网络包括多值阻变阵列、A个前神经元电路、B个后神经元电路和***控制电路，所述多值阻变阵列包括A行B列的如上所述的多路复用多值阻变结构，每一行的多路复用多值阻变结构连接一个前神经元电路，每一列的多路复用多值阻变结构连接一个后神经元电路，所述***控制电路用于控制选择其中一个多路复用多值阻变结构，且该多路复用多值阻变结构的控制和输出由与之对应的前神经元电路和后神经元电路协同完成，其中，A和B均为大于1的整数。
本发明的有益效果为：本发明利用了简化的MOS选择单元来实现多值的模拟量输出，进而实现电路模块复用，减少了灵敏放大器和数字-模拟转换器等电路模块，节省了电路面积；此外，由于采用多路复用结构，复用MOS管作为复用部分，面积和功耗开销将会分摊到每一个阻变存储器子单元上，那么所需要的平均的功耗花费也会得到显著降低。
附图说明
附图1为现有技术中基于RRAM单值存储单元构成的多值阻变单元示意图。
附图2为本发明一种多路复用多值阻变结构的示意图。
附图3为本发明一种多路复用多值阻变结构的***架构示意图。
附图4为本发明一种神经网络的示意图。
图中：1存储单元，2***电路，3前神经元电路，4后神经元电路，5标准工艺电路层，6阻变存储器子单元，7多路复用多值阻变结构，8***控制电路。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图2所示，本发明提供的一种多路复用多值阻变结构，包括阻变存储器单元和MOS选择单元。阻变存储器单元包括M个阻变存储器子单元，每一个阻变存储器子单元由通识的1T1R结构组成，即包括阻变存储器和控制MOS管，其中，阻变存储器的一端连接该阻变存储器子单元对应的控制信号，另一端连接控制MOS管的漏极，控制MOS管的栅极连接该阻变存储器子单元对应的选择信号，且M个控制MOS管的源极与N个复用MOS管的漏极共同连接至同一节点。其中，控制MOS管作为阻变存储器子单元的控制管，通过外部加到控制MOS管栅极上的电平高低作为是否选择该阻变存储器子单元的判决条件。上述控制MOS管的源极和漏极可以互换，M为大于1的整数。
MOS选择单元包括N个并联的复用MOS管；N个复用MOS管的源极共同连接至输出端口，每个复用MOS管的栅极连接对应的导通信号。通过外部加在复用MOS管栅极上的电平高低作为是否选择该复用MOS管的判决条件，上述复用MOS管的源极和漏极可以互换，N为大于1的整数。
请继续参阅附图2，阻变存储器自身存在低阻状态和高阻状态下的两种阻值，分别为Ron和Roff，控制MOS管在导通时也存在电阻RT，该电阻远小于阻变存储器低阻状态和高阻状态下的两种阻值。通过外部加在阻变存储器子单元对应的控制信号上的电平高低作为是否选择该阻变存储器子单元的判决条件，复用MOS管的电导值可以通过调整其宽长比来调整，为了使得本发明中多路复用多值阻变结构可变的阻值尽量多，设置N个复用MOS管在导通时，对应的电导值不同。具体可以设置N个复用MOS管在导通时，对应的电导值呈2的指数阶梯状分布，通过控制上述的导通信号，即选择电路中复用MOS管的个数，其中，通过导通信号的变化，可以使得0-N个复用MOS管连接在本发明多值阻变结构中，从而使得MOS选择单元可以产生2N-1个不同的电导值；且2N-1个不同的电导值可以作为RRAM自身电阻变化的一种有效补充，当只有一个阻变存储器子单元处于读写状态时，由于其对应的阻变存储器具有低阻和高阻两种状态，本发明结构一共可以产生(2N+1-2)个不同阻值，同时可以把RRAM阻值变化看作阻值变化的最高位。
本发明中上述提及的控制信号用于控制与之连接的阻变存储器处于低阻状态或者高阻状态；选择信号用于控制在M个阻变存储器子单元中选择某一个阻变存储器子单元处于可读写状态；导通信号用于控制对应的复用MOS管是否需要导通。
优选地，将N个复用MOS管的导通电导值设为GT，2GT至2N-1GT，通过控制施加在复用MOS管上对应的导通信号，使得MOS选择单元可以产生2N-1个不同的电导值，其中，GT大于零。与RRAM串联后，可以得到的阻值为
一共(2N+1-2)个。因为Ron<Roff，通过设计使得
当只有一个阻变存储器子单元处于读写状态时，由于其对应的阻变存储器具有低阻和高阻两种状态，本发明的多路复用多值阻变结构一定可以得到共(2N+1-2)种不同的电阻值。
本发明利用了简化的MOS选择单元来实现多值的模拟量输出，进而实现电路模块复用，减小了灵敏放大器和数字-模拟转换器等电路模块，节省了电路面积；此外，由于采用多路复用结构，复用MOS管作为复用部分，面积和功耗开销将会分摊到每一个阻变存储器子单元上，那么所需要的平均功耗花费也会得到显著降低。
请参阅附图3，本发明中多路复用多值阻变结构还包括***电路2，其中，***电路2中又包括存储单元1，***电路2用于确保在使用时，每次只能选择其中的一个阻变存储器子单元，使其处于可读写状态，其余的阻变存储器子单元均处于关闭状态；其中的存储单元1用于存储M个复用MOS管的导通和断开状态。具体可以采用非挥发存储单元来记录相应复用MOS管的开关状态，保证阻值在下电后不会丢失。
请参阅附图4，本发明上述多路复用多值阻变结构形成的神经网络，包括多值阻变阵列、A个前神经元电路3、B个后神经元电路4和***控制电路8，多值阻变阵列包括A行B列的多路复用多值阻变结构7；多路复用多值阻变结构在工艺制备上，阻变存储器子单元6单独为一层，在垂直方向的标准工艺电路层5上，制作相应的复用MOS管、控制MOS管以及其余需要使用MOS管搭建的电路结构。每一行的多路复用多值阻变结构7连接一个前神经元电路3，每一列的多路复用多值阻变结构7连接一个后神经元电路4，***控制电路8用于控制选择其中一个多路复用多值阻变结构，且该多路复用多值阻变结构的控制和输出由与之对应的前神经元电路和后神经元电路协同完成，多路复用多值阻变结构的模拟输出可以由后神经元直接接收处理，与典型的RRAM存储器阵列相比，省略了相应的灵敏放大器电路结构。
神经网络还可以集成一个适当规模的非挥发存储阵列，用来存储需要掉电记忆的阻值信息。因为多值阻变阵列理论上存在多个并联的多路复用多值阻变结构，所以相当于使用了一套***电路实现了多路多路复用多值阻变结构的控制，因此是一个节省面积和功耗的神经网络***。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。
Claims (9)
1.一种多路复用多值阻变结构，其特征在于，包括阻变存储器单元和MOS选择单元，所述阻变存储器单元包括M个阻变存储器子单元，所述MOS选择单元包括N个并联的复用MOS管；其中，M和N均为大于1的整数；
所述阻变存储器子单元包括阻变存储器和控制MOS管，其中，所述阻变存储器的一端连接该阻变存储器子单元对应的控制信号，另一端连接所述控制MOS管的漏极，所述控制MOS管的栅极连接该阻变存储器子单元对应的选择信号，且M个控制MOS管的源极与N个复用MOS管的漏极共同连接至同一节点；
所述N个复用MOS管的源极共同连接至输出端口，每个复用MOS管的栅极连接对应的导通信号。
2.根据权利要求1所述的一种多路复用多值阻变结构，其特征在于，所述N个复用MOS管在导通时，对应的电导值不同。
3.根据权利要求2所述的一种多路复用多值阻变结构，其特征在于，所述N个复用MOS管在导通时，对应的电导值分别为GT，2GT，22GT至2N-1GT，通过控制所述导通信号，使得所述MOS选择单元可以产生2N-1个不同的电导值，其中，GT大于零。
4.根据权利要求3所述的一种多路复用多值阻变结构，其特征在于，所述N个复用MOS管中的电导值满足：
其中，Ron表示所述阻变存储器处于低阻状态时的电阻值，Roff表示所述阻变存储器处于高阻状态时的电阻值。
5.根据权利要求4所述的一种多路复用多值阻变结构，其特征在于，通过控制所述控制信号，使得所述M个阻变存储器子单元中只有一个处于可读写状态，所述多路复用多值阻变结构可以产生2N+1-2个电阻值。
6.根据权利要求1所述的一种多路复用多值阻变结构，其特征在于，所述控制MOS管和复用MOS管的源极和漏极可以互换。
7.根据权利要求1所述的一种多路复用多值阻变结构，其特征在于，所述多路复用多值阻变结构还包括***电路，用于控制M个阻变存储器子单元中只有一个处于可读写状态。
8.根据权利要求7所述的一种多路复用多值阻变结构，其特征在于，所述***电路还包括存储单元，用于存储N个复用MOS管的导通和断开状态。
9.一种由权利要求1所述的多路复用多值阻变结构形成的神经网络，其特征在于，包括多值阻变阵列、A个前神经元电路、B个后神经元电路和***控制电路，所述多值阻变阵列包括A行B列的权利要求1所述的多路复用多值阻变结构，每一行的多路复用多值阻变结构连接一个前神经元电路，每一列的多路复用多值阻变结构连接一个后神经元电路，所述***控制电路用于控制选择其中一个多路复用多值阻变结构，且该多路复用多值阻变结构的控制和输出由与之对应的前神经元电路和后神经元电路协同完成，其中，A和B均为大于1的整数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910290334.XA CN110137348B (zh) | 2019-04-11 | 2019-04-11 | 一种多路复用多值阻变结构及其形成的神经网络 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910290334.XA CN110137348B (zh) | 2019-04-11 | 2019-04-11 | 一种多路复用多值阻变结构及其形成的神经网络 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110137348A CN110137348A (zh) | 2019-08-16 |
| CN110137348B true CN110137348B (zh) | 2023-01-31 |
Family
ID=67569680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910290334.XA Active CN110137348B (zh) | 2019-04-11 | 2019-04-11 | 一种多路复用多值阻变结构及其形成的神经网络 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110137348B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4378595A (en) * | 1980-03-25 | 1983-03-29 | The Regents Of The University Of California | Synchronous multivalued latch |
| CN1848294A (zh) * | 2005-04-12 | 2006-10-18 | 株式会社东芝 | 存储多值数据的非易失性半导体存储器 |
| JP2008227267A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法 |
| CN101783170A (zh) * | 2009-01-21 | 2010-07-21 | 中国科学院微电子研究所 | 驱动电阻转变型存储器实现多值存储的电路及方法 |
| CN102543147A (zh) * | 2012-01-18 | 2012-07-04 | 北京大学 | 多值存储电路的读取电路及读取方法 |
| CN104681085A (zh) * | 2015-03-03 | 2015-06-03 | 中国科学院微电子研究所 | 一种基于翻转编码电路的阻变存储器及相应数据存储方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4728726B2 (ja) * | 2005-07-25 | 2011-07-20 | 株式会社東芝 | 半導体記憶装置 |
| US20140159770A1 (en) * | 2012-12-12 | 2014-06-12 | Alexander Mikhailovich Shukh | Nonvolatile Logic Circuit |
| JP2015076556A (ja) * | 2013-10-10 | 2015-04-20 | ソニー株式会社 | メモリ装置、書込方法、読出方法 |
-
2019
- 2019-04-11 CN CN201910290334.XA patent/CN110137348B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4378595A (en) * | 1980-03-25 | 1983-03-29 | The Regents Of The University Of California | Synchronous multivalued latch |
| CN1848294A (zh) * | 2005-04-12 | 2006-10-18 | 株式会社东芝 | 存储多值数据的非易失性半导体存储器 |
| JP2008227267A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法 |
| CN101783170A (zh) * | 2009-01-21 | 2010-07-21 | 中国科学院微电子研究所 | 驱动电阻转变型存储器实现多值存储的电路及方法 |
| CN102543147A (zh) * | 2012-01-18 | 2012-07-04 | 北京大学 | 多值存储电路的读取电路及读取方法 |
| CN104681085A (zh) * | 2015-03-03 | 2015-06-03 | 中国科学院微电子研究所 | 一种基于翻转编码电路的阻变存储器及相应数据存储方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110137348A (zh) | 2019-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110111827B (zh) | 一种基于多个单值阻变存储器的多值阻变结构 | |
| TWI261838B (en) | Storage device | |
| JP4355136B2 (ja) | 不揮発性半導体記憶装置及びその読み出し方法 | |
| TW200304235A (en) | Multiple data state memory cell | |
| CN110569962B (zh) | 一种基于1t1r存储器阵列的卷积计算加速器及其操作方法 | |
| CN114400031B (zh) | 一种补码映射的rram存算一体芯片及电子设备 | |
| US20100108975A1 (en) | Non-volatile memory cell formation | |
| CN114596907A (zh) | 一种可用于训练的忆阻器阵列*** | |
| CN110137348B (zh) | 一种多路复用多值阻变结构及其形成的神经网络 | |
| CN113672855A (zh) | 一种存内运算方法、装置及其应用 | |
| CN114171086A (zh) | 阻变式存储器的操作电路及操作方法 | |
| CN114254743B (zh) | 一种基于rram阵列构成的二进制神经网络中并行乘累加运算的电路 | |
| Alshaya et al. | Passive Selectorless Memristive Structure with One Capacitor-One Memristor | |
| CN112071346B (zh) | 基于忆阻器簇的3d交叉阵列结构 | |
| CN113949385A (zh) | 一种用于rram存算一体芯片补码量化的模数转换电路 | |
| JP2000293993A (ja) | 半導体記憶装置とその制御方法 | |
| CN111863073A (zh) | 阻变存储器及其驱动控制电路 | |
| CN115564036B (zh) | 基于rram器件的神经网络阵列电路及其设计方法 | |
| US11437101B2 (en) | Resistive memory storage apparatus and operating method thereof | |
| CN108847262A (zh) | 存储器的读取电路 | |
| CN117010466A (zh) | 一种适合在fpga上实现的基于忆阻器的硬件卷积神经网络模型 | |
| CN112509624B (zh) | 用于设置阻变存储器的电路及其操作方法 | |
| CN116246669A (zh) | 高密度存内计算装置、神经网络加速器及电子设备 | |
| CN213583122U (zh) | 一种电压源串联遗忘忆阻突触结构及图片存储器 | |
| CN113517015A (zh) | 一种实现存储单元多级存储的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |