CN104681085A - 一种基于翻转编码电路的阻变存储器及相应数据存储方法 - Google Patents
一种基于翻转编码电路的阻变存储器及相应数据存储方法 Download PDFInfo
- Publication number
- CN104681085A CN104681085A CN201510094729.4A CN201510094729A CN104681085A CN 104681085 A CN104681085 A CN 104681085A CN 201510094729 A CN201510094729 A CN 201510094729A CN 104681085 A CN104681085 A CN 104681085A
- Authority
- CN
- China
- Prior art keywords
- data
- upset
- resistance
- storing device
- variable storing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000013500 data storage Methods 0.000 title abstract description 7
- 230000008569 process Effects 0.000 abstract description 6
- 238000005265 energy consumption Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种阻变存储器，包括阻变存储器阵列、翻转编码电路和翻转解码电路。以及一种基于翻转编码电路的阻变存储器数据存储/读取方法，包括以下步骤：首先对将要存入阻变存储器的数据进行判断，如果符合条件就进行翻转编码，否则直接存入阻变存储器阵列，在读出时通过翻转解码电路对读出的阻变存储器数据进行判断，如果符合条件就进行翻转解码，否则直接读出。本发明通过编码在阻变存储器中存储尽量少的“1”，提高了阻变存储器数据存储的可靠性，降低了数据读取过程中的能耗。
Description
技术领域
本发明涉及半导体数据存储技术领域，更具体地涉及一种基于翻转编码电路的阻变存储器及相应数据存储方法。
背景技术
阻变存储器(Resistive Random Access Memory，RRAM)是最近几年兴起的一种半导体存储器，由于它具有高集成度、低功耗、与CMOS工艺兼容等优点，因此被认为是最有可能取代FLASH成为下一代主流非挥发存储器的半导体存储器。阻变存储器的存储原理是通过对阻变材料两端加适当的电压后可以对阻变材料进行SET和RESET操作，当阻变存储器被SET后，其阻值为低阻状态，相对应的数据存储值为“1”，当阻变存储器被RESET时，其阻值为高阻状态，其相对应的数据存储值为“0”。
在阻变存储器单元被SET时，其形成的导电细丝的半径和SET电流大小密切相关，SET电流越大，导电细丝的半径也越大。如图1所示，由于阻变存储单元中使用了MOS管作为选通开关，MOS管存在寄生电容，在阻变单元被SET时，即从高阻态向低阻态变化时，将会产生电流过冲(overshoot)效应，并且SET电流越大，该效应越明显，这将会造成导电细丝的直径发生不可预知的差异化，这将在不同阻态变化和不同读写周期中产生严重的不确定性，特别是在阻变单元用于多值存储时尤其严重。同时，如图2所示，在读取阻变单元信息时，低阻态单元由于其阻值较低，其读取电流会更大，会产生更多的功耗。
发明内容
有鉴于此，本发明的主要目的在于提供一种基于翻转编码电路的数据存储方法，以通过编码在阻变存储器中存储尽量少的“1”(即低阻态)，从而提高阻变存储器存储数据的可靠性，以及降低阻变存储器读取数据的能耗，最终在一定程度上解决上述问题。
为了实现上述目的，作为本发明的一个方面，本发明提供了一种阻变存储器，包括：
阻变存储器阵列，用于存储数据信息和翻转编码标志位信息；
阻变存储器写电路，用于将待存储的数据和所述翻转编码标志位信息写入所述阻变存储器阵列；
阻变存储器读电路，用于将存储的数据从所述阻变存储器阵列中读取出来；
翻转编码电路，与所述阻变存储器写电路相连，用于在所述阻变存储器写电路将待存储的数据写入所述阻变存储器阵列之前，根据预先设定条件实现所述待存储数据的翻转编码，并设置翻转编码标志位信息；以及
翻转解码电路，与所述阻变存储器读电路相连，用于在所述阻变存储器读电路将存储的数据和所述翻转编码标志位信息从所述阻变存储器阵列中读取出来之后，根据所述翻转编码标志位信息实现所述存储数据的翻转译码。
其中，所述翻转编码电路根据所述待存储数据中“1”的个数是否比“0”的个数多来判断是否对所述待存储数据进行翻转编码，如果多于，则进行翻转编码，并将所述翻转编码标志位置为“1”，否则直接写入，并将所述翻转编码标志位置为“0”。
其中，所述对待存储数据进行翻转编码的步骤包括：将所述待存储数据中的“1”全部翻转为“0”，将所述待存储数据中的“0”全部翻转为“1”。
其中，所述翻转解码电路根据所述翻转编码标志位信息来判断是否对所述存储数据进行翻转解码，如果所述翻转编码标志位值为“1”，则进行翻转解码，否则直接读出。
其中，所述对存储数据进行翻转解码的步骤包括：将所述存储数据中的“1”全部翻转为“0”，将所述存储数据中的“0”全部翻转为“1”。
作为本发明的另一个方面，本发明提供了一种基于翻转编码电路的阻变存储器数据存储方法，包括以下步骤：
判断待写入数据块中数据“1”的个数是否比数据“0”的个数多；
假如判断出“1”的个数确实比“0”的个数多，则将所述待写入数据块中的数据进行翻转，并将对应于所述待写入数据块的翻转编码标志位flag置为“1”；否则，将对应于所述待写入数据块的翻转编码标志位flag置为“0”；
将所述待写入数据块中的数据和所述翻转编码标志位flag的值一起写入所述阻变存储器阵列；
判断是否还有待写入数据块，如果还有就重复上述步骤，直至所有数据写入完毕。
其中，所述待写入数据块的大小为16位或32位。
其中，所述将所述待写入数据块中的数据进行翻转的步骤包括：将所述待写入数据块中的“1”全部翻转为“0”，将所述待写入数据块中的“0”全部翻转为“1”。
作为本发明的再一个方面，本发明还提供了一种基于翻转编码电路的阻变存储器数据读取方法，包括以下步骤：
根据地址信息读取存储的数据块中的数据和对应的翻转编码标志位flag；
如果所述翻转编码标志位为“1”，则对所述存储的数据块中的数据进行翻转；
将读取的所述数据块中的数据输出；
判断是否还有待读取数据块，如果还有就重复上述步骤，直至所有数据读取完毕。
其中，所述对存储的数据块中的数据进行翻转的步骤包括：将所述读取的数据块中的“1”全部翻转为“0”，将所述读取的数据块中的“0”全部翻转为“1”。
基于上述技术方案可知，本发明通过编码在阻变存储器中存储尽量少的“1”(即低阻态)，提高了阻变存储器数据存储的可靠性，降低了数据读取过程中的能耗。
附图说明
图1为阻变存储单元中发生过冲效应的示意图；
图2为阻变存储器不同阻态读取数据示意图；
图3为本发明的基于翻转编码电路的阻变存储器的整体结构框图；
图4为本发明的基于翻转编码电路的阻变存储器数据存储方法的流程图；
图5为本发明的基于翻转编码电路的阻变存储器数据读取方法的流程图；
图6为本发明的基于翻转编码电路的阻变存储器数据存储方法的示意图；
图7为本发明的基于翻转编码电路的阻变存储器数据读取方法的示意图。
具体实施方式
下面详细描述本发明的具体实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的原件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
本发明公开了一种阻变存储器，包括：
阻变存储器阵列，用于存储数据信息和翻转编码标志位信息；
阻变存储器写电路，用于将待存储的数据和翻转编码标志位信息写入阻变存储器阵列；
阻变存储器读电路，用于将存储的数据从阻变存储器阵列中读取出来；
翻转编码电路，与阻变存储器写电路相连，用于在阻变存储器写电路将待存储的数据写入阻变存储器阵列之前，根据预先设定条件实现待存储数据的翻转编码，并设置翻转编码标志位信息；以及
翻转解码电路，与阻变存储器读电路相连，用于在阻变存储器读电路将存储的数据和翻转编码标志位信息从阻变存储器阵列中读取出来之后，根据翻转编码标志位信息实现存储数据的翻转译码。
其中，翻转编码电路根据待存储数据中“1”的个数是否比“0”的个数多来判断是否对待存储数据进行翻转编码，如果多于，则进行翻转编码，并将翻转编码标志位置为“1”，否则直接编码，并将翻转编码标志位置为“0”。对待存储数据进行翻转编码的步骤包括：将待存储数据中的“1”全部翻转为“0”，将待存储数据中的“0”全部翻转为“1”。
翻转解码电路根据翻转编码标志位信息来判断是否对存储数据进行翻转解码，如果翻转编码标志位值为“1”，则进行翻转解码，否则直接解码。对存储数据进行翻转解码的步骤包括：将存储数据中的“1”全部翻转为“0”，将存储数据中的“0”全部翻转为“1”。
本发明还公开了一种基于翻转编码电路的阻变存储器数据存储方法，包括以下步骤：
判断待写入数据块中数据“1”的个数是否比数据“0”的个数多；
假如判断出“1”的个数确实比“0”的个数多，则将待写入数据块中的数据进行翻转，并将对应于待写入数据块的翻转编码标志位flag置为“1”；否则，将对应于待写入数据块的翻转编码标志位flag置为“0”；
将待写入数据块中的数据和翻转编码标志位flag的值一起写入阻变存储器阵列；
判断是否还有待写入数据块，如果还有就重复上述步骤，直至所有数据写入完毕。
其中待写入数据块的大小为16位、32位或其它合适的位数。将待写入数据块中的数据进行翻转的步骤包括：将待写入数据块中的“1”全部翻转为“0”，将待写入数据块中的“0”全部翻转为“1”。
本发明还公开了一种基于翻转编码电路的阻变存储器数据读取方法，包括以下步骤：
根据地址信息读取存储的数据块中的数据和对应的翻转编码标志位flag；
如果翻转编码标志位为“1”，则对存储的数据块中的数据进行翻转；
将读取的数据块中的数据输出；
判断是否还有待读取数据块，如果还有就重复上述步骤，直至所有数据读取完毕。
其中对存储的数据块中的数据进行翻转的步骤包括：将读取的数据块中的“1”全部翻转为“0”，将读取的数据块中的“0”全部翻转为“1”。
下面结合附图和具体实施例对本发明进行进一步的阐述和说明。
本发明结构如图3所示，包括带编码位的阻变存储器阵列(100)、翻转编码电路(101)、翻转解码电路(102)和阻变存储器读写电路(103)。
本发明的基于翻转编码电路的阻变存储器数据存储/读取方法的具体实施步骤如图4、图5所示。其中，如图4所示，其为本发明的数据存储方法的流程图，包括以下步骤：
步骤1，阻变存储器写电路判断待写入数据块(例如16位数据)中数据“1”的个数是否比数据“0”的个数多；
步骤2，假如步骤1中判断出“1”的个数确实比“0”的个数多，则将数据块中的数据进行翻转后再传给阻变存储器写电路，并且将对应于该数据块的翻转编码标志位flag置为“1”；假如判断出“1”的个数不比“0”的个数多，则不对数据块中的数据进行操作而直接传给阻变存储器写电路，并且将对应于该数据块的翻转编码标志位flag置为“0”。例如输入的数据为“1111_1111_1111_1111”时，其“1”的个数比“0”多，则将其翻转后为“0000_0000_0000_0000”作为写入数据，并将写入的数据块对应的翻转编码标志位flag置为“1”；相反，假如输入的数据为“0000_0000_0000_0001”，则不对该数据块进行翻转操作，并将对应的翻转编码标志位置为“0”。每一个数据块(例如16位)，都有一位对应的翻转编码标志位，所以每次需要读写的位数为数据块的总共数据位数再加上一位翻转编码标志位。例如，作为一个优选实施例，读写数据位为16位，则每次总共需要读写17位；
步骤3，将步骤2中最终得到的数据块数据和翻转编码标志位flag的值一起写入阻变存储器阵列。例如，作为优选实施例的16位数据加上1位翻转编码标志位flag，也即一共17位数据一同写入阻变存储器阵列；
步骤4，等待读取下一次待写数据块，重复上述步骤1～3。
如图5所示，其为本发明的数据读取方法的流程图，包括以下步骤：
步骤1，阻变存储器读电路根据地址信息读取数据块数据和对应的翻转编码标志位flag；
步骤2，如果翻转编码标志位为“1”则对数据取反，否则不取反；
步骤3，将译码后的数据输出；
步骤4，等待下一次读取数据操作，重复上述步骤1～3。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解的为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种阻变存储器，包括：
阻变存储器阵列，用于存储数据信息和翻转编码标志位信息；
阻变存储器写电路，用于将待存储的数据和所述翻转编码标志位信息写入所述阻变存储器阵列；
阻变存储器读电路，用于将存储的数据从所述阻变存储器阵列中读取出来；
翻转编码电路，与所述阻变存储器写电路相连，用于在所述阻变存储器写电路将待存储的数据写入所述阻变存储器阵列之前，根据预先设定条件实现所述待存储数据的翻转编码，并设置翻转编码标志位信息；以及
翻转解码电路，与所述阻变存储器读电路相连，用于在所述阻变存储器读电路将存储的数据和所述翻转编码标志位信息从所述阻变存储器阵列中读取出来之后，根据所述翻转编码标志位信息实现所述存储数据的翻转译码。
2.如权利要求1所述的阻变存储器，其中所述翻转编码电路根据所述待存储数据中“1”的个数是否比“0”的个数多来判断是否对所述待存储数据进行翻转编码，如果多于，则进行翻转编码，并将所述翻转编码标志位置为“1”，否则直接写入，并将所述翻转编码标志位置为“0”。
3.如权利要求2所述的阻变存储器，其中所述对待存储数据进行翻转编码的步骤包括：将所述待存储数据中的“1”全部翻转为“0”，将所述待存储数据中的“0”全部翻转为“1”。
4.如权利要求1所述的阻变存储器，其中所述翻转解码电路根据所述翻转编码标志位信息来判断是否对所述存储数据进行翻转解码，如果所述翻转编码标志位值为“1”，则进行翻转解码，否则直接读出。
5.如权利要求4中所述的阻变存储器，其中所述对存储数据进行翻转解码的步骤包括：将所述存储数据中的“1”全部翻转为“0”，将所述存储数据中的“0”全部翻转为“1”。
6.一种基于翻转编码电路的阻变存储器数据存储方法，包括以下步骤：
判断待写入数据块中数据“1”的个数是否比数据“0”的个数多；
假如判断出“1”的个数确实比“0”的个数多，则将所述待写入数据块中的数据进行翻转，并将对应于所述待写入数据块的翻转编码标志位flag置为“1”；否则，将对应于所述待写入数据块的翻转编码标志位flag置为“0”；
将所述待写入数据块中的数据和所述翻转编码标志位flag的值一起写入所述阻变存储器阵列；
判断是否还有待写入数据块，如果还有就重复上述步骤，直至所有数据写入完毕。
7.如权利要求6中所述的基于翻转编码电路的阻变存储器数据存储方法，其中所述待写入数据块的大小为16位或32位。
8.如权利要求6所述的基于翻转编码电路的阻变存储器数据存储方法，其中所述将所述待写入数据块中的数据进行翻转的步骤包括：将所述待写入数据块中的“1”全部翻转为“0”，将所述待写入数据块中的“0”全部翻转为“1”。
9.一种基于翻转编码电路的阻变存储器数据读取方法，包括以下步骤：
根据地址信息读取存储的数据块中的数据和对应的翻转编码标志位flag；
如果所述翻转编码标志位为“1”，则对所述存储的数据块中的数据进行翻转；
将读取的所述数据块中的数据输出；
判断是否还有待读取数据块，如果还有就重复上述步骤，直至所有数据读取完毕。
10.如权利要求9所述的基于翻转编码电路的阻变存储器数据读取方法，其中所述对存储的数据块中的数据进行翻转的步骤包括：将所述读取的数据块中的“1”全部翻转为“0”，将所述读取的数据块中的“0”全部翻转为“1”。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510094729.4A CN104681085B (zh) | 2015-03-03 | 2015-03-03 | 一种基于翻转编码电路的阻变存储器及相应数据存储方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510094729.4A CN104681085B (zh) | 2015-03-03 | 2015-03-03 | 一种基于翻转编码电路的阻变存储器及相应数据存储方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681085A true CN104681085A (zh) | 2015-06-03 |
| CN104681085B CN104681085B (zh) | 2018-09-04 |
Family
ID=53316019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510094729.4A Active CN104681085B (zh) | 2015-03-03 | 2015-03-03 | 一种基于翻转编码电路的阻变存储器及相应数据存储方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681085B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195321A (zh) * | 2017-05-15 | 2017-09-22 | 华中科技大学 | 一种交叉开关结构阻变式存储器性能优化方法及*** |
| CN107767910A (zh) * | 2016-08-17 | 2018-03-06 | 爱思开海力士有限公司 | 数据存储装置的操作方法 |
| CN109036491A (zh) * | 2017-06-09 | 2018-12-18 | 台湾积体电路制造股份有限公司 | 地址解码错误的检测方法和检测***及存储器*** |
| CN110137348A (zh) * | 2019-04-11 | 2019-08-16 | 上海集成电路研发中心有限公司 | 一种多路复用多值阻变结构及其形成的神经网络 |
| CN110968451A (zh) * | 2018-09-30 | 2020-04-07 | 华为技术有限公司 | 内存访问技术及计算机*** |
| WO2021077783A1 (zh) * | 2019-10-25 | 2021-04-29 | 长鑫存储技术有限公司 | 写操作电路、半导体存储器和写操作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1811978A (zh) * | 2006-03-10 | 2006-08-02 | 清华大学 | 一种降低集成电路中存储器功耗的方法 |
| US20090091968A1 (en) * | 2007-10-08 | 2009-04-09 | Stefan Dietrich | Integrated circuit including a memory having a data inversion circuit |
| CN101483066A (zh) * | 2008-01-11 | 2009-07-15 | 旺宏电子股份有限公司 | 存储器编码方法与装置 |
| CN102903387A (zh) * | 2012-09-27 | 2013-01-30 | 上海宏力半导体制造有限公司 | 存储阵列装置及其减小读电流的方法 |
-
2015
- 2015-03-03 CN CN201510094729.4A patent/CN104681085B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1811978A (zh) * | 2006-03-10 | 2006-08-02 | 清华大学 | 一种降低集成电路中存储器功耗的方法 |
| US20090091968A1 (en) * | 2007-10-08 | 2009-04-09 | Stefan Dietrich | Integrated circuit including a memory having a data inversion circuit |
| CN101483066A (zh) * | 2008-01-11 | 2009-07-15 | 旺宏电子股份有限公司 | 存储器编码方法与装置 |
| CN102903387A (zh) * | 2012-09-27 | 2013-01-30 | 上海宏力半导体制造有限公司 | 存储阵列装置及其减小读电流的方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107767910A (zh) * | 2016-08-17 | 2018-03-06 | 爱思开海力士有限公司 | 数据存储装置的操作方法 |
| CN107195321A (zh) * | 2017-05-15 | 2017-09-22 | 华中科技大学 | 一种交叉开关结构阻变式存储器性能优化方法及*** |
| CN107195321B (zh) * | 2017-05-15 | 2020-05-19 | 华中科技大学 | 一种交叉开关结构阻变式存储器性能优化方法及*** |
| CN109036491A (zh) * | 2017-06-09 | 2018-12-18 | 台湾积体电路制造股份有限公司 | 地址解码错误的检测方法和检测***及存储器*** |
| CN109036491B (zh) * | 2017-06-09 | 2021-05-11 | 台湾积体电路制造股份有限公司 | 地址解码错误的检测方法和检测***及存储器*** |
| CN110968451A (zh) * | 2018-09-30 | 2020-04-07 | 华为技术有限公司 | 内存访问技术及计算机*** |
| US11521674B2 (en) | 2018-09-30 | 2022-12-06 | Huawei Technologies Co., Ltd. | Memory access technology and computer system for reducing data error probability |
| CN110137348A (zh) * | 2019-04-11 | 2019-08-16 | 上海集成电路研发中心有限公司 | 一种多路复用多值阻变结构及其形成的神经网络 |
| CN110137348B (zh) * | 2019-04-11 | 2023-01-31 | 上海集成电路研发中心有限公司 | 一种多路复用多值阻变结构及其形成的神经网络 |
| WO2021077783A1 (zh) * | 2019-10-25 | 2021-04-29 | 长鑫存储技术有限公司 | 写操作电路、半导体存储器和写操作方法 |
| US11195573B2 (en) | 2019-10-25 | 2021-12-07 | Changxin Memory Technologies, Inc. | Write operation circuit, semiconductor memory, and write operation method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681085B (zh) | 2018-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104681085A (zh) | 一种基于翻转编码电路的阻变存储器及相应数据存储方法 | |
| US9865359B2 (en) | Semiconductor device including fuse circuit | |
| US8432735B2 (en) | Memory system and related method of programming | |
| JP7471422B2 (ja) | メモリセルの三状態プログラミング | |
| KR101018973B1 (ko) | 비휘발성 메모리들을 위한 성능 또는 전력 최적화 코드/데이터 저장 | |
| US9612958B1 (en) | Wear leveling and improved efficiency for a non-volatile memory device | |
| CN109154919A (zh) | 用以执行内部模块数据总线反相的设备和方法 | |
| CN105280222A (zh) | 一种提高阻变存储器可靠性的低功耗刷新***及方法 | |
| KR102016543B1 (ko) | 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법 | |
| CN101765888A (zh) | 基于控制器性能要求的编程 | |
| CN110660421B (zh) | 一种带纠错和压缩电路的磁性随机存储器 | |
| CN101727983A (zh) | 存储设备及其编程方法 | |
| KR102112115B1 (ko) | 반도체 메모리 장치 및 그것의 데이터 프로그램 방법 | |
| CN108073523A (zh) | 算术电路及半导体器件 | |
| CN103886897B (zh) | 混合存储器 | |
| US10175906B2 (en) | Encoding data within a crossbar memory array | |
| KR101213982B1 (ko) | 다중 레벨 일회 기록 메모리 셀들을 가지는 재기록 가능한 메모리 장치 | |
| JP2007157234A (ja) | メモリシステム | |
| CN105741870A (zh) | 一种基于忆阻的非易失性d触发器电路 | |
| CN107689241B (zh) | 延长阻变存储器寿命的方法和使用其的数据储存*** | |
| KR101342658B1 (ko) | 비휘발성 메모리 시스템 및 그 구성 방법 | |
| CN100483539C (zh) | 一种降低集成电路中存储器功耗的方法 | |
| CN103198860B (zh) | 一种rram写电路 | |
| CN102592672A (zh) | Flash EEPROM动态参考源电路结构 | |
| CN110931063A (zh) | 半导体存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |