CN110098885A - 一种时钟同步电路、装置及其方法 - Google Patents
一种时钟同步电路、装置及其方法 Download PDFInfo
- Publication number
- CN110098885A CN110098885A CN201810096519.2A CN201810096519A CN110098885A CN 110098885 A CN110098885 A CN 110098885A CN 201810096519 A CN201810096519 A CN 201810096519A CN 110098885 A CN110098885 A CN 110098885A
- Authority
- CN
- China
- Prior art keywords
- oscillator
- signal
- clock
- deviation
- adjustment amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及时钟同步技术领域,特别是涉及一种时钟同步电路、装置及其方法。其中,该时钟同步电路包括:振荡器组,包括多个振荡器,每个振荡器用于产生振荡信号;同步控制器,用于根据基准信号与每个振荡器的振荡信号之间的偏差以及每个振荡器的振荡特征,计算出每个振荡器的时钟调整量,以使每个振荡器根据时钟调整量调整振荡信号;时钟生成单元,用于响应于同步控制器的控制信号,根据每个振荡器调整后的振荡信号,生成时钟信号。因此,其能够根据每个振荡器的振荡特征调整时钟调整量,从而避免传统技术中振荡器只能够单一地根据时钟偏差调整振荡信号的输出而产生时钟信号的精度不高的问题。
Description
技术领域
本发明涉及时钟同步技术领域,特别是涉及一种时钟同步电路、装置及其方法。
背景技术
时钟同步是通信网络的支撑技术之一,时钟同步的性能直接影响通信网络的性能和健壮性。通信网络的时钟通常采用Master-Slave同步方式,即主从式同步方式。主设备产生高精度的时钟信号作为时钟源,通过传输信道分发给从设备,从设备采用相应的时钟恢复技术提取源自主设备的时钟信号,以达到与主设备同步的目的。
发明人在实现本发明的过程中,发现传统技术至少存在以下问题:由于主设备中振荡器本身的可靠性比较低,振荡器产生振荡信号的精度不高,振荡器只能单一地根据时钟偏差调整振荡信号的输出,因此,主设备输出的时钟信号精度不高。
发明内容
本发明实施例一个目的旨在提供一种时钟同步电路、装置及其方法,其能够根据振荡器的振荡特征调整时钟调整量。
为解决上述技术问题,本发明实施例提供以下技术方案:
在第一方面,本发明实施例提供一种时钟同步电路,包括:
振荡器组,包括多个振荡器,每个所述振荡器用于产生振荡信号;
同步控制器,用于根据基准信号与每个所述振荡器的振荡信号之间的偏差以及每个所述振荡器的振荡特征,计算出每个所述振荡器的时钟调整量,以使每个所述振荡器根据所述时钟调整量调整振荡信号;
时钟生成单元,用于响应于所述同步控制器的控制信号,根据每个所述振荡器调整后的振荡信号,生成时钟信号。
可选地,所述同步控制器用于根据基准信号与每个所述振荡器的振荡信号之间的偏差以及每个所述振荡器的振荡特征,计算出每个所述振荡器的时钟调整量,包括:
所述同步控制器用于根据每个所述振荡器的振荡特征,确定每个所述振荡器的加权系数与滤波系数;
所述同步控制器用于根据每个所述振荡器对应的偏差、加权系数以及滤波系数,计算出每个所述振荡器的时钟调整量。
可选地,所述时钟生成单元用于响应于所述同步控制器的控制信号,根据每个所述振荡器调整后的振荡信号,生成时钟信号,包括:
所述同步控制器比较所述振荡器组中任意两个所述振荡器预设时长的偏差;
在所述同步控制器从所述振荡器组中确定到预设时长对应的最小偏差的振荡器时,向所述时钟生成单元发送控制信号;
所述时钟生成单元响应于所述控制信号,根据所述预设时长对应的最小偏差的振荡器的振荡信号,生成所述预设时长对应的时钟信号。
可选地,所述振荡特征包括准确度和/或稳定度。
可选地,所述振荡器组由3个或3个以上振荡器构成。
在第二方面,本发明实施例提供一种时钟同步装置,包括任一项所述的时钟同步电路。
在第三方面,本发明实施例提供一种时钟同步方法,包括:
确定基准信号与每个振荡器产生的振荡信号之间的偏差;
根据每个所述振荡器的振荡特征与偏差,计算出每个所述振荡器的时钟调整量,以使所述振荡器根据所述时钟调整量调整振荡信号;
根据每个所述振荡器调整后的振荡信号,生成时钟信号。
可选地,所述根据每个所述振荡器的振荡特征与偏差,计算出每个所述振荡器的时钟调整量,包括:
根据每个所述振荡器的振荡特征,确定每个所述振荡器的加权系数与滤波系数;
根据每个所述振荡器对应的偏差、加权系数以及滤波系数,计算出每个所述振荡器的时钟调整量。
可选地,所述根据每个所述振荡器调整后的振荡信号,生成时钟信号,包括:
比较任意两个所述振荡器预设时长的偏差;
在确定到预设时长对应的最小偏差的振荡器时,根据所述预设时长对应的最小偏差的振荡器的振荡信号,生成所述预设时长对应的时钟信号。
可选地,所述振荡特征包括准确度和/或稳定度。
在本发明各个实施例提供的时钟同步电路中,振荡器组包括多个振荡器,每个振荡器用于产生振荡信号,同步控制器用于根据基准信号与每个振荡器的振荡信号之间的偏差以及每个振荡器的振荡特征,计算出每个振荡器的时钟调整量,以使每个振荡器根据时钟调整量调整振荡信号,时钟生成单元用于响应于同步控制器的控制信号,根据每个振荡器调整后的振荡信号,生成时钟信号。因此,其能够根据每个振荡器的振荡特征调整时钟调整量,从而避免传统技术中振荡器只能够单一地根据时钟偏差调整振荡信号的输出而产生时钟信号的精度不高的问题。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1是传统技术提供一种时钟同步***的结构示意图;
图2是传统技术提供另一种时钟同步***的结构示意图;
图3是本发明实施例提供一种时钟同步电路的结构示意图;
图4是本发明实施例提供一种偏差测量时序图;
图5是本发明实施例提供一种振荡器组中3个振荡器的振荡信号与基准信号之间的偏差的波形图;
图6是本发明实施例提供一种时钟同步方法的流程示意图;
图7是图6中步骤62的流程示意图;
图8是图6中步骤63的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
请一并参阅图1与图2,传统技术中的时钟同步***100包括主电路11、从电路12及时钟生成单元13,主设备11或从设备12皆包括同步控制器与振荡器。
振荡器用于产生振荡信号,同步控制器用于根据基准信号与振荡信号,计算出偏差,振荡器根据该偏差调整振荡信号的输出,时钟生成单元13根据调整后的振荡信号生成时钟信号。
当主电路11未能够正常工作时,从电路11开始进入工作状态,并输出时钟信号。采用此种主从冗余工作方式,其能够提升通信网络的健壮性。
在上述时钟同步***100中,同步控制器与时钟生成单元的可靠性比较高,振荡器的可靠性比较低,导致时钟同步***100的时钟信号的可靠性与精度比较低。
基于此,本发明实施例提供一种时钟同步电路,该时钟同步电路可以应用于任意形式的时钟同步装置,诸如:嵌入式***、通信设备等等。
请参阅图3,该时钟同步电路300包括:振荡器组31、同步控制器32及时钟生成单元33。
振荡器组31包括多个振荡器,例如,振荡器组31由3个或3个以上振荡器构成。每个振荡器用于产生振荡信号,该振荡信号可以为任意波形信号,诸如方波、正弦波等等。
同步控制器32用于根据基准信号与每个振荡器的振荡信号之间的偏差以及每个振荡器的振荡特征,计算出每个振荡器的时钟调整量。其中,基准信号作为参考信号,用于评价振荡器的振荡信号是否满足预设条件,基准信号可以为任意波形信号,诸如方波、正弦波等等。
请参阅图4,在一些实施例中,第一基准信号41的上升沿与第一振荡信号42的上升沿之间的相位差为第一偏差,定义第一偏差的相位差方向为高电平,显然,第一振荡信号42滞后于第一基准信号41。
第二基准信号43的上升沿与第二振荡信号44的上升沿之间的相位差为第二偏差,定义第二偏差的相位差方向为低电平。显然,第二振荡信号44超前于第二基准信号43。
此处,第一振荡信号42与第二振荡信号44为振荡器组31中任意振荡器产生的,例如,由第一振荡器311产生的,或者,由第二振荡器312产生的,等等。
每个振荡器产生的振荡信号与自身的振荡特征有关,振荡特征可用于描述对应振荡器产生的振荡信号的准确性与稳定性,因此,在一些实施例中,振荡器的振荡特征包括准确度和/或稳定度,其中,准确度用于描述振荡信号的精度,稳定度用于描述振荡信号的稳定性。由于每个振荡器自身性质不同,其准确度或稳定度可以不同,振荡器的准确度越高,该振荡器产生的振荡信号越精确,时钟同步越精确,反之则否。振荡器的稳定度越高,该振荡器产生的振荡信号越稳定,时钟同步越稳定,不容易出现波动,反之则否。
振荡器的每个振荡特征皆对应着一个确定的加权系数。计算每个振荡器的时钟调整量时,同步控制器32根据振荡器的振荡特征,选择对应的加权系数,并将该加权系数与该振荡器对应的偏差进行处理,从而得到该振荡器的时钟调整量。其中,此处的处理包括任意能够综合科学评价的数学处理方式,例如将加权系数与偏差相乘处理等等。
举例而言:当振荡特征为准确度时,该准确度对应加权系数。同步控制器32根据偏差与准确度的加权系数,得到振荡器的时钟调整量。
再举例而言:当振荡特征为稳定度时,该稳定度对应加权系数。同步控制器32根据偏差与稳定度的加权系数,得到振荡器的时钟调整量。
再举例而言:当振荡特征为准确度与稳定度两者时,该准确度与稳定度两者综合对应的一个加权系数。同步控制器32根据偏差与稳定度两者综合对应的一个加权系数,得到振荡器的时钟调整量。
当同步控制器32计算出多个振荡器各自的时钟调整量后,同步控制器32将各自的时钟调整量发送给振荡器组31中对应的振荡器,以使每个振荡器根据时钟调整量调整振荡信号,从而使得每个振荡器调整后的振荡信号能够更加逼近或等于期望振荡信号,为后续同步时钟信号作好准备。
时钟生成单元33接收振荡器组31中每个振荡器调整后的振荡信号,并在同步控制器的控制信号下,根据每个振荡器调整后的振荡信号,生成时钟信号。
因此,一方面,其能够根据每个振荡器的振荡特征调整时钟调整量,从而避免传统技术中振荡器只能够单一地根据时钟偏差调整振荡信号的输出而产生时钟信号的精度不高的问题。另一方面,如前所述,由于振荡器本身的可靠性比较低,当采用振荡器组这一振荡架构,其能够将多个振荡器产生的振荡信号反馈至同步控制器,使得同步控制器能够全方位地控制时钟生成单元输出更加精确的时钟信号。
在一些实施例中,同步控制器32用于根据基准信号与每个振荡器的振荡信号之间的偏差以及每个振荡器的振荡特征,计算出每个振荡器的时钟调整量的过程中,首先,同步控制器32根据每个振荡器的振荡特征,确定每个振荡器的加权系数与滤波系数。
其次,同步控制器32根据每个振荡器对应的偏差、加权系数以及滤波系数,计算出每个振荡器的时钟调整量。
举例而言:假设振荡器组31由三个振荡器构成,分别为第一振荡器、第二振荡器及第三振荡器。
第一振荡器的振荡信号与基准信号的偏差为Δρ1,振荡特征对应的加权系数为K1,滤波传递函数对应的滤波系数为Z1。
第二振荡器的振荡信号与基准信号的偏差为Δρ2,振荡特征对应的加权系数为K2,滤波传递函数对应的滤波系数为Z2。
第三振荡器的振荡信号与基准信号的偏差为Δρ3,振荡特征对应的加权系数为K3,滤波传递函数对应的滤波系数为Z3。
于是,第一振荡器的时钟调整量ΔP1=Δρ1*K1*Z1,第二振荡器的时钟调整量ΔP2=Δρ2*K2*Z2,第三振荡器的时钟调整量ΔP3=Δρ3*K3*Z3。
一般的,第一振荡器、第二振荡器及第三振荡器的滤波系数相同,亦即:Z1=Z2=Z3。
此处,假设第一振荡器的稳定度与准确度两者综合效果一般,并对应的一个加权系数为0.1。第二振荡器的稳定度与准确度两者综合效果很好,并对应的一个加权系数为0.6。第三振荡器的稳定度与准确度两者综合效果还可以,并对应的一个加权系数为0.3。
于是:ΔP1=0.1*(Δρ1*Z1),ΔP2=0.6*(Δρ2*Z2),ΔP3=0.3*(Δρ3*Z3)。
因此,产生振荡信号效果好的振荡器所对应的加权系数比较高,产生振荡信号效果差的振荡器所对应的加权系数比较低,因此,其能够抑制振荡信号效果比较差的振荡信号,提升振荡信号效果比较高的振荡信号,从而提高了时钟信号的精度与可靠性。总体而言,其能够区别于此类方式“ΔP1=(1/3)*(Δρ1*Z1),ΔP2=(1/3)*(Δρ2*Z2),ΔP3=(1/3)*(Δρ3*Z3)”。
在一些实施例中,时钟生成单元33响应于同步控制器的控制信号,根据每个振荡器调整后的振荡信号,生成时钟信号的过程中,首先,同步控制器32比较振荡器组31中任意两个振荡器预设时长的偏差。
其次,在同步控制器32从振荡器组31中确定到预设时长对应的最小偏差的振荡器时,向时钟生成单元33发送控制信号。
最后,时钟生成单元33响应于控制信号,根据预设时长对应的最小偏差的振荡器的振荡信号,生成预设时长对应的时钟信号。
举例而言:请参阅图5,图5是本发明实施例提供一种振荡器组中3个振荡器的振荡信号与基准信号之间的偏差的波形图。如图5所示,横坐标为时间t,纵坐标为偏差ρ。
第一偏差线ρ1在[0,X1]范围内,波形逼近0,比较稳定。在[X1,X3]范围内,波形比较陡。
第二偏差线ρ2在[0,X1]与[X2,X3]范围内,波形比较陡。在[X1,X2]范围内,波形逼近0,比较稳定。
第三偏差线ρ3在[0,X2]与范围内,波形比较陡。在[X2,X3]范围内,波形逼近0,比较稳定。
上述各个偏差线不同时长皆对应着与基准信号存在偏差的振荡信号,例如,对于第一偏差线ρ1在[0,X1]范围内,其对应着时长为[0,X1]范围内的振荡信号,明显,在[0,X1]范围内,第一偏差线ρ1不同时间点的偏差Δρ1可以相同,亦可以不相同。
为了输出精度高的时钟信号,同步控制器32根据每个振荡器的振荡特征,比较振荡器组31中任意两个振荡器预设时长的偏差。例如,比较第一振荡器的第一偏差线ρ1与第二振荡器的第二偏差线ρ2在[0,X1]中某个预设时长内的偏差,或者,比较第一振荡器的第一偏差线ρ1与第二振荡器的第二偏差线ρ2在[X1,X2]中某个预设时长内的偏差,或者,比较第二振荡器的第二偏差线ρ2与第三振荡器的第三偏差线ρ3在[X2,X3]中某个预设时长内的偏差。
在[0,X1]内,第一偏差线ρ1的偏差小于第二偏差线ρ2的偏差,第二偏差线ρ2的偏差小于第三偏差线ρ3的偏差,因此,在[0,X1]中某个预设时长内,第一偏差线ρ1的偏差为最小偏差。值得提醒地是:在另外某个预设时长内,第一偏差线ρ1的偏差不一定为最小偏差。
因此,同步控制器32发送控制信号,指示时钟生成单元选择第一振荡器在[0,X1]时长内产生的振荡信号,并将该[0,X1]时长内产生的振荡信号生成[0,X1]时长对应的时钟信号。
接着,在[X1,X2]内,第一偏差线ρ1的偏差大于第二偏差线ρ2的偏差,第三偏差线ρ3的偏差大于第一偏差线ρ1的偏差,因此,在[X1,X2]中某个预设时长内,第二偏差线ρ2的偏差为最小偏差。
因此,同步控制器32再次发送控制信号,指示时钟生成单元选择第二振荡器在[X1,X2]时长内产生的振荡信号,并将该[X1,X2]时长内产生的振荡信号生成[X1,X2]时长对应的时钟信号。
再接着,在[X2,X3]内,第二偏差线ρ2的偏差大于第三偏差线ρ3的偏差,第一偏差线ρ1的偏差大于第二偏差线ρ2的偏差,因此,在[X2,X3]中某个预设时长内,第三偏差线ρ3的偏差为最小偏差。
因此,同步控制器32再次发送控制信号,指示时钟生成单元选择第三振荡器在[X2,X3]时长内产生的振荡信号,并将该[X2,X3]时长内产生的振荡信号生成[X2,X3]时长对应的时钟信号。
至此,时钟生成单元33已输出[0,X3]时长对应的时钟信号。
作为本发明实施例的另一方面,本发明实施例提供一种时钟同步方法。请参阅图6,该时钟同步方法600包括:
步骤61、确定基准信号与每个振荡器产生的振荡信号之间的偏差;
步骤62、根据每个振荡器的振荡特征与偏差,计算出每个振荡器的时钟调整量,以使振荡器根据时钟调整量调整振荡信号;
步骤63、根据每个振荡器调整后的振荡信号,生成时钟信号。
因此,一方面,其能够根据每个振荡器的振荡特征调整时钟调整量,从而避免传统技术中振荡器只能够单一地根据时钟偏差调整振荡信号的输出而产生时钟信号的精度不高的问题。另一方面,如前所述,由于振荡器本身的可靠性比较低,当采用振荡器组这一振荡架构,其能够将多个振荡器产生的振荡信号反馈至同步控制器,使得同步控制器能够全方位地控制时钟生成单元输出更加精确的时钟信号。
在一些实施例中,请参阅图7,步骤62包括:
步骤621、根据每个振荡器的振荡特征,确定每个振荡器的加权系数与滤波系数;
步骤622、根据每个振荡器对应的偏差、加权系数以及滤波系数,计算出每个振荡器的时钟调整量。
在一些实施例中,请参阅图8,步骤63包括:
步骤631、比较任意两个振荡器预设时长的偏差;
步骤632、在确定到预设时长对应的最小偏差的振荡器时,根据预设时长对应的最小偏差的振荡器的振荡信号,生成预设时长对应的时钟信号。
在一些实施例中,振荡特征包括准确度和/或稳定度。
由于时钟同步电路与时钟同步方法是基于同一发明构思,时钟同步方法的实施例内容可以引用上述各个实施例,在此不赘述。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;在本发明的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本发明的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种时钟同步电路,其特征在于,包括:
振荡器组,包括多个振荡器,每个所述振荡器用于产生振荡信号;
同步控制器,用于根据基准信号与每个所述振荡器的振荡信号之间的偏差以及每个所述振荡器的振荡特征,计算出每个所述振荡器的时钟调整量,以使每个所述振荡器根据所述时钟调整量调整振荡信号;
时钟生成单元,用于响应于所述同步控制器的控制信号,根据每个所述振荡器调整后的振荡信号,生成时钟信号。
2.根据权利要求1所述的电路,其特征在于,所述同步控制器用于根据基准信号与每个所述振荡器的振荡信号之间的偏差以及每个所述振荡器的振荡特征,计算出每个所述振荡器的时钟调整量,包括:
所述同步控制器用于根据每个所述振荡器的振荡特征,确定每个所述振荡器的加权系数与滤波系数;
所述同步控制器用于根据每个所述振荡器对应的偏差、加权系数以及滤波系数,计算出每个所述振荡器的时钟调整量。
3.根据权利要求1所述的电路,其特征在于,所述时钟生成单元用于响应于所述同步控制器的控制信号,根据每个所述振荡器调整后的振荡信号,生成时钟信号,包括:
所述同步控制器比较所述振荡器组中任意两个所述振荡器预设时长的偏差;
在所述同步控制器从所述振荡器组中确定到预设时长对应的最小偏差的振荡器时,向所述时钟生成单元发送控制信号;
所述时钟生成单元响应于所述控制信号,根据所述预设时长对应的最小偏差的振荡器的振荡信号,生成所述预设时长对应的时钟信号。
4.根据权利要求1至3任一项所述的电路,其特征在于,所述振荡特征包括准确度和/或稳定度。
5.根据权利要求4所述的电路,其特征在于,所述振荡器组由3个或3个以上振荡器构成。
6.一种时钟同步装置,其特征在于,包括如权利要求1至5任一项所述的时钟同步电路。
7.一种时钟同步方法,其特征在于,包括:
确定基准信号与每个振荡器产生的振荡信号之间的偏差;
根据每个所述振荡器的振荡特征与偏差,计算出每个所述振荡器的时钟调整量,以使所述振荡器根据所述时钟调整量调整振荡信号;
根据每个所述振荡器调整后的振荡信号,生成时钟信号。
8.根据权利要求7所述的方法,其特征在于,所述根据每个所述振荡器的振荡特征与偏差,计算出每个所述振荡器的时钟调整量,包括:
根据每个所述振荡器的振荡特征,确定每个所述振荡器的加权系数与滤波系数;
根据每个所述振荡器对应的偏差、加权系数以及滤波系数,计算出每个所述振荡器的时钟调整量。
9.根据权利要求7所述的方法,其特征在于,所述根据每个所述振荡器调整后的振荡信号,生成时钟信号,包括:
比较任意两个所述振荡器预设时长的偏差;
在确定到预设时长对应的最小偏差的振荡器时,根据所述预设时长对应的最小偏差的振荡器的振荡信号,生成所述预设时长对应的时钟信号。
10.根据权利要求7至9任一项所述的方法,其特征在于,所述振荡特征包括准确度和/或稳定度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810096519.2A CN110098885B (zh) | 2018-01-31 | 2018-01-31 | 一种时钟同步电路、装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810096519.2A CN110098885B (zh) | 2018-01-31 | 2018-01-31 | 一种时钟同步电路、装置及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110098885A true CN110098885A (zh) | 2019-08-06 |
CN110098885B CN110098885B (zh) | 2020-12-18 |
Family
ID=67442052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810096519.2A Active CN110098885B (zh) | 2018-01-31 | 2018-01-31 | 一种时钟同步电路、装置及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110098885B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114924119A (zh) * | 2022-07-21 | 2022-08-19 | 深圳市英特瑞半导体科技有限公司 | 时钟芯片及频率测量方法 |
CN116886080A (zh) * | 2023-09-08 | 2023-10-13 | 宝捷时计电子(深圳)有限公司 | 一种计时装置用控制装置及其控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1981435A (zh) * | 2004-06-08 | 2007-06-13 | 皇家飞利浦电子股份有限公司 | 频率可调装置 |
CN101483060A (zh) * | 2008-01-08 | 2009-07-15 | 海力士半导体有限公司 | 时钟同步电路及其工作方法 |
CN102522985A (zh) * | 2011-12-31 | 2012-06-27 | 杭州士兰微电子股份有限公司 | 锁相环及其压控振荡器 |
CN104516397A (zh) * | 2013-10-04 | 2015-04-15 | 円星科技股份有限公司 | 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法 |
-
2018
- 2018-01-31 CN CN201810096519.2A patent/CN110098885B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1981435A (zh) * | 2004-06-08 | 2007-06-13 | 皇家飞利浦电子股份有限公司 | 频率可调装置 |
CN101483060A (zh) * | 2008-01-08 | 2009-07-15 | 海力士半导体有限公司 | 时钟同步电路及其工作方法 |
CN102522985A (zh) * | 2011-12-31 | 2012-06-27 | 杭州士兰微电子股份有限公司 | 锁相环及其压控振荡器 |
CN104516397A (zh) * | 2013-10-04 | 2015-04-15 | 円星科技股份有限公司 | 电子可携式装置根据从主机装置提取出的时钟频率进行数据处理的方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114924119A (zh) * | 2022-07-21 | 2022-08-19 | 深圳市英特瑞半导体科技有限公司 | 时钟芯片及频率测量方法 |
CN116886080A (zh) * | 2023-09-08 | 2023-10-13 | 宝捷时计电子(深圳)有限公司 | 一种计时装置用控制装置及其控制方法 |
CN116886080B (zh) * | 2023-09-08 | 2023-12-29 | 宝捷时计电子(深圳)有限公司 | 一种计时装置用控制装置及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110098885B (zh) | 2020-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104184535B (zh) | 时钟同步方法和时钟同步装置 | |
CN110224778A (zh) | 一种分布式***的时钟同步方法 | |
JPH07287083A (ja) | 世界測位衛星システム衛星を利用した時刻同期装置及びその方法 | |
US7940876B2 (en) | USB frequency synchronizing apparatus and method of synchronizing frequencies | |
US20060242445A1 (en) | Method and apparatus for designing a PLL | |
WO2001050674A1 (en) | Synchronization in packet-switched telecommunications system | |
US11743026B2 (en) | Phase-aligning multiple synthesizers | |
TWI357721B (en) | Oscillation tuning circuit and method | |
CN110098885A (zh) | 一种时钟同步电路、装置及其方法 | |
CN103995471A (zh) | 一种分布式控制***的时钟同步方法 | |
CN107800529B (zh) | 一种网络节点的时钟频率同步方法 | |
CN108521323A (zh) | 一种基于转发的双向时间比对测量装置和方法 | |
CN103346852A (zh) | 一种提供基准时钟信号的装置 | |
CN106230435B (zh) | 时钟源生成装置及方法 | |
WO2021142828A1 (zh) | 时间同步方法及装置、网络节点设备 | |
CN115528739A (zh) | 单相逆变器并机同步方法及***、单相逆变器及存储介质 | |
JPH04233016A (ja) | 時間基準装置および同期方法 | |
Kinali et al. | Fault-tolerant clock synchronization with high precision | |
CN107835258A (zh) | 多机器人协同工作方法及协同控制*** | |
CN108988832A (zh) | 用于检测与电子装置相关联的延迟的方法和相应的电子装置 | |
CN104283550B (zh) | 一种延迟锁相环和占空比矫正电路 | |
CN106209090A (zh) | 一种基于fpga的合并单元秒脉冲同步输出***及方法 | |
CN107817480B (zh) | 一种时间比对测量装置及方法 | |
CN112290935B (zh) | 一种晶体振荡器频率调整方法及电路 | |
CN109298434A (zh) | 一种基于gps北斗秒脉冲快速时钟锁定***和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |