CN110071715A - 使用低压器件的高量程正电压电平移位器 - Google Patents
使用低压器件的高量程正电压电平移位器 Download PDFInfo
- Publication number
- CN110071715A CN110071715A CN201811563344.8A CN201811563344A CN110071715A CN 110071715 A CN110071715 A CN 110071715A CN 201811563344 A CN201811563344 A CN 201811563344A CN 110071715 A CN110071715 A CN 110071715A
- Authority
- CN
- China
- Prior art keywords
- voltage
- node
- output
- complementary
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本公开涉及使用低压器件的高量程正电压电平移位器。提供了一种电压电平移位器。电压电平移位器包括输入级和至少一个电平移位级。输入级接收输入电压和互补输入电压,并接收第一电源电压和地电压。输入级基于输入电压和互补输入电压在第一输出电压节点和第一互补输出电压节点之上输出第一电源电压和地电压中的一个电压。电平移动级耦合至输入级。电平移位级接收第一电源电压和第二电源电压,并且基于第一输出电压节点和第一互补输出电压节点上的电压在第二和第三输出电压节点以及第二和第三互补输出电压节点之上输出地电压、第一电源电压和第二电源电压中的一个电压。
Description
技术领域
本公开涉及一种电压电平移位器,具体涉及使用低压器件来提供高正输出电压电平的电压电平移位器。
背景技术
电平移位器被广泛用于电子设备,其中使用不同的电压供应电平。电平移位器可用于向相同功率域或不同且隔离的功率域中的设备提供各种电压电平。由于它们的输出电压电平范围较宽,所以传统的电压电平移位器使用高压器件,诸如晶体管。高压器件比它们的低压对照物(诸如1.2至4伏特(V)范围的低压晶体管)的制造成本更高。在许多基于共源共栅的高压电平移位器架构中,并非所有网络都被很好地驱动,因此导致缓慢的响应定时。此外,还会导致高电流消耗。
因此,期望具有能够在使用低压器件的同时提供较宽范围输出电压的电压电平移位器。还期望电压电平移位器具有良好馈送节点。
发明内容
提供了一种电压电平移位器,其在使用低压器件的同时提供大范围的输出电压。该电压电平移位器被构造为接收各种输入电压(诸如在0至1.8V的范围内),并且在使用低压器件(例如,能够为5V)的同时提供0、5、10和15V的输出电压。使用低压器件是有利的,因为这降低了电平移位器的成本,因为较高电压的器件(诸如10V至15V范围内的那些器件或者如双扩散金属氧化物半导体(DMOS)的其他高压器件)的制造成本更高。
在操作期间,电压电平移位器具有馈送有电源电压的节点,并且电压电平移位器不具有没有馈送电源电压的浮置节点或高阻抗节点。具有良好馈送节点改善了功率效率并且降低了电平移位器的功耗,并且改善了电平移位器电路的定时并能够实现快速响应。
附图说明
图1示出了根据一个实施例的电压电平移位器的电路图。
图2示出了作为输入电压和互补输入电压的函数的电平移位器的输出电压。
具体实施方式
图1示出了根据一个实施例的电压电平移位器100的电路图。电平移位器100包括输入级101和两个电压电平移位级102a、102b(这里统称为电压电平移位级102)。应注意,虽然在图1中示出了两个电平移位级102a、102b,但是电平移位器100可以包括任何其他数量的电平移位级102。电平移位器100耦合在输入电压节点114、互补输入电压节点116、多个输出电压节点和多个互补输出电压节点之间。
电平移位器100在输入电压节点114之上接收输入电压,并且在互补输入电压节点116之上接收互补输入电压(即,输入电压的补充)。电平移位器100分别在多个输出电压节点之上输出多个输出电压,并且分别在多个互补输出电压节点之上输出多个互补输出电压。多个输出电压节点被示为包括第一输出电压节点120。此外,每个电平移位级102都被示为包括两个输出电压节点。具体地,在图1中,第一电平移位级102a包括第二输出电压节点124和第三输出电压节点128,并且第二电平移位级102b包括第四输出电压节点132和第五输出电压节点136。
多个互补输出电压节点示出为包括第一互补输出电压节点118。此外,每个电平移位级102被示出包括两个互补输出电压节点。具体地,在图1中,第一电平移位级102a包括第二互补输出电压节点122和第三互补输出电压节点126,并且第二电平移位级102b包括第四互补输出电压节点130和第五互补输出电压节点134。
输入级101包括多个晶体管。多个晶体管包括输入晶体管104、互补输入晶体管106以及交叉耦合的第一和第二晶体管108、110。输入晶体管104具有耦合至接地节点112的源极、耦合至输入电压节点114的栅极以及耦合至第一互补输出电压节点118的漏极。互补输入晶体管106具有耦合至接地节点112的源极、耦合至互补输入电压节点116的栅极以及耦合至第一输出电压节点120的漏极。
第一晶体管108具有耦合至第一输出电压节点120的栅极、耦合至第一电压供应节点138的源极以及耦合至第一互补输出电压节点118的漏极。第二晶体管110具有耦合至第一互补输出电压节点118的栅极、耦合至第一电压供应节点138的源极以及耦合至第一输出电压节点120的漏极。
电位移位级102a、102b被类似地构造。第一电平移位级102a包括互补输入晶体管140和输入晶体管142。第一电平移位级102a包括第一互补输出晶体管144、第二互补输出晶体管146、第一输出晶体管148和第二输出晶体管150。
第一电平移位级102a还包括两对交叉耦合的晶体管。具体地,第一对交叉耦合的晶体管包括第一晶体管152和第二晶体管154,并且第二对交叉耦合的晶体管包括第三晶体管156和第四晶体管158。第一电平移位级102a还包括第五晶体管160和第六晶体管162。
在第一电平移位级102a中,互补输入晶体管140具有耦合至第一电压供应节点138的栅极、耦合至第一互补输出电压节点118的源极以及耦合至第二互补输出电压节点122的漏极。类似地,输入晶体管142具有耦合至第一电压供应节点138的栅极、耦合至第一输出电压节点120的源极以及耦合至第二输出电压节点124的漏极。
第一对交叉耦合的晶体管被配置如下:第一晶体管152具有耦合至第一电压供应节点138的栅极、耦合至第二输出晶体管150的栅极的源极以及耦合至第二互补输出电压节点122的漏极。此外,第二晶体管154具有耦合至第二互补输出电压节点122的栅极、耦合至第二输出晶体管150的栅极的源极以及耦合至第一电压供应节点138的漏极。
在第二对交叉耦合的晶体管中,第一晶体管156具有耦合至第二输出电压节点124的栅极、耦合至第二互补输出晶体管146的栅极的源极以及耦合至第一电压供应节点138的漏极。第二对中的第二晶体管158具有耦合至第一电压供应节点138的栅极、耦合至第二互补输出晶体管146的栅极的源极以及耦合至第二输出电压节点124的漏极。
第一互补输出晶体管144具有耦合至第一电压供应节点138的栅极、耦合至第三互补输出电压节点126的源极以及耦合至第二互补输出电压节点122的漏极。第二互补输出晶体管146具有耦合至第三和第四晶体管156、158的源极的栅极、耦合至第二电压供应节点164的源极以及耦合至第三互补输出电压节点126的漏极。
第一输出晶体管148具有耦合至第一电压供应节点138的栅极、耦合至第三输出电压节点128的源极以及耦合至第二输出电压节点124的漏极。第二输出晶体管150具有耦合至第一和第二晶体管152、154的源极的栅极、耦合至第二电压供应节点164的源极以及耦合至第三输出电压节点128的漏极。
第五晶体管160具有耦合至下列所有的栅极:第二互补输出晶体管146的栅极以及第三和第四交叉耦合晶体管156、158的源极。第五晶体管160具有耦合至第一电压供应节点138的源极和耦合至第三互补输出电压节点126的漏极。第六晶体管162具有耦合至下列所有的栅极:第二输出晶体管150的栅极以及第一和第二晶体管152、154的源极。第六晶体管162具有耦合至第一电压供应节点138的源极和耦合至第三输出电压节点128的漏极。
第二电平移位级102b具有与第一电平移位级102a相同的结构。在描述第二电平移位级102b之前,为了便于呈现,描述了第一电平移位级102a的操作。
输入电压节点114和互补输入电压节点116被提供有逻辑互补电压。例如,如果输入电压节点114被提供有1.2V或1.8V的电压电平,则互补输入电压节点116被提供有0V的电压电平。类似地,作为一种可能性,例如4V的较高正电压可以替代地提供有0V的互补电压。
如本文所述,导通晶体管需要向晶体管施加超过晶体管阈值电压(Vth)的栅极-源极电压(VGS)。导通晶体管使晶体管处于导电状态,从而电流在晶体管的源极和漏极之间流动。相反,当栅极-源极电压(VGS)小于阈值电压(Vth)时,晶体管截止。通常,晶体管具有的阈值电压(Vth)在500至800毫伏(mV)之间。
为了使电平移位器100操作为电平移位器,输入电压或互补输入电压中的一个被设置为大于电平移位器100中使用的晶体管的阈值电压的电压电平。该电压电平被称为导通电压,其取决于电平移位器100的晶体管的阈值电压(Vth)。互补输入电压被设置为0V的电压电平。
此外,第一电压供应节点138提供与电路中使用的晶体管的最大操作电压范围相关联的单位电压(unitary voltage)(VUNI)。如果使用的晶体管具有3V能力,则VUNI可以是3V,如果晶体管具有4V能力,则VUNI可为4V,或者如果晶体管具有5V能力,则VUNI为5V。第二电压供应节点164提供单位电压的两倍(2VUNI)。例如,如果单位电压为5V,则第一电压供应节点138提供5V的电压,而第二电压供应节点164提供10V的电压。此外,如果单位电压为4V,则第一电压供应节点138提供4V的电压,而第二电压供应节点164提供8V的电压。
当对输入电压节点114施加导通电压时,输入晶体管104是导电的,因为其栅极处的导通电压与其源极处由接地节点112提供的接地电压之间的差值超过阈值电压。当输入晶体管104处于导电状态时,第一互补输出电压节点118接地,输出0V的接地电压。接地电压施加到输入级101的第二晶体管110的栅极。同时,第二晶体管110的源极耦合至第一电压供应节点138,并接收导通电压。第二晶体管110是P沟道金属氧化物半导体场效应晶体管(MOSFET)。因为P沟道第二晶体管110的栅极-源极电压(VGS)小于阈值电压(Vth),所以第二晶体管110导通,并且第一输出电压节点120的电压被上拉到单位电压。类似地,第一晶体管108截止。
当第一互补输出电压节点118输出接地电压并且第一输出电压节点120输出单位电压时,互补输入晶体管140导通,并且输入晶体管142截止。互补输入晶体管140是导通的,因为其是N沟道晶体管,其中栅极接收单位电压,而源极接收接地电压。相反,输入晶体管142截止,因为其是N沟道晶体管,其中栅极和源极都接收相同的单位电压。因此,第二互补输出电压节点122具有接地电压。
第二互补输出电压节点122耦合至第二晶体管154的栅极。当栅极接地时,第二晶体管154导通,并且第二晶体管154的源极被下拉到单位电压。第二晶体管154的源极耦合至第二输出晶体管150和第六晶体管162的栅极。因此,第六晶体管162截止。此外,第二输出晶体管150是导通的,因为栅极-源极电压(单位电压的一个负单位)小于第二输出晶体管150的阈值电压。当第二输出晶体管150导通时,第二电压供应节点164的电压被传送到第三输出电压节点128。此外,第一输出晶体管148将导通,导致第二电压供应节点164的电压也被传送到第二输出电压节点124。
在第二对交叉耦合的晶体管中,第三晶体管156截止且第四晶体管158导通。因此,第二输出电压节点124的电压被传送至第二互补输出晶体管146和第五晶体管160的栅极。因此,第五晶体管160导通,并且第一电压供应节点138的电压被传送到第三互补输出电压节点126。同时,第二互补输出晶体管146截止。因此,在第二互补输出电压节点122处的输出保持在地电压。
在第一电平移位级102a(以及本文所述的第二电平移位级102b)的操作期间,所有节点都良好地馈送有电源电压。因此,电平移位器100变得能量有效。此外,在电平移位器100中,所有器件(或晶体管)以单位电压的一个单位(诸如4或5V)的最大电压差(例如,栅极-源极电压)进行操作。因此,可以使用低功率器件来实现电平移位器100,这降低了制造电平移位器的成本并且增加了水平移位器100的寿命。
在输入级101中,输入晶体管104和互补输入晶体管106被示为N沟道MOSFET,并且第一和第二晶体管108、110被示为P沟道MOSFET。然而,在备选实施例中,可以使用其他类型的晶体管或开关。类似地,尽管在第一电平移位级102a中晶体管140、142、160、162被示为N沟道MOSFET并且晶体管152、154、156、158、144、146、148、150被示为P沟道MOSFET,但是在备选实施例中,可以使用其他类型的晶体管或开关。
第二电平移位级102b与第一电平移位级102a类似地构造。第二电平移位级102b包括第一、第二、第三、第四、第五和第六晶体管166、168、170、172、174、176,其中第一和第二晶体管166、168是交叉耦合的,并且第三和第四晶体管170、172也是交叉耦合的。第二电平移位级102b还包括互补输入晶体管178、输入晶体管180、第一互补输出晶体管182、第二互补输出晶体管184、第一输出晶体管186和第二输出晶体管188。
互补输入晶体管178、输入晶体管180、第一互补输出晶体管182和第一输出晶体管184的栅极耦合至第一电压供应节点190,第一电压供应节点190供应两倍于单位电压的电压。第二互补输出晶体管184和第二输出晶体管188的栅极耦合至第二电压供应节点192。第二级102b的第二电压供应节点190供应三倍于单位电压的电压。
如图1所示,第二电平移位级102b的晶体管166、168、170、172、174、176、178、180、182、184、186、188相互耦合,相似地,第二电平移位级102b的晶体管152、154、156、158、160、162、162、140、142、144、146、148、150相互耦合。应注意,在每个级102a、102b中,互补输入晶体管140、178、输入晶体管142、180、第一互补输出晶体管144、182和第一输出晶体管148、186的栅极接收相同的电压。在第一和第二级102a、102b中,这些栅极分别耦合至第一电压供应节点138、190。节点138、164、190、192的电压取决于电平移位级102在堆叠中的位置或者作为电平移位级102在堆叠中的位置的函数。图1示出了两个电平移位级102的堆叠,从而第一电平移位级102a处于第一位置(直接耦合至输入级101以及输入和互补输入晶体管104、106),并且第二电平移位级102b处于第二位置(直接耦合至第一电平移位级102a)。对于第一电平移位级102a,第一电压供应节点138的电压与单位电压相同,并且第二电压供应节点164的电压是单位电压的两倍。
对于第二电平移位级102b,其在堆叠中紧接在第一电平移位级102a之后,第一电压供应节点190的电压是单位电压的两倍,并且第二电压供应节点192的电压是单位电压的三倍。对于后续电平移位级(未示出),进一步的第一和第二电压供应节点的电压以每个附加电平移位级102一个单位电压的增量而增加。
第二电平移位级102b的互补输入晶体管178和输入晶体管180的源极分别耦合至第三互补输出电压节点126和第三输出电压节点128。
继续描述上述电平移位器100的操作,在第三互补输出电压节点126处提供单位电压,并且在第三输出电压节点128处提供单位电压的两倍。因此,互补输入晶体管178导通,因为栅极-源极源电压(VGS)之间的差值大于阈值电压(Vth)。输入晶体管180截止,因为栅极电压和源极电压相同,并且它们的0V差值小于阈值电压(Vth)。
当互补输入晶体管178导通时,第四互补输出电压节点130的电压被下拉到第三互补输出电压节点126的电压。因此,第二晶体管168导通,并且在第六晶体管176和第二输出晶体管188的栅极处提供第一电压供应节点190的电压。第六晶体管176的栅极电压和源极电压相同,这将使得第六晶体管176截止。第二输出晶体管188的栅极-源极电压(VGS)是单位电压的负电平。因此,作为P沟道晶体管,第二输出晶体管188导通,导致第五输出电压节点136的电压被上拉到第二电压供应节点192的电压。类似地,第一输出晶体管186也导通,并且第四输出电压节点132也被上拉到第二电压供应节点192的电压电平。
作为将第四晶体管172的漏极电压带到第二电压供应节点192的结果,第四晶体管172导通。第二电压供应节点192的电压被提供给第五晶体管174和第二互补输出晶体管184的栅极。向栅极提供电压使第二互补输出晶体管184截止并导通第五晶体管174。从而,第五互补输出电压节点134的电压被下拉到第一电压供应节点190的电压。
由于电平移位器100的对称性,在输入电压是导通电压且互补输入电压是0V的反转情况下,输出电压和互补输出电压被反转。在输入电压和互补输入电压之间切换使得输出电压和互补输出电压被切换。参考图2描述作为反转输入电压和互补输入电压的结果的输出电压和互补输出电压的反转。
图2示出了作为输入和互补输入电压的函数的电平移位器100的输出电压。如图2所示,当输入电压是0V且互补输入电压是导通电压时,第一输出电压是0V,第二输出电压是0V,第三输出电压是单位电压(VUNI),第四输出电压是单位电压(VUNI),并且第五输出电压是单位电压的两倍(2VUNI)。此外,当输入电压是0V且互补输入电压是导通电压时,第一互补输出电压是单位电压(VUNI),第二互补输出电压是单位电压的两倍(2VUNI),第三互补输出电压是单位电压的两倍(2VUNI),第四互补输出电压是单位电压的三倍(3VUNI),并且第五互补输出电压是单位电压的三倍(3VUNI)。应注意,输入电压可小于VUNI。输入电压可高于晶体管的导通电压且小于晶体管的最大操作电压。如本文所述,向输入晶体管104或互补输入晶体管106提供导通电压意味着提供足够高的电压以导通输入或互补输入晶体管104、106。例如,导通电压可以是1V、1.2V或1.8V等等。导通电压也可以是单位电压(VUNI)。
由于电平移位器100的对称性,如果输入电压和互补输入电压反转,则输出电压和互补输出电压也反转。因此,当输入电压是单位电压(VUNI)且互补输入电压是地电压时,第一输出电压是单位电压(VUNI),第二输出电压是单位电压的两倍(2VUNI),第三输出电压是单位电压的两倍(2VUNI),第四输出电压是单位电压的三倍(3VUNI),并且第五输出电压是单位电压的三倍(3VUNI)。此外,第一互补输出电压是0V,第二互补输出电压是0V,第三互补输出电压是单位电压(VUNI),第四互补输出电压是单位电压(VUNI),并且第五互补输出电压是单位电压的两倍(2VUNI)。
因此,电平移位器100基于输入电压提供输出电压的宽阵列。电平移位器100的电压输出节点或互补电压输出节点中的任一个可耦合至接收电源电压的装置。
上述各种实施例可以组合以提供进一步的实施例。根据上面的详细描述,可以对实施例进行这些和其他更改。一般地,在以下权利要求中,所使用的术语不应被解释为将权利要求限于说明书和权利要求中公开的特定实施例,而应解释为包括所有可能的实施例以及这些权利要求的全部等效范围。因此,权利要求不受本公开的限制。
Claims (19)
1.一种电压电平移位器,包括:
输入级,具有输入电压节点、互补输入电压节点、第一输出电压节点和第一互补输出电压节点,所述输入级被配置为:
在所述输入电压节点之上接收输入电压,并且在所述互补输入电压节点之上接收互补输入电压;
接收第一电源电压和地电压;
基于所述输入电压和所述互补输入电压,在所述第一输出电压节点之上输出所述第一电源电压和所述地电压中的一个电压;以及
基于所述输入电压和所述互补输入电压,在所述第一互补输出电压节点之上输出所述第一电源电压和所述地电压中的一个电压;以及
第一电平移位级,耦合至所述第一输出电压节点、所述第一互补输出电压节点、第二输出电压节点和第三输出电压节点以及第二互补输出电压节点和第三互补输出电压节点,所述第一电平移位级被配置为:
接收所述第一电源电压和第二电源电压;以及
基于所述第一输出电压节点和所述第一互补输出电压节点的电压,在所述第二输出电压节点和所述第三输出电压节点以及所述第二互补输出电压节点和所述第三互补输出电压节点之上输出所述地电压、所述第一电源电压和所述第二电源电压中的一个电压。
2.根据权利要求1所述的电压电平移位器,其中所述输入级包括:
输入晶体管,具有分别耦合至所述第一互补输出电压节点和接地节点的第一导电端子和第二导电端子以及耦合至所述输入电压节点的栅极;
互补输入晶体管,具有分别耦合至所述第一输出电压节点和所述接地节点的第一导电端子和第二导电端子以及耦合至所述互补输入电压节点的栅极;以及
交叉耦合的第一晶体管和第二晶体管。
3.根据权利要求2所述的电压电平移位器,其中所述第一晶体管具有分别耦合至第一电压供应节点和所述第一输出电压节点的第一导电端子和第二导电端子以及耦合至所述第一输出电压节点的栅极,并且所述第二晶体管具有分别耦合至所述第一电压供应节点和所述第一互补输出电压节点的第一导电端子和第二导电端子以及耦合至所述第一互补输出电压节点的栅极。
4.根据权利要求1所述的电压电平移位器,其中所述第一电平移位级包括:
输入晶体管,具有分别耦合至所述第一输出节点和所述第二输出节点的第一导电端子和第二导电端子以及耦合至所述第一电压供应节点的栅极;
第一输出晶体管,具有分别耦合至所述第二输出节点和所述第三输出节点的第一导电端子和第二导电端子以及耦合至所述第一电压供应节点的栅极;以及
第二输出晶体管,具有分别耦合至所述第三输出节点和第二供应电压节点的第一导电端子和第二导电端子,以及栅极。
5.根据权利要求4所述的电压电平移位器,其中所述第一电平移位级包括:
互补输入晶体管,具有分别耦合至所述第一互补输出节点和所述第二互补输出节点的第一导电端子和第二导电端子以及耦合至所述第一电压供应节点的栅极;
第一互补输出晶体管,具有分别耦合至所述第二互补输出节点和所述第三互补输出节点的第一导电端子和第二导电端子以及耦合至所述第一电压供应节点的栅极;以及
第二互补输出晶体管,具有分别耦合至所述第三互补输出节点和第二供应电压节点的第一导电端子和第二导电端子,以及栅极。
6.根据权利要求5所述的电压电平移位器,其中所述第一电平移位级包括:
交叉耦合的第一晶体管和第二晶体管,所述第一晶体管具有耦合至所述第二输出晶体管的栅极的第一导电端子、耦合至所述第二互补输出电压节点的第二导电端子以及耦合至所述第一电压供应节点的栅极,所述第二晶体管具有耦合至所述第二互补输出晶体管的栅极的第一导电端子、耦合至所述第一电压供应节点的第二导电端子以及耦合至所述第二互补输出电压节点的栅极。
7.根据权利要求5所述的电压电平移位器,其中所述第一电平移位级包括:
交叉耦合的第三晶体管和第四晶体管,所述第三晶体管具有耦合至所述第二输出晶体管的栅极的第一导电端子、耦合至所述第一电压供应节点的第二导电端子以及耦合至所述第二输出电压节点的栅极,所述第四晶体管具有耦合至所述第二输出晶体管的栅极的第一导电端子、耦合至所述第二输出电压节点的第二导电端子以及耦合至所述第一电压供应节点的栅极。
8.根据权利要求5所述的电压电平移位器,其中所述第一电平移位级包括:
第五晶体管,具有耦合至所述第二互补输出电压节点的第一导电端子、耦合至所述第一电压供应节点的第二导电端子以及耦合至所述第二互补输出晶体管的栅极的栅极;以及
第六晶体管,具有耦合至所述第二输出电压节点的第一导电端子、耦合至所述第一电压供应节点的第二导电端子以及耦合至所述第二输出晶体管的栅极的栅极。
9.根据权利要求1所述的电压电平移位器,包括:
第二电平移位级,耦合至所述第三输出电压节点、所述第三互补输出电压节点、第四输出电压节点和第五输出电压节点以及第四互补输出电压节点和第五互补输出电压节点,所述第二电平移位级被配置为:
接收所述第二电源电压和第三电源电压;以及
基于所述第三输出电压节点和所述第三互补输出电压节点的电压,在所述第四输出电压节点和所述第五输出电压节点以及所述第四互补输出电压节点和所述第五互补输出电压节点之上输出所述第一电源电压、所述第二电源电压和所述第三电源电压中的一个电压。
10.根据权利要求9所述的电压电平移位器,其中所述第二电平移位级具有与所述第一电平移位级相同的结构。
11.根据权利要求1所述的电压电平移位器,其中所述输入级被配置为当所述输入电压为所述地电压且所述互补输入电压节点为导通电压时,在所述第一输出电压节点之上输出所述地电压并且在所述第一互补输出电压节点之上输出所述第一电源电压,并且所述输入级被配置为当所述输入电压为所述导通电压且所述互补输入电压节点为所述地电压时,在所述第一输出电压节点之上输出所述第一电源电压并且在所述第一互补输出电压节点之上输出所述地电压。
12.根据权利要求1所述的电压电平移位器,其中所述第一电平移位级被配置为当所述输入电压为所述地电压且所述互补输入电压节点为导通电压时,在所述第二输出电压节点之上输出所述地电压,在所述第三输出电压节点之上输出所述第一电源电压,并且在所述第二互补输出电压节点和所述第三互补输出电压节点之上均输出所述第二电源电压,以及所述第一电平移位级被配置为当所述输入电压为所述导通电压且所述互补输入电压节点为所述地电压时,在所述第二输出电压节点和所述第三输出电压节点之上均输出所述第二电源电压,在所述第二互补输出电压节点之上输出所述地电压,并且在所述第三互补输出电压节点之上输出所述第一电源电压。
13.根据权利要求9所述的电压电平移位器,其中所述第二电平移位级被配置为当所述输入电压为所述地电压且所述互补输入电压节点为导通电压时,在所述第四输出电压节点之上输出所述第一电源电压,在所述第五输出电压节点之上输出所述第二电源电压并且在所述第四互补输出电压节点和所述第五互补输出电压节点之上均输出所述第三电源电压,以及所述第二电平移位级被配置为当所述输入电压为所述导通电压且所述互补输入电压节点为所述地电压时,在所述第四输出电压节点和所述第五输出电压节点之上均输出所述第三电源电压,在所述第四互补输出电压节点之上输出所述第一电源电压,并且在所述第五互补输出电压节点之上输出所述第二电源电压。
14.一种方法,包括:
通过输入级接收输入电压、互补输入电压、地电压和第一电源电压;
基于所述输入电压和所述互补输入电压,输出第一输出电压作为所述第一电源电压和所述地电压中的一个电压,并且输出第一互补输出电压作为所述第一电源电压和所述地电压中的另一电压;
通过第一电平移位级接收所述第一输出电压、所述第一互补输出电压、所述第一电源电压和第二电源电压;以及
基于所述第一输出电压和所述第一互补输出电压,通过所述第一电平移位级根据所述地电压、所述第一电源电压和所述第二电源电压中的一个电压输出第二输出电压、第二互补输出电压、第三输出电压和第三互补输出电压。
15.根据权利要求14所述的方法,其中输出所述第一输出电压作为所述第一电源电压和所述地电压中的一个电压并且输出所述第一互补输出电压作为所述第一电源电压和所述地电压中的另一电压包括:在所述输入电压为所述地电压且所述互补输入电压为所述第一电源电压的条件下,输出所述第一输出电压作为所述地电压并且输出所述第一互补输出电压作为所述第一电源电压。
16.根据权利要求15所述的方法,其中输出所述第一输出电压作为所述第一电源电压和所述地电压中的一个电压并且输出所述第一互补输出电压作为所述第一电源电压和所述地电压中的另一电压包括:在所述输入电压为所述第一电源电压且所述互补输入电压为所述地电压的条件下,输出所述第一输出电压作为所述第一电源电压并且输出所述第一互补输出电压作为所述地电压。
17.根据权利要求14所述的方法,其中输出所述第二输出电压、所述第二互补输出电压、所述第三输出电压和所述第三互补输出电压包括:在所述第一输出电压为所述地电压且所述第一互补输出电压为所述第一电源电压的情况下,输出所述第二输出电压作为所述地电压,输出所述第三输出电压作为所述第一电源电压,输出所述第二互补输出电压作为所述第二电源电压并且输出所述第三互补输出电压作为所述第二电源电压。
18.根据权利要求14所述的方法,其中输出所述第二输出电压、所述第二互补输出电压、所述第三输出电压和所述第三互补输出电压包括:在所述第一输出电压为所述第一电源电压且所述第一互补输出电压为所述地电压的情况下,输出所述第二输出电压作为所述第二电源电压,输出所述第三输出电压作为所述第二电源电压,输出所述第二互补输出电压作为所述第二电源电压并且输出所述第三互补输出电压作为所述第二电源电压。
19.根据权利要求14所述的方法,包括:
通过第二电平移位级接收所述第三输出电压、所述第三互补输出电压和第三电源电压;以及
基于所述第三输出电压和所述第三互补输出电压,通过所述第二电平移位级根据所述第一电源电压、所述第二电源电压和所述第三电源电压中的一个电压输出第四输出电压、第四互补输出电压、第五输出电压和第五互补输出电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/877,970 | 2018-01-23 | ||
US15/877,970 US10284201B1 (en) | 2018-01-23 | 2018-01-23 | High range positive voltage level shifter using low voltage devices |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110071715A true CN110071715A (zh) | 2019-07-30 |
Family
ID=66333870
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201822145921.3U Active CN209748522U (zh) | 2018-01-23 | 2018-12-20 | 电压电平移位器 |
CN201811563344.8A Pending CN110071715A (zh) | 2018-01-23 | 2018-12-20 | 使用低压器件的高量程正电压电平移位器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201822145921.3U Active CN209748522U (zh) | 2018-01-23 | 2018-12-20 | 电压电平移位器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10284201B1 (zh) |
CN (2) | CN209748522U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI714441B (zh) * | 2019-11-29 | 2020-12-21 | 奇景光電股份有限公司 | 可釋放電壓應力的電位轉換器 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10284201B1 (en) * | 2018-01-23 | 2019-05-07 | Stmicroelectronics International N.V. | High range positive voltage level shifter using low voltage devices |
TWI804248B (zh) * | 2022-03-24 | 2023-06-01 | 大陸商星宸科技股份有限公司 | 具有低傳輸延遲的位準轉換器 |
EP4362333A3 (en) * | 2022-10-21 | 2024-07-10 | Samsung Electronics Co., Ltd. | Level shifter and semiconductor device including the same |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101682328A (zh) * | 2007-03-31 | 2010-03-24 | 桑迪士克3D有限责任公司 | 包含晶体管跳通保护的电平移位器电路 |
US20100127752A1 (en) * | 2008-11-24 | 2010-05-27 | Atmel Corporation | Level shifter with low voltage devices |
CN101873129A (zh) * | 2009-04-22 | 2010-10-27 | 半导体元件工业有限责任公司 | 使用交叉耦合级联晶体管的电平移位 |
US7919983B1 (en) * | 2009-10-29 | 2011-04-05 | Stmicroelectronics Pvt. Ltd. | Multiple output level shifter |
US20120182060A1 (en) * | 2011-01-14 | 2012-07-19 | Stmicroelectronics Pvt Ltd. | Negative voltage level shifter circuit |
CN102820880A (zh) * | 2011-06-09 | 2012-12-12 | 美格纳半导体有限公司 | 电平移位器 |
US20140084984A1 (en) * | 2012-09-25 | 2014-03-27 | Nvidia Corporation | Low power, single-rail level shifters employing power down signal from output power domain and a method of converting a data signal between power domains |
US9755621B1 (en) * | 2016-05-24 | 2017-09-05 | Stmicroelectronics International N.V. | Single stage cascoded voltage level shifting circuit |
CN209748522U (zh) * | 2018-01-23 | 2019-12-06 | 意法半导体国际有限公司 | 电压电平移位器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863963B2 (en) * | 2009-01-23 | 2011-01-04 | Freescale Semiconductor, Inc. | Level shifter for change of both high and low voltage |
-
2018
- 2018-01-23 US US15/877,970 patent/US10284201B1/en active Active
- 2018-12-20 CN CN201822145921.3U patent/CN209748522U/zh active Active
- 2018-12-20 CN CN201811563344.8A patent/CN110071715A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101682328A (zh) * | 2007-03-31 | 2010-03-24 | 桑迪士克3D有限责任公司 | 包含晶体管跳通保护的电平移位器电路 |
US20100127752A1 (en) * | 2008-11-24 | 2010-05-27 | Atmel Corporation | Level shifter with low voltage devices |
CN101873129A (zh) * | 2009-04-22 | 2010-10-27 | 半导体元件工业有限责任公司 | 使用交叉耦合级联晶体管的电平移位 |
US7919983B1 (en) * | 2009-10-29 | 2011-04-05 | Stmicroelectronics Pvt. Ltd. | Multiple output level shifter |
US20120182060A1 (en) * | 2011-01-14 | 2012-07-19 | Stmicroelectronics Pvt Ltd. | Negative voltage level shifter circuit |
CN102820880A (zh) * | 2011-06-09 | 2012-12-12 | 美格纳半导体有限公司 | 电平移位器 |
US20140084984A1 (en) * | 2012-09-25 | 2014-03-27 | Nvidia Corporation | Low power, single-rail level shifters employing power down signal from output power domain and a method of converting a data signal between power domains |
US9755621B1 (en) * | 2016-05-24 | 2017-09-05 | Stmicroelectronics International N.V. | Single stage cascoded voltage level shifting circuit |
CN209748522U (zh) * | 2018-01-23 | 2019-12-06 | 意法半导体国际有限公司 | 电压电平移位器 |
Non-Patent Citations (1)
Title |
---|
周欢欢;陈岚;尹明会;张卫华;: "基于40nm CMOS工艺的电平转换器的设计及优化", 半导体技术, no. 02, pages 18 - 21 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI714441B (zh) * | 2019-11-29 | 2020-12-21 | 奇景光電股份有限公司 | 可釋放電壓應力的電位轉換器 |
Also Published As
Publication number | Publication date |
---|---|
CN209748522U (zh) | 2019-12-06 |
US10284201B1 (en) | 2019-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110071715A (zh) | 使用低压器件的高量程正电压电平移位器 | |
CN104124957B (zh) | 电平转换电路 | |
KR101787758B1 (ko) | 레벨 쉬프터 | |
CN104303309B (zh) | 使用与串联连接的p型mos器件并联的串联连接的n型mos器件的双向开关 | |
CN105391280B (zh) | 用于生成备用电压的***和方法 | |
CN102158212B (zh) | 带有内部器件体控件的模拟开关 | |
CN105391279A (zh) | 用于含常导通晶体管和常关断晶体管的开关的***和方法 | |
CN108011624B (zh) | 模拟多路复用器 | |
CN101795129A (zh) | 上电复位电路 | |
CN112073054B (zh) | 电平转换器 | |
CN101813757B (zh) | 磁检测电路 | |
CN104137418B (zh) | 开关电路 | |
CN208924110U (zh) | 负电荷泵电路 | |
CN109547008A (zh) | 驱动电路 | |
CN110401438A (zh) | 具有晶体管有条件本体偏置的电平移位电路 | |
CN109494978A (zh) | 电源切换电路与电源切换控制器的集成电路 | |
CN104578742B (zh) | 一种缓启动电路 | |
CN103208988B (zh) | 电平移位电路及进行正、负压电平移位的方法 | |
CN109672439A (zh) | 耐压电平转换电路 | |
CN103023470B (zh) | 三电极单向导通场效应管 | |
CN108683334A (zh) | 一种用于浮动地线buck型开关电源的电源开关状态检测电路 | |
CN102227093A (zh) | 一种电源极性转换电路 | |
CN101483426B (zh) | 输出驱动电路 | |
CN209517097U (zh) | 耐压电平转换电路 | |
CN208623550U (zh) | 一种用于浮动地线buck型开关电源的电源开关状态检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |