CN111354314A - 像素电路、像素电路的驱动方法和显示面板 - Google Patents
像素电路、像素电路的驱动方法和显示面板 Download PDFInfo
- Publication number
- CN111354314A CN111354314A CN202010183703.8A CN202010183703A CN111354314A CN 111354314 A CN111354314 A CN 111354314A CN 202010183703 A CN202010183703 A CN 202010183703A CN 111354314 A CN111354314 A CN 111354314A
- Authority
- CN
- China
- Prior art keywords
- transistor
- driving
- electrically connected
- driving transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
本发明公开了一种像素电路和显示面板。该像素电路包括驱动晶体管,用于在发光阶段向发光器件提供驱动电流,发光器件响应驱动电流发光;第一初始化模块,连接于驱动晶体管的栅极和第一初始化电源端之间,第一初始化模块用于在第一初始化阶段将第一初始化电源端的电压提供至驱动晶体管的栅极;第二初始化模块,连接于驱动晶体管的栅极和第二初始化电源端之间,在第一初始化阶段之前,将第二初始化电源端的电压提供至驱动晶体管的栅极;第一初始化电源端的电压小于第二初始化电源端的电压。该发明可以减弱驱动晶体管的迟滞效应,进而可以改善像素电路所在的显示面板的残影现象,提高了显示面板的显示效果。
Description
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种像素电路、像素电路的驱动方法和显示面板。
背景技术
有机发光二极管(Organic Light Emitting Diode,OLED)显示面板具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点,广泛应用在显示领域。而OLED显示面板在切换灰阶画面时,会出现残影现象,降低了OLED显示面板的显示效果。
发明内容
本发明提供一种像素电路、像素电路的驱动方法和显示面板,以改善显示面板的残影现象。
第一方面,本发明实施例提供了一种像素电路,包括:
驱动晶体管,用于在发光阶段向发光器件提供驱动电流,所述发光器件响应所述驱动电流发光;
数据写入模块,用于在数据写入阶段将数据信号写入所述驱动晶体管的栅极;
存储模块,用于维持所述驱动晶体管栅极的电位;
第一初始化模块,连接于所述驱动晶体管的栅极和第一初始化电源端之间,所述第一初始化模块用于在第一初始化阶段将所述第一初始化电源端的电压提供至所述驱动晶体管的栅极;
第二初始化模块,连接于所述驱动晶体管的栅极和第二初始化电源端之间,在所述第一初始化阶段之前,将所述第二初始化电源端的电压提供至所述驱动晶体管的栅极;
所述第一初始化电源端的电压小于所述第二初始化电源端的电压;
发光控制模块,所述发光控制模块、所述驱动晶体管以及所述发光器件连接于第一驱动源和第二驱动源之间,用于根据发光控制信号控制驱动电流通路的连通与断开。
可选地,所述第二初始化电源端的电压大于或等于所述第一驱动源的电压。
可选地,所述第二初始化电源端为发光控制信号输入端。
可选地,所述第二初始化模块包括第一晶体管;
所述第一晶体管的栅极与第一扫描信号输入端电连接,所述第一晶体管的第一极与所述第二初始化电源端电连接,所述第一晶体管的第二极与所述驱动晶体管的栅极电连接。
可选地,所述发光控制模块包括第二晶体管和第三晶体管;
所述第二晶体管的栅极和所述第三晶体管的栅极与发光控制信号输入端电连接,所述第二晶体管的第一极与所述第一驱动源电连接,所述第二晶体管的第二极与所述驱动晶体管的第一极电连接;所述第三晶体管的第一极与所述驱动晶体管的第二极电连接,所述第三晶体管的第二极与所述发光器件的阳极电连接。
可选地,所述数据写入模块包括第四晶体管,所述存储模块包括存储电容;
所述第四晶体管的栅极与第二扫描信号输入端电连接,所述第四晶体管的第一极与所述驱动晶体管的第一极电连接,所述第四晶体管的第二极与数据信号输入端电连接;
所述存储电容的第一极与所述驱动晶体管的栅极电连接,所述存储电容的第二极与所述第一驱动源电连接。
可选地,所述第一初始化模块包括第五晶体管和第六晶体管;
所述第五晶体管的栅极与第三扫描信号输入端电连接,所述第五晶体管的第一极与所述第一初始化电源端电连接,所述第五晶体管的第二极与所述驱动晶体管的栅极电连接;所述第六晶体管的栅极与所述第二扫描信号输入端电连接,所述第六晶体管的第一极与所述驱动晶体管的栅极电连接,所述第六晶体管的第二极与所述驱动晶体管的第二极电连接。
可选地,像素电路还包括第七晶体管;所述第七晶体管的栅极与所述第一扫描信号输入端或第三扫描信号输入端电连接,所述第七晶体管的第一极与所述第一初始化电源端电连接,所述第七晶体管的第二极与所述发光器件的阳极电连接。
第二方面,本发明实施例提供了一种像素电路的驱动方法,用于驱动本发明任意实施例提供的像素电路,包括:
第一初始化阶段,将第二初始化电源端的电压提供至驱动晶体管的栅极,对所述驱动晶体管的栅极初始化;
第二初始化阶段,将第一初始化电源端的电压提供至所述驱动晶体管的栅极,对所述驱动晶体管的栅极再次初始化;其中,所述第一初始化电源端的电压小于所述第二初始化电源端的电压;
数据写入阶段,将数据信号写入所述驱动晶体管的栅极并维持;
发光阶段,所述驱动晶体管向发光器件提供驱动电流,所述发光器件响应所述驱动电流发光。
第三方面,本发明实施例还提供了一种显示面板,包括本发明任意实施例提供的像素电路。
本发明实施例的技术方案,像素电路包括第二初始化模块,在第一初始化阶段,第二初始化模块将第二初始化电源端的电压提供至驱动晶体管的栅极。且第一初始化电源端的电压小于第二初始化电源端的电压,即第二初始化电源端的电压比较大。在像素电路进入发光阶段之前,增大了驱动晶体管的栅极电压,从而可以减小驱动晶体管栅极的电压与驱动晶体管第一极的电压的压差,使驱动晶体管的栅源电压趋向于零,从而可以减弱驱动晶体管的迟滞效应,进而可以改善像素电路所在的显示面板的残影现象,提高了显示面板的显示效果。
附图说明
图1为现有的一种驱动晶体管的迟滞效应的示意图;
图2为本发明实施例提供的一种像素电路的结构示意图;
图3为本发明实施例提供的另一种像素电路的结构示意图;
图4为图3的像素电路对应的一种时序图;
图5为本发明实施例提供的另一种像素电路的结构示意图;
图6为本发明实施例提供的另一种像素电路的结构示意图;
图7为本发明实施例提供的另一种像素电路的结构示意图;
图8为本发明实施例提供的一种像素电路的驱动方法的流程示意图;
图9为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
现有技术中,OLED显示面板在进行画面切换时,切换前的一个画面不会立刻消失,而是随着下一个画面慢慢消失,使得OLED显示面板上存在短期的残影现象。例如,OLED显示面板显示黑白棋格的画面,黑色棋格画面对应的像素单元的发光亮度较低,黑色棋格对应的像素单元中的驱动晶体管的栅源电压比较低。白色棋格对应的像素单元的发光亮度较高,白色棋格对应的像素单元中的驱动晶体管的栅源电压比较高。当OLED显示面板由黑白棋格的画面切换为灰色画面时,显示面板中所有的像素电路写入相同的数据电压,灰色画面对应的像素单元的驱动晶体管的栅源电压比白色棋格对应的像素单元中的驱动晶体管的栅源电压低,同时比黑色棋格对应的像素单元中的驱动晶体管的栅源电压高。此时黑色棋格对应的像素单元的驱动晶体管的栅源电压由低变高,发光亮度由暗变亮,白色棋格对应的像素单元的驱动晶体管的栅源电压由高变低,发光亮度由亮变暗。图1为现有的一种驱动晶体管的迟滞效应的示意图,其中,横坐标Vgs为驱动晶体管的栅源电压,纵坐标|Id|为驱动晶体管漏极的电流。如图1所示,当驱动晶体管的栅源电压Vgs由大变小时,驱动晶体管的漏极电流曲线为曲线1。当驱动晶体管的栅源电压Vgs由小变大时,驱动晶体管的漏极电流曲线为曲线2。由此可知,由于驱动晶体管的迟滞效应,黑色棋格对应的像素单元的驱动晶体管的栅源电压由低变高时,在短时间内驱动晶体管的栅源电压小于灰色画面对应的驱动晶体管的栅源电压,黑色棋格对应的像素单元画面转变为灰色画面后,发光亮度相对于灰色画面对应的发光亮度偏暗。白色棋格对应的像素单元的驱动晶体管的栅源电压由高变低时,在短时间内驱动晶体管的栅源电压大于灰色画面对应的驱动晶体管的栅源电压,白色棋格对应的像素单元画面转变为灰色画面后,发光亮度相对于灰色画面对应的发光亮度偏亮,从而导致了OLED显示面板上短期的残影现象,严重影响显示面板的显示效果。
针对上述技术问题,本发明实施例提供了一种像素电路。图2为本发明实施例提供的一种像素电路的结构示意图。如图2所示,该像素电路包括:
驱动晶体管Tdr,用于在发光阶段向发光器件提供驱动电流,发光器件响应驱动电流发光;
数据写入模块10,用于在数据写入阶段将数据信号写入驱动晶体管Tdr的栅极;
存储模块20,用于维持驱动晶体管Tdr栅极的电位;
第一初始化模块30,连接于驱动晶体管Tdr的栅极和第一初始化电源端VREF1之间,第一初始化模块30用于在第一初始化阶段将第一初始化电源端VREF1的电压提供至驱动晶体管Tdr的栅极;
第二初始化模块40,连接于驱动晶体管Tdr的栅极和第二初始化电源端VREF2之间,在第一初始化阶段之前,将第二初始化电源端VREF2的电压提供至驱动晶体管Tdr的栅极;第一初始化电源端VREF1的电压小于第二初始化电源端VREF2的电压;
发光控制模块50,发光控制模块50、驱动晶体管Tdr以及发光器件OLED连接于第一驱动源VDD和第二驱动源VSS之间,用于根据发光控制信号控制驱动电流通路的连通与断开。
具体地,发光器件OLED可以为有机发光二极管。数据写入模块10的控制端与第二扫描信号输入端S2电连接,数据写入模块10的第一端与数据信号输入端Vdata电连接,数据写入模块10的第二端与驱动晶体管Tdr的第一极电连接,存储模块20的第一端与驱动晶体管Tdr的栅极、第一初始化模块30的第二端和第二初始化模块40的第二端电连接,存储模块20的第二端与像素电路的第一驱动源VDD电连接,第一初始化模块30的控制端与第三扫描信号输入端S3电连接,第一初始化模块30的第一端与第一初始化电源端VREF1电连接,第二初始化模块40的控制端与第一扫描信号输入端S1电连接,第二初始化模块40的第一端与第二初始化电源端VREF2电连接,发光控制模块50包括第一发光控制模块51和第二发光控制模块52,第一发光控制模块51和第二发光控制模块52的控制端与发光控制信号输入端EM电连接,第一发光控制模块51的第一端与第一驱动源VDD电连接,第一发光控制模块51的第二端与驱动晶体管Tdr的第一极电连接,第二发光控制模块52的第一端与驱动晶体管Tdr的第二极电连接,第二发光控制模块52的第二端与有机发光二极管OLED的阳极电连接,有机发光二极管OLED的阴极与第二驱动源VSS电连接。示例性地,驱动晶体管Tdr的第一极为驱动晶体管Tdr的源极,驱动晶体管Tdr的第二极为驱动晶体管Tdr的漏极。
像素电路的工作过程可以包括第一初始化阶段、第二初始化阶段、数据写入补偿阶段和发光阶段。
在显示面板画面切换之前,在一帧结束时,像素电路处于发光阶段,第一驱动源VDD的电压提供至驱动晶体管Tdr的第一极。而驱动晶体管Tdr的第一极与栅极之间存在寄生电容,使得在显示面板画面切换后,在下一帧的第一初始化阶段时,驱动晶体管Tdr的第一极保持第一驱动源VDD的电压,即驱动晶体管Tdr的源极电压比较高。同时,在显示面板画面切换后的第一帧的第一初始化阶段,第二初始化模块40将第二初始化电源端VREF2的电压提供至驱动晶体管Tdr的栅极。且第一初始化电源端VREF1的电压小于第二初始化电源端VREF2的电压,即第二初始化电源端VREF2的电压比较大,在像素电路进入发光阶段之前,增大了驱动晶体管Tdr的栅极电压,从而可以减小驱动晶体管Tdr栅极的电压与驱动晶体管Tdr第一极的电压的压差,使驱动晶体管Tdr的栅源电压趋向于零,从而可以释放驱动晶体管Tdr沟道界面被捕获的空穴,进而可以减弱驱动晶体管Tdr的迟滞效应,进而可以改善像素电路所在的显示面板的残影现象,提高了显示面板的显示效果。
可选地,第二初始化电源端的电压大于或等于第一驱动源的电压。
具体地,在第一初始化阶段,驱动晶体管的第一极电压为第一驱动源电压,驱动晶体管的栅极电压为第二初始化电源端的电压。通过设置第二初始化电源端的电压大于或等于第一驱动源的电压,可以使驱动晶体管的栅源电压值大于零,由图1可以看出,此时可以进一步地减弱驱动晶体管的迟滞效应,进而可以更好的改善像素电路所在的显示面板的残影现象,提高了显示面板的显示效果。
示例性地,图3为本发明实施例提供的另一种像素电路的结构示意图。如图3所示,第二初始化模块40包括第一晶体管T1,第一晶体管T1的栅极与第一扫描信号输入端S1电连接,第一晶体管T1的第一极与第二初始化电源端VREF2电连接,第一晶体管T1的第二极与驱动晶体管Tdr的栅极电连接。
具体地,图3中示例性地示出了第一晶体管T1为P型晶体管。在第一初始化阶段,第一扫描信号输入端S1输入的电压为低电平,第一晶体管T1导通,第二初始化电源端VREF2的电压提供至驱动晶体管Tdr的栅极。
继续参考图3,发光控制模块50包括第二晶体管T2和第三晶体管T3;第二晶体管T2的栅极和第三晶体管T3的栅极与发光控制信号输入端EM电连接,第二晶体管T2的第一极与第一驱动源VDD电连接,第二晶体管T2的第二极与驱动晶体管Tdr的第一极电连接;第三晶体管T3的第一极与驱动晶体管Tdr的第二极电连接,第三晶体管T3的第二极与发光器件OLED的阳极电连接。
具体地,图3中示例性地示出了第二晶体管T2和第三晶体管T3为P型晶体管。在发光阶段,发光控制信号输入端EM输入的电压为低电平时,第二晶体管T2和第三晶体管T3导通,驱动晶体管Tdr提供的驱动电流所在通路连通,从而可以为有机发光二极管OLED提供驱动电流,使有机发光二极管OLED发光。
继续参考图3,数据写入模块包括第四晶体管T4,存储模块包括存储电容Cst;第四晶体管T4的栅极与第二扫描信号输入端S2电连接,第四晶体管T4的第一极与驱动晶体管Tdr的第一极电连接,第四晶体管T4的第二极与数据信号输入端Vdata电连接;存储电容Cst的第一极与驱动晶体管Tdr的栅极电连接,存储电容Cst的第二极与第一驱动源VDD电连接。同时,像素电路还包括第六晶体管T6;第六晶体管T6的栅极与第二扫描信号输入端S2电连接,第六晶体管T6的第一极与驱动晶体管Tdr的栅极电连接,第六晶体管T6的第二极与驱动晶体管Tdr的第二极电连接。
具体地,第六晶体管T6为补偿模块。图3中示例性地示出了第四晶体管T4和第六晶体管T6为P型晶体管。在数据写入阶段,第二扫描信号输入端S2输入的电压为低电平,第四晶体管T4和第六晶体管T6导通,数据信号输入端Vdata的电压提供至驱动晶体管Tdr的第一极,并通过第六晶体管T6写入至驱动晶体管Tdr的栅极,存储电容Cst维持驱动晶体管Tdr的栅极电位。
继续参考图3,第一初始化模块30包括第五晶体管T5;第五晶体管T5的栅极与第三扫描信号输入端S3电连接,第五晶体管T5的第一极与第一初始化电源端VREF1电连接,第五晶体管T5的第二极与驱动晶体管Tdr的栅极电连接。
具体地,图3中示例性地示出了第五晶体管T5为P型晶体管。在第二初始化阶段,第三扫描信号输入端S3输入的电压为低电平,第五晶体管T5导通,第一初始化电源端VREF1的电压提供至驱动晶体管Tdr的栅极。
图4为图3的像素电路对应的一种时序图。其中,s1为第一扫描信号输入端S1输出的信号的时序图,s2为第二扫描信号输入端S2输出的信号的时序图,s3为第三扫描信号输入端S3输出的信号的时序图,em为发光控制信号输入端EM输出的信号的时序图,vdata为数据信号输入端Vdata输出的信号的时序图。以P型晶体管为例,结合图3和图4说明像素电路的工作过程。
在第一初始化阶段t1,s1为低电平,s2、s3、em和vdata为高电平,此时第一晶体管T1为导通状态,第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和驱动晶体管Tdr截止。第一晶体管T1将第二初始化电源端VREF2的电压提供至驱动晶体管Tdr的栅极,驱动晶体管Tdr的栅极电压被提高。由于驱动晶体管Tdr的第一极电压为第一驱动源VDD的电压,因此通过提高驱动晶体管Tdr的栅极电压,可以减小驱动晶体管Tdr栅极的电压与驱动晶体管Tdr第一极的电压的压差,使驱动晶体管Tdr的栅源电压趋向于零,从而可以减弱驱动晶体管Tdr的迟滞效应,进而可以改善像素电路所在的显示面板的残影现象,提高了显示面板的显示效果。
在第二初始化阶段t2,s3为低电平,s1、s2、em和vdata为高电平,此时第五晶体管T5为导通状态,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6和驱动晶体管Tdr截止。第五晶体管T5将第一初始化电源端VREF1的电压提供至驱动晶体管Tdr的栅极。第一初始化电源端VREF1的电压为低电平,对驱动晶体管Tdr的栅极进行初始化。此时驱动晶体管Tdr为导通状态。
在数据写入阶段t3,s2和vdata为低电平,s1、s3和em为高电平,此时第四晶体管T4和第六晶体管T6导通,第一晶体管T1、第二晶体管T2、第三晶体管T3和第五晶体管T5截止。数据信号输入端Vdata输入的数据信号通过第四晶体管T4、驱动晶体管Tdr和第六晶体管T6写入至驱动晶体管Tdr的栅极,并通过存储电容Cst对数据信号进行存储,直至驱动晶体管Tdr的栅极电压为vdata+vth,驱动晶体管Tdr截止。其中的vth为驱动晶体管Tdr的阈值电压。因此,在数据写入阶段t3,像素电路完成了数据电压的写入以及驱动晶体管Tdr的阈值补偿。
在发光阶段t4,em为低电平,s1、s2、s3和vdata为高电平,此时第二晶体管T2和第三晶体管T3导通,第一晶体管T1、第四晶体管T4、第五晶体管T5和第六晶体管T6截止。第一驱动源VDD的电压通过第二晶体管T2写入至驱动晶体管Tdr的第一极,驱动晶体管Tdr在第一驱动源VDD电压的作用下导通,并根据驱动晶体管Tdr的栅极电压vdata+vth形成驱动电流,即驱动电流为I=K(vdd-(vdata+vth)-vth)2=K(vdd-vdata+vth-vth)2=K(vdd-vdata)2,驱动有机发光二极管OLED发光。
需要说明的是,显示面板可以包括多行像素电路,每行像素电路包括一个扫描信号输入端,用于输入扫描信号。此时,第n行像素电路中的第一扫描信号输入端S1可以复用第n-2行像素电路的扫描信号输入端,第n行像素电路中的第三扫描信号输入端S3可以复用第n-1行像素电路的扫描信号输入端,第n行像素电路中的第二扫描信号输入端S2采用第n行扫描信号输入端,以此类推。从而在能够正常驱动像素电路的基础上,减少每行像素电路中扫描信号输入端的设置,进而可以减少显示面板中扫描信号线的设置,有利于显示面板的窄边框设计,提高显示面板的显示效果。
图5为本发明实施例提供的另一种像素电路的结构示意图。如图5所示,第二初始化电源端VREF2可以为发光控制信号输入端EM。
具体地,由图4可知,发光控制信号输入端EM输入的发光控制信号em在第一初始化阶段t1、第二初始化阶段t2和数据写入阶段t3为高电平,在发光阶段t4为低电平。因此,在图5中,将发光控制信号输入端EM复用为第二初始化电源端VREF2,在第一初始化阶段t1,发光控制信号输入端EM可以为驱动晶体管Tdr的栅极提供高电平电压,在减弱驱动晶体管Tdr的迟滞效应,改善像素电路所在的显示面板的残影现象的基础上,可以避免单独设置第二初始化电源端VREF2对应的走线,简化像素电路,适用于更高分辨率的显示面板。同时,相对于单独设置第二初始化电源端对应的走线的像素电路,复用发光控制信号线可以使像素电路的走线减少,减少了制作像素电路的工艺流程,从而可以降低像素电路的工艺缺陷,利于提高产品良率,同时有利于显示面板的窄边框设计。
图6为本发明实施例提供的另一种像素电路的结构示意图。如图6所示,像素电路还包括第七晶体管T7;第七晶体管T7的栅极与第一扫描信号输入端S1电连接,第七晶体管T7的第一极与第一初始化电源端VREF1电连接,第七晶体管T7的第二极与发光器件OLED的阳极电连接。
具体地,继续参考图4和图6,在第一初始化阶段t1,s1为低电平,第七晶体管T7导通,第一初始化电源端VREF1的电压写入至发光器件OLED的阳极,对发光器件OLED的阳极进行初始化。此时发光器件OLED的阳极初始化和驱动晶体管Tdr的栅极电压提高为同一阶段,可以提高像素电路的驱动效率。
图7为本发明实施例提供的另一种像素电路的结构示意图。如图7所示,与图6不同的是,第七晶体管T7的栅极与第三扫描信号输入端S3电连接。
具体地,继续参考图4和图7,在第二初始化阶段t2,s3为低电平,第七晶体管T7导通,第一初始化电源端VREF1的电压写入至发光器件OLED的阳极,对发光器件OLED的阳极进行初始化。此时发光器件OLED的阳极初始化和驱动晶体管Tdr的栅极初始化为同一阶段,同样可以提高像素电路的驱动效率。
本发明实施例还提供一种像素电路的驱动方法,用于驱动本发明任意实施例提供的像素电路。图8为本发明实施例提供的一种像素电路的驱动方法的流程示意图。如图8所示,该方法包括:
S101、第一初始化阶段,将第二初始化电源端的电压提供至驱动晶体管的栅极,对驱动晶体管的栅极初始化。
S102、第二初始化阶段,将第一初始化电源端的电压提供至驱动晶体管的栅极,对驱动晶体管的栅极再次初始化;其中,第一初始化电源端的电压小于第二初始化电源端的电压。
S103、数据写入阶段,将数据信号写入驱动晶体管的栅极并维持。
S104、发光阶段,驱动晶体管向发光器件提供驱动电流,发光器件响应驱动电流发光。
本发明实施例的技术方案,通过在第一初始化阶段将第二初始化电源端的电压提供至驱动晶体管的栅极。且第一初始化电源端的电压小于第二初始化电源端的电压,即第二初始化电源端的电压比较大。在像素电路进入发光阶段之前,增大了驱动晶体管的栅极电压,从而可以减小驱动晶体管栅极的电压与驱动晶体管第一极的电压的压差,使驱动晶体管的栅源电压趋向于零,从而可以减弱驱动晶体管的迟滞效应,进而可以改善像素电路所在的显示面板的残影现象,提高了显示面板的显示效果。
本发明实施例还提供一种显示面板。图9为本发明实施例提供的一种显示面板的结构示意图。如图9所示,该显示面板包括基板100以及位于基板100上的多个像素单元110,显示面板还可以包括位于基板100上的多条扫描信号线120和多条数据信号线130,像素电路单元可以设置于扫描信号线120与数据信号线130交叉设置形成的空间内,像素单元110可以在与之电连接的扫描信号线120输入的扫描信号的作用下,连通与之对应电连接的数据信号线130,数据信号线130向对应的像素单元110传输数据信号,依此实现显示装置的显示功能。
像素单元110包括本发明任意实施例提供的像素电路,因此具备本发明任意实施例提供像素驱动电路相同的有益效果,此处不再赘述。显示面板可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框等任何具有显示功能的产品或部件。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种像素电路,其特征在于,包括:
驱动晶体管,用于在发光阶段向发光器件提供驱动电流,所述发光器件响应所述驱动电流发光;
数据写入模块,用于在数据写入阶段将数据信号写入所述驱动晶体管的栅极;
存储模块,用于维持所述驱动晶体管栅极的电位;
第一初始化模块,连接于所述驱动晶体管的栅极和第一初始化电源端之间,所述第一初始化模块用于在第一初始化阶段将所述第一初始化电源端的电压提供至所述驱动晶体管的栅极;
第二初始化模块,连接于所述驱动晶体管的栅极和第二初始化电源端之间,在所述第一初始化阶段之前,将所述第二初始化电源端的电压提供至所述驱动晶体管的栅极;
所述第一初始化电源端的电压小于所述第二初始化电源端的电压;
发光控制模块,所述发光控制模块、所述驱动晶体管以及所述发光器件连接于第一驱动源和第二驱动源之间,用于根据发光控制信号控制驱动电流通路的连通与断开。
2.根据权利要求1所述的像素电路,其特征在于,所述第二初始化电源端的电压大于或等于所述第一驱动源的电压。
3.根据权利要求2所述的像素电路,其特征在于,所述第二初始化电源端为发光控制信号输入端。
4.根据权利要求1所述的像素电路,其特征在于,所述第二初始化模块包括第一晶体管;
所述第一晶体管的栅极与第一扫描信号输入端电连接,所述第一晶体管的第一极与所述第二初始化电源端电连接,所述第一晶体管的第二极与所述驱动晶体管的栅极电连接。
5.根据权利要求4所述的像素电路,其特征在于,所述发光控制模块包括第二晶体管和第三晶体管;
所述第二晶体管的栅极和所述第三晶体管的栅极与发光控制信号输入端电连接,所述第二晶体管的第一极与所述第一驱动源电连接,所述第二晶体管的第二极与所述驱动晶体管的第一极电连接;所述第三晶体管的第一极与所述驱动晶体管的第二极电连接,所述第三晶体管的第二极与所述发光器件的阳极电连接。
6.根据权利要求5所述的像素电路,其特征在于,所述数据写入模块包括第四晶体管,所述存储模块包括存储电容;
所述第四晶体管的栅极与第二扫描信号输入端电连接,所述第四晶体管的第一极与所述驱动晶体管的第一极电连接,所述第四晶体管的第二极与数据信号输入端电连接;
所述存储电容的第一极与所述驱动晶体管的栅极电连接,所述存储电容的第二极与所述第一驱动源电连接。
7.根据权利要求6所述的像素电路,其特征在于,所述第一初始化模块包括第五晶体管和第六晶体管;
所述第五晶体管的栅极与第三扫描信号输入端电连接,所述第五晶体管的第一极与所述第一初始化电源端电连接,所述第五晶体管的第二极与所述驱动晶体管的栅极电连接;所述第六晶体管的栅极与所述第二扫描信号输入端电连接,所述第六晶体管的第一极与所述驱动晶体管的栅极电连接,所述第六晶体管的第二极与所述驱动晶体管的第二极电连接。
8.根据权利要求7所述的像素电路,其特征在于,还包括第七晶体管;所述第七晶体管的栅极与所述第一扫描信号输入端或第三扫描信号输入端电连接,所述第七晶体管的第一极与所述第一初始化电源端电连接,所述第七晶体管的第二极与所述发光器件的阳极电连接。
9.一种像素电路的驱动方法,用于驱动权利要求1-8任一项所述的像素电路,其特征在于,包括:
第一初始化阶段,将第二初始化电源端的电压提供至驱动晶体管的栅极,对所述驱动晶体管的栅极初始化;
第二初始化阶段,将第一初始化电源端的电压提供至所述驱动晶体管的栅极,对所述驱动晶体管的栅极再次初始化;其中,所述第一初始化电源端的电压小于所述第二初始化电源端的电压;
数据写入阶段,将数据信号写入所述驱动晶体管的栅极并维持;
发光阶段,所述驱动晶体管向发光器件提供驱动电流,所述发光器件响应所述驱动电流发光。
10.一种显示面板,其特征在于,包括权利要求1-8任一项所述的像素电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010183703.8A CN111354314A (zh) | 2020-03-16 | 2020-03-16 | 像素电路、像素电路的驱动方法和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010183703.8A CN111354314A (zh) | 2020-03-16 | 2020-03-16 | 像素电路、像素电路的驱动方法和显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111354314A true CN111354314A (zh) | 2020-06-30 |
Family
ID=71197366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010183703.8A Pending CN111354314A (zh) | 2020-03-16 | 2020-03-16 | 像素电路、像素电路的驱动方法和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111354314A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112233621A (zh) * | 2020-10-10 | 2021-01-15 | Oppo广东移动通信有限公司 | 一种像素驱动电路、显示面板及电子设备 |
CN112509518A (zh) * | 2020-11-27 | 2021-03-16 | 合肥维信诺科技有限公司 | 像素电路及其驱动方法、显示面板 |
CN112908245A (zh) * | 2021-02-24 | 2021-06-04 | 昆山国显光电有限公司 | 像素电路及其驱动方法、显示面板 |
CN113450715A (zh) * | 2021-06-25 | 2021-09-28 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
WO2022094738A1 (zh) * | 2020-11-03 | 2022-05-12 | 京东方科技集团股份有限公司 | 像素电路及驱动方法、显示面板、显示装置 |
CN114882837A (zh) * | 2022-04-26 | 2022-08-09 | Oppo广东移动通信有限公司 | 像素驱动电路、控制方法、显示屏及显示设备 |
CN114974110A (zh) * | 2022-04-26 | 2022-08-30 | Oppo广东移动通信有限公司 | 像素驱动电路、控制方法、显示屏及显示设备 |
WO2023225931A1 (zh) * | 2022-05-26 | 2023-11-30 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
WO2024124692A1 (zh) * | 2022-12-12 | 2024-06-20 | 上海和辉光电股份有限公司 | 像素驱动电路、显示面板以及像素驱动电路的驱动方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104021757A (zh) * | 2014-05-30 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN104616621A (zh) * | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN107146577A (zh) * | 2017-06-26 | 2017-09-08 | 武汉天马微电子有限公司 | 一种像素电路、其驱动方法、显示面板及显示装置 |
CN107342044A (zh) * | 2017-08-15 | 2017-11-10 | 上海天马有机发光显示技术有限公司 | 像素电路、显示面板和像素电路的驱动方法 |
CN207134126U (zh) * | 2017-08-25 | 2018-03-23 | 京东方科技集团股份有限公司 | 一种像素电路及显示装置 |
CN108492778A (zh) * | 2018-03-02 | 2018-09-04 | 昆山国显光电有限公司 | 一种像素电路、有机电致发光面板及显示装置 |
CN109830208A (zh) * | 2019-03-28 | 2019-05-31 | 厦门天马微电子有限公司 | 像素电路及其驱动方法、显示面板和显示装置 |
CN110047437A (zh) * | 2019-05-16 | 2019-07-23 | 昆山国显光电有限公司 | 一种像素电路、显示面板和显示面板的驱动方法 |
US20190266949A1 (en) * | 2015-12-03 | 2019-08-29 | Innolux Corporation | Driving circuit of active-matrix organic light-emitting diode with hybrid transistors |
-
2020
- 2020-03-16 CN CN202010183703.8A patent/CN111354314A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104021757A (zh) * | 2014-05-30 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN104616621A (zh) * | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
US20190266949A1 (en) * | 2015-12-03 | 2019-08-29 | Innolux Corporation | Driving circuit of active-matrix organic light-emitting diode with hybrid transistors |
CN107146577A (zh) * | 2017-06-26 | 2017-09-08 | 武汉天马微电子有限公司 | 一种像素电路、其驱动方法、显示面板及显示装置 |
CN107342044A (zh) * | 2017-08-15 | 2017-11-10 | 上海天马有机发光显示技术有限公司 | 像素电路、显示面板和像素电路的驱动方法 |
CN207134126U (zh) * | 2017-08-25 | 2018-03-23 | 京东方科技集团股份有限公司 | 一种像素电路及显示装置 |
CN108492778A (zh) * | 2018-03-02 | 2018-09-04 | 昆山国显光电有限公司 | 一种像素电路、有机电致发光面板及显示装置 |
CN109830208A (zh) * | 2019-03-28 | 2019-05-31 | 厦门天马微电子有限公司 | 像素电路及其驱动方法、显示面板和显示装置 |
CN110047437A (zh) * | 2019-05-16 | 2019-07-23 | 昆山国显光电有限公司 | 一种像素电路、显示面板和显示面板的驱动方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112233621A (zh) * | 2020-10-10 | 2021-01-15 | Oppo广东移动通信有限公司 | 一种像素驱动电路、显示面板及电子设备 |
WO2022094738A1 (zh) * | 2020-11-03 | 2022-05-12 | 京东方科技集团股份有限公司 | 像素电路及驱动方法、显示面板、显示装置 |
TWI779845B (zh) * | 2020-11-03 | 2022-10-01 | 中國商京東方科技集團股份有限公司 | 畫素電路及驅動方法、顯示面板、顯示裝置 |
CN112509518A (zh) * | 2020-11-27 | 2021-03-16 | 合肥维信诺科技有限公司 | 像素电路及其驱动方法、显示面板 |
CN112908245A (zh) * | 2021-02-24 | 2021-06-04 | 昆山国显光电有限公司 | 像素电路及其驱动方法、显示面板 |
CN113450715A (zh) * | 2021-06-25 | 2021-09-28 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN114882837A (zh) * | 2022-04-26 | 2022-08-09 | Oppo广东移动通信有限公司 | 像素驱动电路、控制方法、显示屏及显示设备 |
CN114974110A (zh) * | 2022-04-26 | 2022-08-30 | Oppo广东移动通信有限公司 | 像素驱动电路、控制方法、显示屏及显示设备 |
CN114882837B (zh) * | 2022-04-26 | 2023-09-08 | Oppo广东移动通信有限公司 | 像素驱动电路、控制方法、显示屏及显示设备 |
WO2023225931A1 (zh) * | 2022-05-26 | 2023-11-30 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
WO2024124692A1 (zh) * | 2022-12-12 | 2024-06-20 | 上海和辉光电股份有限公司 | 像素驱动电路、显示面板以及像素驱动电路的驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111710299B (zh) | 一种显示面板、其驱动方法及显示装置 | |
US11881164B2 (en) | Pixel circuit and driving method thereof, and display panel | |
CN111354314A (zh) | 像素电路、像素电路的驱动方法和显示面板 | |
US20240119897A1 (en) | Pixel Circuit and Driving Method Therefor and Display Panel | |
US11107411B1 (en) | Pixel driving circuit,with two display modes driving method thereof, and display device | |
US11620942B2 (en) | Pixel circuit, driving method thereof and display device | |
WO2021190077A1 (zh) | 像素电路、显示面板和像素电路的驱动方法 | |
CN113838419B (zh) | 像素电路及其驱动方法、显示面板 | |
CN110176213A (zh) | 像素电路及其驱动方法、显示面板 | |
CN106991968B (zh) | 像素补偿电路及补偿方法、显示装置 | |
CN109801592B (zh) | 像素电路及其驱动方法、显示基板 | |
CN111445858A (zh) | 像素电路及其驱动方法、显示装置 | |
CN111462694A (zh) | 像素电路及其驱动方法、显示面板 | |
CN113299230A (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
CN113112961A (zh) | 显示驱动电路及显示驱动电路的驱动方法 | |
CN110010076B (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
CN113593481B (zh) | 显示面板及其驱动方法 | |
CN112289269A (zh) | 一种像素电路及其控制方法和显示面板 | |
CN111968581B (zh) | 像素电路的驱动方法 | |
CN111243515A (zh) | 像素电路、显示面板和像素电路的驱动方法 | |
CN114023267A (zh) | 显示面板及其驱动方法和显示装置 | |
GB2620507A (en) | Pixel circuit and driving method therefor and display panel | |
JP7090412B2 (ja) | 画素回路、表示装置、画素回路の駆動方法および電子機器 | |
JPWO2019159651A1 (ja) | 画素回路、表示装置、画素回路の駆動方法および電子機器 | |
CN114023263A (zh) | 像素电路、像素电路的驱动方法和显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |