CN109979989B - 垂直双极晶体管 - Google Patents

垂直双极晶体管 Download PDF

Info

Publication number
CN109979989B
CN109979989B CN201811612378.1A CN201811612378A CN109979989B CN 109979989 B CN109979989 B CN 109979989B CN 201811612378 A CN201811612378 A CN 201811612378A CN 109979989 B CN109979989 B CN 109979989B
Authority
CN
China
Prior art keywords
region
sub
well
fin
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811612378.1A
Other languages
English (en)
Other versions
CN109979989A (zh
Inventor
姜明吉
徐康一
朴容喜
白尚训
千健龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109979989A publication Critical patent/CN109979989A/zh
Application granted granted Critical
Publication of CN109979989B publication Critical patent/CN109979989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

可以提供一种垂直双极晶体管，所述垂直双极晶体管包括：基底，包括第一导电类型的第一阱和与第一导电类型不同的第二导电类型的第二阱，第一阱与第二阱邻接；第一鳍，从第一阱延伸；第二鳍，从第一阱延伸；第三鳍，从第二阱延伸；第一导电区，位于第一鳍上，具有第二导电类型并且被构造为用作所述垂直双极晶体管的发射极；第二导电区，位于第二鳍上，具有第一导电类型并且被构造为用作所述垂直双极晶体管的基极；以及第三导电区，位于第三鳍上，具有第二导电类型并且被构造为用作所述垂直双极晶体管的集电极。

Description

垂直双极晶体管
本申请要求于2017年12月27日在美国专利及商标局提交的第62/610,625号美国临时专利申请的优先权和于2018年10月4日在美国专利及商标局提交的第16/151,511号美国专利申请的优先权以及从所述美国临时专利申请和所述美国专利申请获得的全部权益，所述美国临时专利申请和所述美国专利申请的内容通过引用全部包含于此。
技术领域
这里公开的发明构思的一些示例实施例涉及垂直双极晶体管，更具体地，涉及与垂直场效应晶体管制造工艺兼容的垂直双极晶体管。
背景技术
由于例如垂直场效应晶体管(VTFET)的改善的可缩放性和相对较低的中段工艺(MOL)电容，已经广泛研究了VTFET作为鳍式场效应晶体管(FinFET)的理想的替代物。然而，就例如应变工程、变化控制和对功率器件的应用而言，VTFET仍有许多问题待解决。
因为VTFET沿垂直方向限定沟道，所以通常使用额外的工艺步骤来提供垂直双极晶体管。因此，需要相对简单结构的双极晶体管，可以在不引入额外的工艺步骤的情况下制造双极晶体管。
发明内容
发明构思的一些示例实施例提供了垂直双极晶体管。
发明构思的一些示例实施例提供了垂直双极晶体管，其可在形成垂直场效应晶体管的同时制造而无需引入额外的工艺步骤。
根据发明构思的示例实施例，一种垂直双极晶体管可以包括：基底，包括第一导电类型的第一阱和第二导电类型的第二阱，第二导电类型与第一导电类型不同，第一阱与第二阱邻接；第一鳍，从第一阱延伸，第一鳍包括位于其顶部的第一导电区，第一导电区具有第二导电类型并且被构造为用作所述垂直双极晶体管的发射极；第二鳍，从第一阱延伸并与第一鳍间隔开，第二鳍包括位于其顶部的第二导电区，第二导电区具有第一导电类型并且被构造为用作所述垂直双极晶体管的基极；以及第三鳍，从第二阱延伸，第三鳍包括位于其顶部的第三导电区，第三导电区具有第二导电类型并且被构造为用作所述垂直双极晶体管的集电极。
根据发明构思的示例实施例，一种垂直双极晶体管可以包括：基底，包括第一导电类型的第一阱和第二导电类型的第二阱，第二导电类型与第一导电类型不同，第一阱与第二阱邻接；第一导电区，位于第一阱中，第一导电区具有第二导电类型，第一导电区被构造为用作所述垂直双极晶体管的发射极；第一鳍，从基底的第一阱延伸，第一鳍与第一导电区横向地间隔开，第一鳍包括位于其顶部的第二导电区，第二导电区具有第一导电类型；第二鳍，从基底的第二阱延伸，第二鳍包括位于其顶部的第三导电区，第三导电区具有第二导电类型；至少一个子基极区，位于第一阱中，所述至少一个子基极区具有第一导电类型，所述至少一个子基极区关于第一鳍对齐并且与第一导电区横向地间隔开，第二导电区和所述至少一个子基极区共同被构造为用作所述垂直双极晶体管的基极；以及至少一个子集电极区，位于第二阱中，所述至少一个子集电极区具有第二导电类型，所述至少一个子集电极区关于第二鳍对齐并且与所述至少一个子基极区横向地间隔开，第三导电区和所述至少一个子集电极区共同被构造为用作所述垂直双极晶体管的集电极。
根据发明构思的示例实施例，一种垂直双极晶体管可以包括：第一鳍和第二鳍，从基底的第一阱延伸，第一阱具有第一导电类型，第一鳍和第二鳍彼此间隔开，第一鳍包括位于其顶部的具有第二导电类型的第一导电区，第二鳍包括位于其顶部的具有第一导电类型的第二导电区，第一导电类型和第二导电类型彼此相反；第三鳍，从基底的第二阱延伸，第二阱具有第二导电类型，第二阱与第一阱邻接，第三鳍包括位于其顶部的具有第二导电类型的第三导电区；所述垂直双极晶体管的发射极区，包括第一导电区和至少一个子发射极区，所述至少一个子发射极区位于第一阱中并且具有第二导电类型，所述至少一个子发射极区关于第一鳍横向地对齐，第一导电区和所述至少一个子发射极区共同被构造为用作所述垂直双极晶体管的发射极；所述垂直双极晶体管的基极区，包括第二导电区和至少一个子基极区，所述至少一个子基极区位于第一阱中并且具有第一导电类型，所述至少一个子基极区关于第二鳍横向地对齐，第二导电区和所述至少一个子基极区共同被构造为用作所述垂直双极晶体管的基极；以及所述垂直双极晶体管的集电极区，包括第三导电区和至少一个子集电极区，所述至少一个子集电极区位于第二阱中并且具有第二导电类型，所述至少一个子集电极区关于第三鳍横向地对齐，第三导电区和所述至少一个子集电极区共同被构造为用作所述垂直双极晶体管的集电极。
附图说明
通过参照附图详细描述发明构思的示例实施例，发明构思的上述和其它目的、特征和效果对于本领域普通技术人员将变得更加明显，在附图中：
图1示出了根据示例实施例的包括发射极E、基极B和集电极C的垂直双极晶体管的概念性平面图；
图2是根据发明构思的示例实施例的沿图1的线II-II'截取的垂直PNP双极晶体管的剖视图；
图3是根据发明构思的示例实施例的沿图1的线II-II'截取的垂直PNP双极晶体管的剖视图；
图4是根据发明构思的示例实施例的沿图1的线II-II'截取的垂直PNP双极晶体管的剖视图；
图5是示出根据发明构思的示例实施例的用于在形成垂直场效应晶体管(VTFET)的同时形成图3中示出的垂直PNP双极晶体管的操作的流程图；
图6、图7、图8、图9、图10、图11A、图12A、图13A、图14A、图15A、图16A、图17A和图18A是示出根据发明构思的示例实施例的形成VTFET的方法的剖视图；以及
图11B、图12B、图13B、图14B、图15B、图16B、图17B和图18B是示出根据发明构思的示例实施例的在形成如图11A、图12A、图13A、图14A、图15A、图16A、图17A和图18A中所示的VTFET的同时形成图3中示出的垂直PNP双极晶体管的方法的剖视图。
具体实施方式
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或中间层。相比之下，当元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。
如这里所使用的，术语“和/或”包括一个或更多个相关所列项的任意和全部组合。诸如“中的至少一个(种/者)”的表述在位于一列元件之后时，修饰整列元件而不修饰该列中的个别元件。因此，例如，“A、B和C中的至少一个(种/者)”和“A、B和/或C”都表示A、B、C或其任意组合。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于形式化的含义来解释，除非在这里明确地如此定义。
在下文中，将参照附图解释本发明构思的一些示例实施例。将使用垂直PNP双极晶体管作为示例描述本发明构思。然而，示例实施例不限于此。因此，也可以根据本发明构思获得垂直NPN双极晶体管。
图1示出了根据示例实施例的包括发射极E、基极B和集电极C的垂直双极晶体管100的概念性平面图。垂直双极晶体管100可以包括位于发射极E与基极B之间的第一隔离区170a和位于基极B与集电极C之间的第二隔离区170b。
如果通过平面工艺形成这种双极晶体管，则该双极晶体管可以在设置在发射极E与基极B之间的结处和基极B与集电极C之间的结处具有相对好的结特性。然而，形成这种平面双极晶体管的方法会与形成垂直(例如，三维)场效应晶体管(例如，VTFET)的方法不兼容，因此会需要额外的工艺。
图2是根据发明构思的示例实施例的沿图1的线II-II'截取的垂直PNP双极晶体管200的剖视图。
参照图2，半导体基底210可以是掺杂有p型杂质的半导体基底。在下文中，半导体基底210和p型基底(P-sub，作为示例)在整个公开内容中将可互换地使用。半导体基底210可以是体硅晶圆的一部分。半导体基底210可以是绝缘体上硅(SOI)晶圆的硅部分。半导体基底210可以包括除硅之外的材料，包括但不限于Ge、SiGe、SiC、GeP、GeN、InGaAs、GaAs、InSb、InAs、GaSb和InP。半导体基底210可以指在基体基底上外延生长的半导体层。
p型基底210可以设置有n阱区(NW)220和与n阱区220相邻的p阱区(PW)230。p型基底210可以设置有多个鳍，所述多个鳍包括：第一鳍240、第二鳍250和第三鳍260(统称为鳍)。第一鳍240和第二鳍250可以从n阱区220突出，并且可以彼此间隔开。第三鳍260可以从p阱区230突出。
在一些示例实施例中，可以通过相对于半导体基底210执行光刻工艺和蚀刻工艺来形成第一鳍240、第二鳍250和第三鳍260。在一些其它示例实施例中，可以通过在半导体基底210的选择区域上外延生长半导体层来形成第一鳍240、第二鳍250和第三鳍260。
第一隔离区270a可以设置在半导体基底210的n阱区220中，并且横向地设置在第一鳍240与第二鳍250之间。第一隔离区270a可以在n阱区220内延伸到一定深度，但不会到达n阱区220的底部。
第二隔离区270b可以设置在n阱区220与p阱区230之间的边界中并位于该边界处，并且横向地设置在第二鳍250与第三鳍260之间。第二隔离区270b可以延伸到一定深度，从而不到达n阱区220的底部。第二隔离区270b可以延伸到一定深度，从而不到达p阱区230的底部。第二隔离区270b可以延伸到一定深度，从而不到达n阱区220的底部和p阱区230的底部。
在一些示例实施例中，第一隔离区270a和第二隔离区270b可以延伸到比n阱区220的深度和p阱区230的深度浅的深度。第一隔离区270a和第二隔离区270b可以由绝缘材料形成或包括绝缘材料。第一隔离区270a和第二隔离区270b的形成可以包括在半导体基底210中形成沟槽以及用绝缘材料填充沟槽。
图2示出了示例垂直PNP双极晶体管，其中，第二隔离区270b延伸到比n阱区220的深度和p阱区230的深度中的每个浅的深度。然而，发明构思的示例实施例不限于此。根据一些示例实施例，第二隔离区270b可以延伸到一定深度，所述深度比n阱区220的深度和p阱区230的深度中的至少一个深。
图2示出了示例垂直PNP双极晶体管，其中，设置了第一隔离区270a和第二隔离区270b两者。然而，本发明构思的示例实施例不限于此。在一些示例实施例中，可以仅设置第一隔离区270a和第二隔离区270b中的一个，或者可以都不设置第一隔离区270a和第二隔离区270b。
参照图2，第一鳍240可以包括第一n掺杂区240a和位于第一n掺杂区240a上的第一p+掺杂区(P+)240b。第一p+掺杂区240b可以具有比p型基底210和p阱区230高的掺杂浓度，并且可以用作PNP双极晶体管200的发射极E。第二鳍250可以包括第二n掺杂区250a和位于第二n掺杂区250a上的n+掺杂区(N+)250b。n+掺杂区250b可以具有比n阱区220高的掺杂浓度，并且可以用作PNP双极晶体管200的基极B。第三鳍260可以包括p掺杂区260a和位于p掺杂区260a上的第二p+掺杂区260b。第二p+掺杂区260b可以具有比p阱区230和p型基底210高的掺杂浓度，并且可以用作PNP双极晶体管200的集电极C。第一p+掺杂区240b的杂质浓度可以具有与第二p+掺杂区260b相同或相似的杂质浓度。可以同时形成第一p+掺杂区240b和第二p+掺杂区260b。
在一些示例实施例中，可以通过图案化半导体基底210来形成第一鳍240、第二鳍250和第三鳍260。因此，第一鳍240、第二鳍250和第三鳍260可以分别具有与阱区220和230的杂质类型和杂质浓度相同或相似的杂质类型和杂质浓度。此外，可以通过用例如硼B掺杂第一鳍240的顶部来形成第一p+掺杂区240b，可以通过用例如磷P掺杂第二鳍250的顶部来形成n+掺杂区250b，可以通过用例如硼B掺杂第三鳍260的顶部来形成第二p+掺杂区260b。
根据一些其它示例实施例，可以通过图案化半导体基底210来形成第一n掺杂区240a、第二n掺杂区250a和p掺杂区260a。因此，第一n掺杂区240a、第二n掺杂区250a和p掺杂区260a可以分别具有与阱区220和230的杂质类型和杂质浓度相同或相似的杂质类型和杂质浓度。然而，本发明构思的示例实施例可以不限于此。在一些示例实施例中，可以分别调整第一n掺杂区240a、第二n掺杂区250a和p掺杂区260a的杂质类型和杂质浓度。
根据一些其它示例实施例，可以通过使用外延生长工艺来形成第一n掺杂区240a、第二n掺杂区250a和p掺杂区260a。可以在第一n掺杂区240a上外延生长第一p+掺杂区240b，可以在第二n掺杂区250a上外延生长n+掺杂区250b，可以在p掺杂区260a上外延生长第二p+掺杂区260b。此外，可以通过用硼B分别对第一n掺杂区240a和p掺杂区260a执行原位外延生长工艺来形成第一p+掺杂区240b和第二p+掺杂区260b。可以通过用磷P或砷As对第二n掺杂区250a执行原位外延生长工艺来形成n+掺杂区250b。可以同时形成第一p+掺杂区240b和第二p+掺杂区260b。
根据前述示例实施例，垂直PNP双极晶体管200的发射极E和基极B之间的结(可选择地，称为E-B结)设置在第一鳍240的中间(例如，在第一n掺杂区240a与第一p+掺杂区240b的边界处)。换言之，垂直PNP双极晶体管200的发射极E和基极B之间的结未设置在半导体基底210(例如，n阱区220)中。
图3是根据发明构思的示例实施例的沿图1中的线II-II'截取的垂直PNP双极晶体管300的剖视图。
除了半导体基底310中设置的附加的子发射极区、子基极区和子集电极区之外，图3中示出的垂直PNP双极晶体管300具有与图2中示出的垂直PNP双极晶体管200相同的结构。为了描述简洁，可以通过相似或相同的附图标记来表示之前描述的元件，而不重复其重复的描述。
参照图3，第一鳍340可以包括第一n掺杂区340a和位于第一n掺杂区340a上的第一p+掺杂区340b。第一p+掺杂区340b可以具有比p型基底310和p阱区330高的掺杂浓度。在此示例实施例中，可以在n阱区320中相对于第一鳍340以自对齐的方式附加形成第一子发射极区342和第二子发射极区344。第一子发射极区342和第二子发射极区344可掺杂有p型杂质并具有堪比第一p+掺杂区340b的掺杂浓度的掺杂浓度。第一p+掺杂区340b以及第一子发射极区342和第二子发射极区344可以共同用作垂直PNP双极晶体管300的发射极E。可以通过将第一鳍340用作掩模执行离子注入工艺来形成第一子发射极区342和第二子发射极区344。然而，本发明构思的示例实施例不限于此。在一些示例实施例中，可以通过使半导体基底310凹进并在其中用适当的杂质(例如，掺杂剂)外延生长半导体结构来形成第一子发射极区342和第二子发射极区344。
参照图3，第二鳍350可以包括第二n掺杂区350a和位于第二n掺杂区350a上的n+掺杂区350b。n+掺杂区350b可以具有比n阱区320高的掺杂浓度。在此示例实施例中，可以在n阱区320中相对于第二鳍350以自对齐的方式附加形成第一子基极区352和第二子基极区354。第一子基极区352和第二子基极区354可以掺杂有n型杂质，并且具有堪比n+掺杂区350b的掺杂浓度的掺杂浓度。n+掺杂区350b以及第一子基极区352和第二子基极区354可以共同用作垂直PNP双极晶体管300的基极B。可以通过使用热扩散工艺或者通过将第二鳍350用作掩模执行离子注入工艺来形成第一子基极区352和第二子基极区354。然而，本发明构思的示例实施例不限于此。在一些示例实施例中，可以通过使半导体基底310凹进并在其中用适当的杂质(例如，掺杂剂)外延生长半导体结构来形成第一子基极区352和第二子基极区354。
参照图3，第三鳍360可以包括p掺杂区360a和位于p掺杂区360a上的第二p+掺杂区360b。第二p+掺杂区360b可以具有比p型基底310和p阱区330高的掺杂浓度。在此示例实施例中，可以在p阱区330中相对于第三鳍360以自对齐的方式附加形成第一子集电极区362和第二子集电极区364。第一子集电极区362和第二子集电极区364可以掺杂有p型杂质，并且具有堪比第二p+掺杂区360b的掺杂浓度的掺杂浓度。第二p+掺杂区360b以及第一子集电极区362和第二子集电极区364可以共同用作垂直PNP双极晶体管300的集电极C。第二p+掺杂区360b以及第一子集电极区362和第二子集电极区364的杂质浓度可以与第一p+掺杂区340b以及第一子发射极区342和第二子发射极区344的杂质浓度相同或相似。
可以通过将第一鳍340用作掩模执行离子注入工艺来形成第一子发射极区342和第二子发射极区344。可以通过将第二鳍350用作掩模执行离子注入工艺来形成第一子基极区352和第二子基极区354。可以通过将第三鳍360用作掩模使用离子注入工艺来形成第一子集电极区362和第二子集电极区364。然而，本发明构思的示例实施例不限于此。在一些示例实施例中，可以通过使半导体基底310凹进并在其中用适当的杂质(例如，掺杂剂)外延生长半导体结构来形成第一子发射极区342和第二子发射极区344、第一子基极区352和第二子基极区354以及第一子集电极区362和第二子集电极区364。
在一些示例实施例中，第一p+掺杂区340b可以与第一子发射极区342和第二子发射极区344分开设置，n+掺杂区350b可以与第一子基极区352和第二子基极区354分开设置，第二p+掺杂区360b可以与第一子集电极区362和第二子集电极区364分开设置。例如，可以通过使用离子注入工艺形成第一子发射极区342和第二子发射极区344并可以通过使用外延生长工艺形成第一p+掺杂区340b，可以通过使用离子注入工艺形成第一子基极区352和第二子基极区354并可以通过使用外延生长工艺形成n+掺杂区350b，可以通过使用离子注入工艺形成第一子集电极区362和第二子集电极区364并可以通过使用外延生长工艺形成第二p+掺杂区360b。
与图2相似，图3示出了示例垂直PNP双极晶体管，其中，设置了第一隔离区370a和第二隔离区370b。然而，本发明构思的示例实施例不限于此。在一些示例实施例中，可以仅设置第一隔离区370a和第二隔离区370b中的一个，或者可以都不设置第一隔离区370a和第二隔离区370b。例如，第二子发射极区344和第一子基极区352可以彼此间隔开一距离。相似地，第二子基极区354和第一子集电极区362可以彼此间隔开一距离。
此外，图3示出了示例垂直PNP双极晶体管，其中，用于发射极E的至少一个子发射极区包括第一子发射极区342和第二子发射极区344。然而，本发明构思的示例实施例不限于此。在一些示例实施例中，可以仅设置第一子发射极区342和第二子发射极区344中的一个。同样地，可以仅设置第一子基极区352和第二子基极区354中的一个，并且/或者可以仅设置第一子集电极区362和第二子集电极区364中的一个。
根据此示例实施例，垂直PNP双极晶体管300的发射极E和基极B之间的结(可选择地，称为E-B结)设置在第一鳍340的中间(例如，在第一n掺杂区340a与第一p+掺杂区340b的边界处)以及n阱区320中。因此，与如图2中所示的垂直PNP双极晶体管200的E-B结相比，如图3中所示的垂直PNP双极晶体管300的E-B结可以提供更稳定的电特性。
图4是根据发明构思的示例实施例的沿图1的线II-II'截取的垂直PNP双极晶体管400的剖视图。除了在设置发射极E的区中不设置鳍且第一p+掺杂区442可以设置在n阱区420中并用作发射极E之外，图4中示出的垂直PNP双极晶体管300具有与图3中示出的垂直PNP双极晶体管300相同的结构。为了描述简洁，可以通过相似或相同的附图标记来表示之前描述的元件，而不重复其重复的描述。
可以通过使用例如离子注入工艺形成第一p+掺杂区442。例如，可以在同一工艺步骤中同时形成第一p+掺杂区442、第二p+掺杂区460b以及第一子集电极区462和第二子集电极区464。在一些示例实施例中，可以通过使半导体基底410凹进并在其中用p型杂质(例如，硼B)外延生长半导体结构来形成第一p+掺杂区442。
在一些示例实施例中，可以在同一工艺中同时形成第一p+掺杂区442以及第一子集电极区462和第二子集电极区464，并且可以在不同的工艺中单独形成第二p+掺杂区460b。例如，可以通过在p掺杂区460a上利用单独的外延生长工艺来形成第二p+掺杂区460b。
与图2和图3相似，图4示出了示例垂直PNP双极晶体管400，其中，设置了第一隔离区470a和第二隔离区470b。然而，本发明构思的示例实施例不限于此。在一些示例实施例中，可以仅设置第一隔离区470a和第二隔离区470b中的一个，或者可以都不设置第一隔离区470a和第二隔离区470b。例如，第一p+掺杂区442和第一子基极区452可以被第一隔离区470a横向地分开。相似地，第二基极区454和第一子集电极区462可以被第二隔离区470b横向地分开。
图4示出了示例垂直PNP双极晶体管，其中，用于基极B的至少一个子基极区包括第一子基极区452和第二子基极区454。然而，本发明构思的示例实施例不限于此。在一些示例实施例中，可以仅设置子基极区452和454中的一个。同样地，可以仅设置子集电极区462和464中的一个。在一些示例实施例中，可以设置多于两个子基极区。
根据此示例实施例，垂直PNP双极晶体管400的发射极E和基极B之间的E-B结设置在n阱区420中。因此，与如图2中所示的垂直PNP双极晶体管200的E-B结和如图3中所示的垂直PNP双极晶体管300的E-B结相比，如图4中所示的垂直PNP双极晶体管400的E-B结可以提供相对稳定的电特性。
图5是示出根据发明构思的示例实施例的用于在形成垂直场效应晶体管(VTFET)的同时形成图3中示出的垂直PNP双极晶体管的操作的流程图。
参照图5，在操作S10中，可以在半导体基底上形成多个n阱区和多个p阱区。在一些示例实施例中，(1)可以由第一阻挡层图案覆盖第一选择区域，可以使未被第一阻挡层图案覆盖的区域经历p型离子注入以形成多个p阱区，随后(2)可以由第二阻挡层图案覆盖第二选择区域，可以使未被第二阻挡层图案覆盖的区域经历n型离子注入以形成多个n阱区。
在操作S20中，可以在其上已经形成有多个n阱区和多个p阱区的半导体基底上形成多个硬掩模图案。然后，可以使用多个硬掩模图案来蚀刻半导体基底以形成从半导体基底突出的多个鳍。在一些示例实施例中，可以通过使用外延生长在半导体基底上选择性地生长多个鳍而非蚀刻半导体基底。在此操作中，可以在此操作期间同时形成用于垂直双极晶体管的多个鳍和用于VTFET的多个鳍。
在操作S30中，可以在其上已经形成有多个鳍的半导体基底上共形地形成第一绝缘层，其中，所述多个鳍具有位于其上的多个硬掩模图案中的相应的硬掩模图案，并且可以回蚀第一绝缘层以留下多个绝缘侧壁。第一绝缘层可以包括氮化硅。
在操作S40中，可以使用多个硬掩模图案和多个绝缘侧壁作为掩模来蚀刻半导体基底以形成多个凹进。然而，本发明构思的示例实施例不限于此。根据本发明构思的一些示例实施例，可以跳过此操作，因此可以不形成多个凹进。
在操作S50中，可以通过分别在多个凹进中的相应的凹进中外延生长多个n+掺杂的底部源极/漏极(S/D)区和多个p+掺杂的底部S/D区来形成用于VTFET的多个底部S/D区。然而，本发明构思的示例实施例不限于此。根据本发明构思的一些示例实施例，例如，在跳过操作S40的情况下，可以通过使用离子注入工艺形成多个n+掺杂的底部S/D区和多个p+掺杂的底部S/D区。在此操作期间，可以同时形成用于垂直双极晶体管的多个子发射极区、多个子基极区和多个子集电极区。
在操作S60中，可以在半导体基底中设置多个隔离区以在它们之间限定多个有源区。在一些示例实施例中，可以使用浅沟槽隔离(STI)技术形成隔离区。
在操作S70中，可以在半导体基底上形成第二绝缘层。然后，在操作S80中，可以回蚀第二绝缘层以留下剩余结构以用作多个底部间隔物，并且暴露多个鳍的侧表面。第二绝缘层可以包括氮化硅。
在操作S90中，可以分别在多个鳍的侧表面周围形成多个金属栅极结构。在一些示例实施例中，多个金属栅极结构中的每个可以包括栅极绝缘层、功函数金属层和覆盖金属层。
在操作S100中，可以形成氧化物层，使得氧化物层的顶表面位于多个硬掩模图案的顶表面上方，然后可以回蚀氧化物层。通过选择多个硬掩模图案和氧化物层彼此不具有蚀刻选择性，可以在回蚀氧化物层的同时去除多个硬掩模图案。因此，可以暴露多个鳍中的每个的顶表面。
在操作S110中，可以通过分别在多个鳍中的相应的鳍上外延生长多个n+掺杂的顶部源极/漏极(S/D)区和多个p+掺杂的顶部S/D区来形成用于VTFET的多个顶部S/D区。然而，本发明构思的示例实施例不限于此。根据本发明构思的一些示例实施例，例如，可以通过使用离子注入工艺来形成多个n+掺杂的顶部S/D区和多个p+掺杂的顶部S/D区。在此操作期间，可以同时形成用于垂直双极晶体管的多个p+掺杂区和n+掺杂区。
如上参照图5所述，根据本发明构思的一些示例实施例，可以使用用于形成VTFET的工艺(或可选择地，操作)来实现垂直双极晶体管。因此，用于形成VTFET的工艺可用于形成垂直双极晶体管而无需额外的工艺。
在下文中，将参照图6、图7、图8、图9、图10、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B、图18A和图18B详细说明图5的操作S10至S110。
图6、图7、图8、图9、图10、图11A、图12A、图13A、图14A、图15A、图16A、图17A和图18A是示出根据发明构思的示例实施例的形成VTFET的方法的剖视图。图11B、图12B、图13B、图14B、图15B、图16B、图17B和图18B是示出根据发明构思的示例实施例的在形成如图11A、图12A、图13A、图14A、图15A、图16A、图17A和图18A中所示的VTFET的同时形成图3中示出的垂直PNP双极晶体管的方法的剖视图。
参照图6，可以在半导体基底610上形成n阱区620和p阱区630。可以通过用第一阻挡层图案BLK1覆盖非n阱区，并且将第一阻挡层图案BLK1用作注入掩模注入n型杂质(例如，磷P)来形成n阱区620。可以通过用第二阻挡层图案BLK2覆盖非p阱区并将第二阻挡层图案BLK2用作注入掩模注入p型杂质(例如，硼B)来形成p阱区630。可以在半导体基底610上形成硬掩模层HM以在使用离子注入工艺引入n型和p型杂质的同时减少或防止半导体基底610上的缺陷。硬掩模层HM可以包括稠密的氧化硅材料。图6可以对应于图5的操作S10。
参照图7，可以对硬掩模层HM进行蚀刻以形成多个硬掩模图案HM'。此外，使用多个硬掩模图案HM'，可以蚀刻半导体基底610以形成从半导体基底610突出的多个鳍700。在此操作中，可以在此操作期间同时形成多个鳍中的用于垂直双极晶体管的第一子组和多个鳍中的用于VTFET的第二子组。图7可以对应于图5的操作S20。
在一些示例实施例中，可以通过使用外延生长在半导体基底610上选择性地生长多个鳍700而非蚀刻半导体基底610。
参照图8，可以在其上已经形成有多个鳍700的半导体基底610上共形地形成第一绝缘层680，其中，所述多个鳍700具有位于其上的多个硬掩模图案HM'中的相应的硬掩模图案HM'。第一绝缘层680可以包括氮化硅。
然后，如图9中所示，可以回蚀第一绝缘层680以留下多个绝缘侧壁680'。可以通过使用反应离子蚀刻来回蚀第一绝缘层680。图8和图9可以对应于图5的操作S30。
参照图10，可以使用多个硬掩模图案HM'和多个绝缘侧壁680'作为掩模来蚀刻半导体基底610以形成多个凹进R。然而，本发明构思的示例实施例不限于此。根据本发明构思的一些示例实施例，可以跳过此操作，因此可以不形成多个凹进。图10对应于图5的操作S40。可以通过使用反应离子蚀刻将半导体基底610去除到一定深度来形成多个凹进R，其中，与多个硬掩模图案HM'和多个绝缘侧壁680'相比，反应离子蚀刻相对于半导体基底610具有高选择性。图10可以对应于图5的操作S40。
参照图11A，可以通过分别在多个凹进R中的相应的凹进R中外延生长多个n+掺杂的底部源极/漏极(S/D)区752和多个p+掺杂的底部S/D区742来形成用于VTFET的多个底部S/D区742和752。如图11B中所示，可以在此操作期间同时形成用于垂直双极晶体管的多个子发射极区642和644、多个子基极区652和654以及多个子集电极区662和664。图11A和图11B可以对应于图5的操作S50。
根据本发明构思的一些示例实施例，可以不形成多个凹进R。在这种情况下，可以通过使用离子注入工艺形成多个n+掺杂的底部S/D区752和多个p+掺杂的底部S/D区742。多个n+掺杂的底部S/D区752中的每个可以用作NMOS VTFET的源极和漏极中的一个，多个p+掺杂的底部S/D区742可以用作PMOS VTFET的源极和漏极中的一个。
也可以使用离子注入工艺同时形成用于垂直双极晶体管的多个子发射极区642和644、多个子基极区652和654以及多个子集电极区662和664。在PNP垂直双极晶体管的示例中，多个子发射极区642和644可以是p+掺杂区，多个子基极区652和654可以是n+掺杂区，多个子集电极区662和664可以是p+掺杂区。
参照图12A和图12B，可以在半导体基底中设置多个隔离区770、670a和670b以在其间限定多个有源区。在一些示例实施例中，可以使用浅沟槽隔离(STI)技术形成多个隔离区770、670a和670b。图12A和图12B可以对应于图5的操作S60。
参照图13A和图13B，可以在半导体基底610上形成第二绝缘层690。第二绝缘层690可以包括氮化硅。第二绝缘层690可以对多个硬掩模图案HM'具有高蚀刻选择性。第二绝缘层690可以相对于多个绝缘侧壁680'具有相同或相似的蚀刻特性。第二绝缘层690可以包括氮化硅。多个绝缘侧壁680'和第二绝缘层690可以包括氮化硅。图13A和图13B可以对应于图5的操作S70。
然后，如图14A和图14B中所示，可以回蚀第二绝缘层690以留下剩余结构690'以用作多个底部间隔物，并且暴露多个鳍700的侧表面。可以使用反应离子蚀刻工艺蚀刻第二绝缘层690。图14A和图14B可以对应于图5的操作S80。
参照图15A和图15B，可以分别在多个鳍700的侧表面周围形成多个金属栅极结构780。多个金属栅极结构780中的每个可以包括栅极绝缘层780a、功函数金属层780b和覆盖金属层780c。图15A和图15B可以对应于图5的操作S90。
为了描述简洁，未详细描述用于形成多个金属栅极结构780的工艺。
栅极绝缘层780a可以包括高k材料。
可以在栅极绝缘层780a上形成功函数金属层780b。用于VTFET的功函数金属层780b的功函数可以基于材料特性以及功函数金属层780b的厚度来确定。在一些示例实施例中，功函数金属层可以被实现为根据位置而具有不同的厚度。功函数金属层可以包括TiN。
随后可以在功函数金属层780b上形成覆盖金属层780c。覆盖金属层780c可以包括TiC、TiAlC和TiAl中的至少一种。
参照图16A和图16B，可以形成氧化物层790，使得多个硬掩模图案HM'的顶表面被氧化物层790覆盖。为了简单起见，将氧化物层790示出为具有平顶表面。然而，本发明构思的示例实施例不限于此。根据本发明构思的一些示例实施例，氧化物层790的顶表面可以不是平坦的，并且遵循下面的半导体基底610上的半导体结构的拓扑。
然后，如图17A和图17B中所示，可以回蚀氧化物层790，直到完全去除多个硬掩模图案HM'。通过选择多个硬掩模图案HM'和氧化物层790彼此不具有蚀刻选择性，可以在回蚀氧化物层790的同时去除多个硬掩模图案HM'。因此，可以暴露多个鳍700中的每个的顶表面。图16A、图16B、图17A和图17B可以对应于图5的操作S100。
参照图18A，可以通过分别在多个鳍中的相应的鳍上外延生长多个n+掺杂的顶部源极/漏极(S/D)区852和多个p+掺杂的顶部S/D区842来形成用于VTFET的多个顶部S/D区842和852。多个n+掺杂的顶部S/D区852中的每个可以用作NMOS VTFET的源极和漏极中的一个，多个p+掺杂的顶部S/D区842可以用作PMOS VTFET的源极和漏极中的一个。然而，本发明构思的示例实施例不限于此。根据本发明构思的一些示例实施例，可以通过使用离子注入工艺来形成用于VTFET的多个顶部源极/漏极(S/D)区842和852。
如图18B中所示，可以在此操作期间同时形成用于例如PNP垂直双极晶体管的第一p+掺杂区640b、n+掺杂区650b和第二p+掺杂区660b。
图18A和图18B可以对应于图5的操作S110。
如上所述参照图5至图10、图11A、图11B、......、图18A和图18B，根据本发明构思的一些示例实施例，可以使用用于形成VTFET的工艺(或可选择地，操作)来实现垂直双极晶体管。因此，用于形成VTFET的工艺可用于形成垂直双极晶体管而无需额外的工艺。
根据一些示例实施例，垂直双极晶体管可以在设置在半导体基底中的阱区中具有(多个)E-B结，从而获得具有相对稳定的电特性的(多个)E-B结。
应理解的是，在这里描述的示例实施例应仅以描述性的含义来理解而不是出于限制的目的。尽管已经具体示出并描述了一些示例实施例，但是本领域普通技术人员将理解的是，在不脱离权利要求的精神和范围的情况下，可以在其中做出形式和细节上的变化。

Claims (20)

1.一种垂直双极晶体管，所述垂直双极晶体管包括：
基底，包括第一导电类型的第一阱和第二导电类型的第二阱，第二导电类型与第一导电类型不同，第一阱与第二阱邻接；
第一鳍，从第一阱延伸，第一鳍包括位于其顶部的第一导电区，第一导电区具有第二导电类型并且被构造为用作所述垂直双极晶体管的发射极；
第二鳍，从第一阱延伸并与第一鳍间隔开，第二鳍包括位于其顶部的第二导电区，第二导电区具有第一导电类型并且被构造为用作所述垂直双极晶体管的基极；
第三鳍，从第二阱延伸，第三鳍包括位于其顶部的第三导电区，第三导电区具有第二导电类型并且被构造为用作所述垂直双极晶体管的集电极；以及
第一子发射极区和第二子发射极区，位于第一阱中且位于第一鳍的两侧，第一子发射极区和第二子发射极区具有第二导电类型，第一子发射极区和第二子发射极区彼此横向地间隔开，并且第一子发射极区和第二子发射极区被构造为与第一导电区一起用作发射极。
2.根据权利要求1所述的垂直双极晶体管，所述垂直双极晶体管还包括：
第一隔离区，位于第一阱中并且横向地位于第一鳍与第二鳍之间，第一隔离区在第一阱中延伸到第一深度，第一深度比第一阱的第二深度浅。
3.根据权利要求2所述的垂直双极晶体管，所述垂直双极晶体管还包括：
第二隔离区，位于第一阱与第二阱之间的边界处并且横向地位于第二鳍与第三鳍之间，第二隔离区延伸到第三深度，第三深度比第一阱的第二深度和第二阱的第四深度中的每个浅。
4.根据权利要求1所述的垂直双极晶体管，所述垂直双极晶体管还包括：
第一隔离区，位于第一阱与第二阱之间的边界处并且横向地位于第二鳍与第三鳍之间，第一隔离区延伸到第一深度，第一深度比第一阱的第二深度和第二阱的第三深度两者浅。
5.根据权利要求1所述的垂直双极晶体管，其中：
第一鳍还包括第四导电区，第四导电区是第一鳍的位于第一导电区下面的部分，第四导电区具有第一导电类型；
第二鳍还包括第五导电区，第五导电区是第二鳍的位于第二导电区下面的部分，第五导电区具有第一导电类型；
第三鳍还包括第六导电区，第六导电区是第三鳍的位于第三导电区下面的部分，第六导电区具有第二导电类型。
6.根据权利要求1所述的垂直双极晶体管，所述垂直双极晶体管还包括下面中的至少一者：
第一子基极区和第二子基极区，位于第一阱中且位于第二鳍的两侧，第一子基极区和第二子基极区具有第一导电类型，第一子基极区和第二子基极区彼此横向地间隔开，并且第一子基极区和第二子基极区被构造为与第二导电区一起用作基极；以及
第一子集电极区和第二子集电极区，位于第二阱中且位于第三鳍的两侧，第一子集电极区和第二子集电极区具有第二导电类型，第一子集电极区和第二子集电极区彼此横向地间隔开，并且第一子集电极区和第二子集电极区被构造为与第三导电区一起用作集电极。
7.根据权利要求1所述的垂直双极晶体管，其中
第二导电区在平面图中具有围绕第一导电区的形状，并且
第三导电区在平面图中具有围绕第二导电区的形状。
8.根据权利要求7所述的垂直双极晶体管，其中，第一导电区在平面图中具有圆盘形状或矩形形状。
9.一种垂直双极晶体管，所述垂直双极晶体管包括：
基底，包括第一导电类型的第一阱和第二导电类型的第二阱，第二导电类型与第一导电类型不同，第一阱与第二阱邻接；
第一导电区，位于第一阱中，第一导电区具有第二导电类型，第一导电区被构造为用作所述垂直双极晶体管的发射极；
第一鳍，从基底的第一阱延伸，第一鳍与第一导电区横向地间隔开，第一鳍包括位于其顶部的第二导电区，第二导电区具有第一导电类型；
第二鳍，从基底的第二阱延伸，第二鳍包括位于其顶部的第三导电区，第三导电区具有第二导电类型；
至少一个子基极区，位于第一阱中，所述至少一个子基极区具有第一导电类型，所述至少一个子基极区关于第一鳍对齐并且与第一导电区横向地间隔开，第二导电区和所述至少一个子基极区共同被构造为用作所述垂直双极晶体管的基极；以及
至少一个子集电极区，位于第二阱中，所述至少一个子集电极区具有第二导电类型，所述至少一个子集电极区关于第二鳍对齐并且与所述至少一个子基极区横向地间隔开，第三导电区和所述至少一个子集电极区共同被构造为用作所述垂直双极晶体管的集电极。
10.根据权利要求9所述的垂直双极晶体管，其中，所述至少一个子基极区包括第一子基极区和第二子基极区，第一子基极区和第二子基极区横向地位于第一鳍的相对侧上。
11.根据权利要求10所述的垂直双极晶体管，所述垂直双极晶体管还包括：
第一隔离区，位于第一阱中并且具有比第一阱的深度浅的深度，第一隔离区位于第一导电区与第一子基极区和第二子基极区中的面对第一导电区的一个之间。
12.根据权利要求10所述的垂直双极晶体管，其中，所述至少一个子集电极区包括第一子集电极区和第二子集电极区，第一子集电极区和第二子集电极区横向地位于第二鳍的相对侧上。
13.根据权利要求12所述的垂直双极晶体管，所述垂直双极晶体管还包括：
第二隔离区，位于第一阱与第二阱之间的边界处并且位于相互面对的(1)第一子基极区和第二子基极区中的一个与(2)第一子集电极区和第二个子集电极区中的一个之间。
14.根据权利要求13所述的垂直双极晶体管，其中，第二隔离区的深度比第一阱的深度和第二阱的深度中的每个浅。
15.根据权利要求9所述的垂直双极晶体管，其中，所述至少一个子集电极区包括横向地位于第二鳍的相对侧上的第一子集电极区和第二子集电极区。
16.一种垂直双极晶体管，所述垂直双极晶体管包括：
第一鳍和第二鳍，从基底的第一阱延伸，第一阱具有第一导电类型，第一鳍和第二鳍彼此间隔开，第一鳍包括位于其顶部的具有第二导电类型的第一导电区，第二鳍包括位于其顶部的具有第一导电类型的第二导电区，第一导电类型和第二导电类型彼此相反；
第三鳍，从基底的第二阱延伸，第二阱具有第二导电类型，第二阱与第一阱邻接，第三鳍包括位于其顶部的具有第二导电类型的第三导电区；
所述垂直双极晶体管的发射极区，包括第一导电区和至少一个子发射极区，所述至少一个子发射极区位于第一阱中并且具有第二导电类型，所述至少一个子发射极区关于第一鳍横向地对齐，第一导电区和所述至少一个子发射极区共同被构造为用作所述垂直双极晶体管的发射极；
所述垂直双极晶体管的基极区，包括第二导电区和至少一个子基极区，所述至少一个子基极区位于第一阱中并且具有第一导电类型，所述至少一个子基极区关于第二鳍横向地对齐，第二导电区和所述至少一个子基极区共同被构造为用作所述垂直双极晶体管的基极；以及
所述垂直双极晶体管的集电极区，包括第三导电区和至少一个子集电极区，所述至少一个子集电极区位于第二阱中并且具有第二导电类型，所述至少一个子集电极区关于第三鳍横向地对齐，第三导电区和所述至少一个子集电极区共同被构造为用作所述垂直双极晶体管的集电极。
17.根据权利要求16所述的垂直双极晶体管，其中
所述至少一个子发射极区包括横向地位于第一鳍的相对侧上的第一子发射极区和第二子发射极区，
所述至少一个子基极区包括横向地位于第二鳍的相对侧上的第一子基极区和第二子基极区，并且
所述至少一个子集电极区包括横向地位于第三鳍的相对侧上的第一子集电极区和第二子集电极区。
18.根据权利要求16所述的垂直双极晶体管，所述垂直双极晶体管还包括：
第一隔离区，位于第一阱中并且横向地位于第一鳍与第二鳍之间，第一隔离区的深度比第一阱的深度浅。
19.根据权利要求18所述的垂直双极晶体管，所述垂直双极晶体管还包括：
第二隔离区，位于第一阱与第二阱之间的边界处并且横向地位于第二鳍与第三鳍之间。
20.根据权利要求19所述的垂直双极晶体管，其中，第二隔离区的深度比第一阱的深度和第二阱的深度中的每个浅。
CN201811612378.1A 2017-12-27 2018-12-27 垂直双极晶体管 Active CN109979989B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762610625P 2017-12-27 2017-12-27
US62/610,625 2017-12-27
US16/151,511 2018-10-04
US16/151,511 US10665702B2 (en) 2017-12-27 2018-10-04 Vertical bipolar transistors

Publications (2)

Publication Number Publication Date
CN109979989A CN109979989A (zh) 2019-07-05
CN109979989B true CN109979989B (zh) 2024-06-18

Family

ID=66949628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811612378.1A Active CN109979989B (zh) 2017-12-27 2018-12-27 垂直双极晶体管

Country Status (3)

Country Link
US (1) US10665702B2 (zh)
KR (1) KR102631171B1 (zh)
CN (1) CN109979989B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020009443A1 (ko) 2018-07-02 2020-01-09 주식회사 엘지화학 광변조 소자
US11264268B2 (en) 2018-11-29 2022-03-01 Taiwan Semiconductor Mtaiwananufacturing Co., Ltd. FinFET circuit devices with well isolation
US11695004B2 (en) 2021-10-21 2023-07-04 International Business Machines Corporation Vertical bipolar junction transistor and vertical field effect transistor with shared floating region

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658391A (zh) * 2004-02-20 2005-08-24 株式会社东芝 纵向双极型晶体管及其制造方法
CN103187438A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 鳍式bjt

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3686490T2 (de) * 1985-01-22 1993-03-18 Fairchild Semiconductor Halbleiterstruktur.
JPH01140761A (ja) * 1987-11-27 1989-06-01 Nec Corp 半導体装置
US6329675B2 (en) * 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US7834403B2 (en) 2007-08-13 2010-11-16 Infineon Technologies Ag Bipolar transistor FINFET technology
WO2009122346A1 (en) 2008-04-02 2009-10-08 Nxp B.V. Method of making bipolar transistor
KR101528817B1 (ko) 2009-01-09 2015-06-16 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US8258602B2 (en) 2009-01-28 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistors having a fin
US8455947B2 (en) 2009-02-18 2013-06-04 Infineon Technologies Ag Device and method for coupling first and second device portions
US8373229B2 (en) 2010-08-30 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gate controlled bipolar junction transistor on fin-like field effect transistor (FinFET) structure
KR101228367B1 (ko) * 2011-10-14 2013-02-01 주식회사 동부하이텍 바이폴라 트랜지스터와 그 제조 방법
US8610241B1 (en) * 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Homo-junction diode structures using fin field effect transistor processing
US8617957B1 (en) 2012-09-10 2013-12-31 International Business Machines Corporation Fin bipolar transistors having self-aligned collector and emitter regions
FR3000842B1 (fr) 2013-01-08 2016-07-29 Stmicroelectronics Rousset Transistor de selection d'une cellule memoire
US9419087B2 (en) 2013-11-04 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistor formed on fin structures
JP6219224B2 (ja) 2014-04-21 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
CN104022032B (zh) 2014-05-22 2017-04-05 武汉新芯集成电路制造有限公司 FinFET制程中形成垂直双极型晶体管的方法
US9312371B2 (en) 2014-07-24 2016-04-12 Globalfoundries Inc. Bipolar junction transistors and methods of fabrication
US9543378B2 (en) * 2014-08-25 2017-01-10 Globalfoundries Inc. Semiconductor devices and fabrication methods thereof
CN106486535A (zh) 2015-09-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 鳍片式双极型半导体器件及其制造方法
US9728530B1 (en) 2016-12-20 2017-08-08 Amazing Microelectronic Corp. Bipolar transistor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658391A (zh) * 2004-02-20 2005-08-24 株式会社东芝 纵向双极型晶体管及其制造方法
CN103187438A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 鳍式bjt

Also Published As

Publication number Publication date
US10665702B2 (en) 2020-05-26
KR20190079555A (ko) 2019-07-05
KR102631171B1 (ko) 2024-01-29
CN109979989A (zh) 2019-07-05
US20190198648A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
US10164023B2 (en) FinFETs with strained well regions
US9184265B2 (en) Methods and apparatus for bipolar junction transistors and resistors
KR101434089B1 (ko) 다이오드, 바이폴라 접합 트랜지스터（ＢＪＴ）, 및 핀 전계 효과 트랜지스터（ＦｉｎＦＥＴ）디바이스에서 하나 이상의 다이오드들을 형성하는 방법
US9368594B2 (en) Method of forming a fin-like BJT
KR101372052B1 (ko) ＦｉｎＦＥＴ 바디 컨택 및 이의 제조 방법
TW201628129A (zh) 鰭式場效電晶體裝置結構與其形成方法
CN109979989B (zh) 垂直双极晶体管
US8847224B2 (en) Fin-based bipolar junction transistor and method for fabrication
US9570606B2 (en) FinFET LDMOS device and manufacturing methods
US20190181250A1 (en) Compact device structures for a bipolar junction transistor
US10541241B2 (en) Semiconductor device having thyristor and metal-oxide semiconductor transistor
US8581347B2 (en) Forming bipolar transistor through fast EPI-growth on polysilicon
US10727324B2 (en) Bipolar junction transistor
CN108091639B (zh) 半导体电阻及其制造方法
JP3484177B2 (ja) 半導体装置とその製造方法
TWI766486B (zh) 三維半導體結構的製作方法及三維半導體結構
US20240014323A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant