CN104022032B - FinFET制程中形成垂直双极型晶体管的方法 - Google Patents
FinFET制程中形成垂直双极型晶体管的方法 Download PDFInfo
- Publication number
- CN104022032B CN104022032B CN201410218419.4A CN201410218419A CN104022032B CN 104022032 B CN104022032 B CN 104022032B CN 201410218419 A CN201410218419 A CN 201410218419A CN 104022032 B CN104022032 B CN 104022032B
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- fin structure
- conduction type
- ion
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 238000012545 processing Methods 0.000 title claims abstract description 34
- 238000002955 isolation Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种FinFET制程中形成垂直双极型构的方法，通过有选择的在不同区域掺杂的方法，利用已有的FinFET结构，形成垂直PNP双极型晶体管，从而增加了集成电路的功能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种FinFET制程中形成垂直双极型晶体管的方法。
背景技术
目前，鳍式场效应晶体管(FinFET)作为一种全新的半导体器件结构，用以提高互补金属氧化物场效应晶体管(CMOS)的性能，即将成为20纳米以下技术节点的主流工艺。该结构的工艺制程复杂，以至在传统的平面工艺中很容易得到的垂直双极型晶体管应用到鳍式场效应晶体管却很难实现，而双极型晶体管又是模拟电路设计中必须具备的器件，因此不能在FinFET制程中形成双极型晶体管会降低集成电路的功能。
因此，如何找到一种在鳍式场效应晶体管制程中形成双极型晶体管的方法，进而增加集成电路的功能成为本领域技术人员致力研究的方向。
中国专利(公开号：CN103515282A)公开了一种鳍式场效应晶体管及其形成方法，该发明提供的鳍式场效应晶体管，所形成浅沟道隔离的侧壁具有倾斜度，即避免了所形成的浅沟道隔离具有竖直部分，从而也就避免了竖直部分不利于氧化物的填充，造成浅沟道隔离内有空隙的问题。之后对第一鳍式结构进行再加工形成第二鳍式结构，使得第二鳍式结构的第一部分的侧壁垂直于所述浅沟道隔离的表面所在平面，满足鳍式场效应晶体管所需要的结构。最终，大大的提高了器件的稳定性。
中国专利(公开号：CN103515282A)公开了一种鳍式场效晶体管(FinFET)及其制法，该晶体管制法包括：从半导体基材之上延伸形成鳍式场效晶体管的第一与第二鳍，其中浅沟隔离区域位于第一与第二鳍之间，且与第一、第二鳍上表面之间具有一距离；提供第一与第二鳍延伸部分于高于浅沟隔离区域的上表面之上的第一与第二鳍的上表面与侧表面之上；从浅沟隔离区域移除部分材料，以增加介于浅沟隔离区域上表面与第一、第二鳍上表面之间的距离；沉积顺应性应力介电材料于第一、第二鳍与浅沟隔离区域之上；回焊顺应性应力介电材料。该发明可减少桥接现象并提高鳍式场效晶体管的选择性外延成长技术效率。
上述两件专利均未记载本发明实现在鳍式场效应晶体管制程中形成垂直双极型晶体管所采取的技术方案。
发明内容
针对上述存在的问题，本发明公开一种FinFET制程中形成垂直双极型晶体管的方法，以克服现有技术中不易在FinFET制程中形成垂直双极型晶体管，进而影响集成电路的功能的问题。
为了实现上述目的，本申请记载了一种FinFET制程中形成垂直双极型晶体管的方法，包括如下步骤：
提供一具有第一导电类型的衬底，所述衬底表面形成有若干相互平行的长条状鳍结构，且相邻的所述鳍结构之间具有隔离沟道，将所述若干相互平行的长条状鳍结构划分为第一套鳍结构和第二套鳍结构；
制备若干相互平行的横向凹槽，以将所述第一套鳍结构沿垂直于所述长条状鳍结构长度的方向截断形成第一区域以及沿所述隔离沟道长度方向位于所述第一区域两侧的第二区域；
于所述隔离沟道和所述横向凹槽中制备绝缘层后，在位于所述第一区域下方的衬底中形成具有第二导电类型的阱区；
对所述第二套鳍结构、位于所述第一区域中部分的鳍结构进行第一导电类型的离子掺杂后，继续对位于所述第一区域中剩余的鳍结构进行第二导电类型的离子掺杂；
继续后续制备工艺，形成所述双极型晶体管；
其中，所述双极型晶体管的发射极结构包括位于所述第一区域中掺杂有第一导电类型的离子的鳍结构，所述双极型晶体管的基极结构包括掺杂有第二导电类型的离子的鳍结构，所述双极型晶体管的集电极结构包括剩余的掺杂有第一导电类型的离子的鳍结构。
上述的FinFET制程中形成垂直双极型晶体管的方法，其中，所述衬底的材质均为P型硅。
上述的FinFET制程中形成垂直双极型晶体管的方法，其中，所述具有第一导电类型的离子为P型离子，所述具有第二导电类型的离子为N型离子。
上述的FinFET制程中形成垂直双极型晶体管的方法，其中，所述双极型晶体管基极结构中的鳍结构环绕所述双极型晶体管发射极结构中的鳍结构。
上述的FinFET制程中形成垂直双极型晶体管的方法，其中，所述方法还包括，对所述第二套鳍结构、位于所述第一区域中部分的鳍结构进行第一导电类型的离子掺杂的同时，对所述第二区域中的鳍结构也进行第一导电类型的离子掺杂。
上述的FinFET制程中形成垂直双极型晶体管的方法，其中，旋涂光刻胶并进行光刻工艺以暴露所述第二套鳍结构、位于所述第一区域中部分的鳍结构的上表面后，采用倾斜离子注入技术对该暴露的区域进行第一导电类型的离子掺杂。
上述的FinFET制程中形成垂直双极型晶体管的方法，其中，旋涂光刻胶并进行光刻工艺以暴露位于所述第一区域中剩余的鳍结构的上表面后，采用倾斜离子注入技术对该暴露的区域进行第二导电类型的离子掺杂。
上述的FinFET制程中形成垂直双极型晶体管的方法，其中，制备所述绝缘层的方法包括：
于所述隔离沟道以及所述横向凹槽中填充绝缘材料；
采用干法刻蚀工艺回刻该绝缘材料以将所述横向沟道和所述横向凹槽的部分侧壁予以暴露，剩余的所述绝缘材料形成所述绝缘层。
上述的FinFET制程中形成垂直双极型晶体管的方法，其中，所述双极型晶体管的发射极结构还包括所述衬底中未形成所述具有第二导电类型的阱区的区域。
上述的FinFET制程中形成垂直双极型晶体管的方法，其中，所述衬底与所述鳍结构为一体式结构。
上述发明具有如下优点或者有益效果：
本发明公开了一种FinFET制程中形成垂直双极型晶体管的方法，通过有选择的在不同区域掺杂的方法，利用已有的FinFET结构，形成垂直双极型晶体管，从而增加了集成电路的功能。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1-12是本发明实施例中FinFET制程中形成垂直双极型晶体管的流程结构示意图；
图3是图2中AA处的剖面示意图；
图5是图4中BB处的剖面示意图；
图7是图6中CC处的剖面示意图；
图10是图9中DD处的剖面示意图；
图11是图10中EE处的剖面示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
图1-12是本发明实施例中FinFET制程中形成垂直双极型晶体管的流程结构示意图；如图1-12所示：
本实施例涉及一种FinFET制程中形成垂直双极型晶体管的方法，包括如下步骤：
步骤S1，提供一具有第一导电类型的半导体基底100，在本发明的实施例中，上述半导体基底100的材质为P型硅，即第一导电类型为P型，如图1所示的结构。
步骤S2，部分刻蚀上述半导体基底100形成衬底101和位于该衬底101表面的数个长条状鳍结构102，由于上述衬底100与鳍结构102为半导体基底100刻蚀形成，因此上述衬底100与鳍结构102为一体式结构，且相邻的鳍结构102之间具有隔离沟道103，将上述若干相互平行的长条状鳍结构102划分为第一套鳍结构1021(图中未方便标识出第一套鳍结构，大括号涵盖了部分隔离沟道，但实际只包括鳍结构)和第二套鳍结构1022(图中未方便标识出第二套鳍结构，大括号涵盖了部分隔离沟道，但实际只包括鳍结构)，第二套鳍结构1022位于第一套鳍结构1021的两侧，在本发明的实施例中，上述若干相互平行的长条状鳍结构102可根据具体工艺需求划分成包括若干鳍结构的第一套鳍结构以及包括剩余的鳍结构的第二套鳍结构，如图2和图3所示的结构。
在本发明的实施例中，由于半导体基底100的材质为P型硅，因此该若干鳍结构102和衬底101的材质均为P型硅。
在本发明的实施例中，第一套鳍结构1021包括3个鳍结构102，第二套鳍结构1022包括4个鳍结构102，且第一套鳍结构1021将第二套鳍结构1022平均分成两部分，这两部分分别位于第一套鳍结构1021的两侧。
步骤S3，部分刻蚀第一套鳍结构102形成若干相互平行的横向凹槽104，以将剩余的第一套鳍结构1021＇沿垂直于长条状鳍结构102长度的方向截断形成第一区域(如图4中虚线1所围的区域)以及沿隔离沟道103长度方向位于该第一区域两侧的第二区域(如图4中虚线2所围的区域)，在本发明的实施例中，第一区域为位于最外侧的两个横向凹槽之间的区域，第二区域为位于最外侧的两个横向凹槽之外的区域，也就是说，该第二区域为上述剩余的第一套鳍结构1021＇除位于最外侧的两个横向凹槽之间的区域之外的区域，如图4和5所示的结构。
步骤S4，继续于上述隔离沟道103和横向凹槽104中填充绝缘材料，并采用干法刻蚀工艺回刻该绝缘材料以将隔离沟道103和横向凹槽104的部分侧壁予以暴露后，剩余的所述绝缘材料形成绝缘层105覆盖上述隔离沟道103和横向凹槽104的底部以及部分侧壁(由于本步骤中的附图是基于上述附图5和6，因此横向凹槽和隔离沟道的位置见附图5和6的标识，在此便不予标识)，如图6和7所示的结构。
优选的，上述绝缘材料的材质为二氧化硅，回刻该绝缘材料的一个目的是便于后续步骤S5中的离子掺杂。
步骤S5，继续对在位于第一区域(如图4中虚线1围成的区域)下方的衬底中进行高浓度的第二导电类型的离子掺杂以于该第一区域下方的衬底中形成具有第二导电类型的阱区106，在本发明的实施例中，第二导电类型的离子为N型离子，即该第二导电类型的阱区为N阱，在此步骤中或在进行此步骤之前，还包括移除其他区域内的栅极多晶硅的步骤，如图8所示的结构。
步骤S6，旋涂光刻胶并进行光刻工艺以暴露第二套鳍结构1022、位于第一区域中部分的鳍结构的上表面后，采用倾斜离子注入技术对该暴露的区域进行第一导电类型的离子掺杂，其中，掺杂有第一导电类型的离子的第二套鳍结构1022＇和衬底101＇中未形成具有第二导电类型的阱区106的区域构成集电极区，掺杂有第一导电类型的离子的位于第一区域中部分的鳍结构(即位于最内侧的两个横向凹槽之间的剩余的第一套鳍结构1021＇中的鳍结构)构成发射极区，在本发明的实施例中，仅对位于最内侧的两个横向凹槽之间的剩余的第一套鳍结构1021＇中的一个鳍结构进行第一导电类型的离子掺杂形成发射极区，图中1021＇＇为为本步骤中掺杂了第一导电类型的离子后的第一套鳍结构，如图9和图10所示的结构。
优选的，对上述第二套鳍结构1022、位于第一区域中部分的鳍结构进行第一导电类型的离子掺杂的同时，对第二区域中的鳍结构也进行第一导电类型的离子掺杂，掺杂后的第二套鳍结构1022＇、衬底101＇中未形成具有第二导电类型的阱区106的区域以及掺杂后的第二套鳍结构1022＇构成集电极区。
步骤S7，旋涂光刻胶并进行光刻工艺以暴露位于上述第一区域中剩余的鳍结构(即第一区域中未被掺杂的鳍结构)的上表面后，采用倾斜离子注入技术对该暴露的区域进行第二导电类型的离子掺杂，其中，掺杂了第二导电类型的离子后的位于第一区域内的鳍结构和上述具有第二导电类型的阱区106构成基极区，图中1023为本步骤中掺杂了第二导电类型的离子后的第一套鳍结构，如图11和图12所示的结构。
步骤S8，继续后续制备工艺，形成PNP双极型晶体管，此步骤中包括引出金属电极等制备工艺，由于本发明并不涉及该部分的改进，故在此不予赘述。
其中，双极型晶体管的发射极结构包括位于第一区域中掺杂有第一导电类型的离子的鳍结构，双极型晶体管的基极结构包括掺杂有第二导电类型的离子的鳍结构，双极型晶体管的集电极结构包括剩余的掺杂有第一导电类型的离子的鳍结构，且双极型晶体管基极结构中的鳍结构环绕双极型晶体管发射极结构中的鳍结构，在本发明的实施例中，双极型晶体管的发射极结构还包括上述衬底中未形成具有第二导电类型的阱区的区域。
综上所述，本发明公开了一种FinFET制程中形成垂直双极型晶体管的方法，通过有选择的在不同区域掺杂的方法，利用已有的FinFET结构，形成垂直双极型晶体管(例如PNP双极型晶体管)，从而增加了集成电路的功能。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种FinFET制程中形成垂直双极型晶体管的方法，其特征在于，包括如下步骤：
提供一具有第一导电类型的衬底，所述衬底表面形成有若干相互平行的长条状鳍结构，且相邻的所述鳍结构之间具有隔离沟道，将所述若干相互平行的长条状鳍结构划分为第一套鳍结构和第二套鳍结构；
制备若干相互平行的横向凹槽，以将所述第一套鳍结构沿垂直于所述长条状鳍结构长度的方向截断形成第一区域以及沿所述隔离沟道长度方向位于所述第一区域两侧的第二区域；
于所述隔离沟道和所述横向凹槽中制备绝缘层后，在位于所述第一区域下方的衬底中形成具有第二导电类型的阱区；
对所述第二套鳍结构、位于所述第一区域中部分的鳍结构进行第一导电类型的离子掺杂后，继续对位于所述第一区域中剩余的鳍结构进行第二导电类型的离子掺杂；
继续后续制备工艺，形成所述双极型晶体管；
其中，所述双极型晶体管的发射极结构包括位于所述第一区域中掺杂有第一导电类型的离子的鳍结构，所述双极型晶体管的基极结构包括掺杂有第二导电类型的离子的鳍结构，所述双极型晶体管的集电极结构包括剩余的掺杂有第一导电类型的离子的鳍结构。
2.如权利要求1所述的FinFET制程中形成垂直双极型晶体管的方法，其特征在于，所述衬底的材质均为P型硅。
3.如权利要求1所述的FinFET制程中形成垂直双极型晶体管的方法，其特征在于，所述具有第一导电类型的离子为P型离子，所述具有第二导电类型的离子为N型离子。
4.如权利要求1所述的FinFET制程中形成垂直双极型晶体管的方法，其特征在于，所述双极型晶体管基极结构中的鳍结构环绕所述双极型晶体管发射极结构中的鳍结构。
5.如权利要求1所述的FinFET制程中形成垂直双极型晶体管的方法，其特征在于，所述方法还包括，对所述第二套鳍结构、位于所述第一区域中部分的鳍结构进行第一导电类型的离子掺杂的同时，对所述第二区域中的鳍结构也进行第一导电类型的离子掺杂。
6.如权利要求1所述的FinFET制程中形成垂直双极型晶体管的方法，其特征在于，旋涂光刻胶并进行光刻工艺以暴露所述第二套鳍结构、位于所述第一区域中部分的鳍结构的上表面后，采用倾斜离子注入技术对该暴露的区域进行第一导电类型的离子掺杂。
7.如权利要求1所述的FinFET制程中形成垂直双极型晶体管的方法，其特征在于，旋涂光刻胶并进行光刻工艺以暴露位于所述第一区域中剩余的鳍结构的上表面后，采用倾斜离子注入技术对该暴露的区域进行第二导电类型的离子掺杂。
8.如权利要求1所述的FinFET制程中形成垂直双极型晶体管的方法，其特征在于，制备所述绝缘层的方法包括：
于所述隔离沟道以及所述横向凹槽中填充绝缘材料；
采用干法刻蚀工艺回刻该绝缘材料以将所述横向沟道和所述横向凹槽的部分侧壁予以暴露，剩余的所述绝缘材料形成所述绝缘层。
9.如权利要求1所述的FinFET制程中形成垂直双极型晶体管的方法，其特征在于，所述双极型晶体管的发射极结构还包括所述衬底中未形成所述具有第二导电类型的阱区的区域。
10.如权利要求1所述的FinFET制程中形成垂直双极型晶体管的方法，其特征在于，所述衬底与所述鳍结构为一体式结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410218419.4A CN104022032B (zh) | 2014-05-22 | 2014-05-22 | FinFET制程中形成垂直双极型晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410218419.4A CN104022032B (zh) | 2014-05-22 | 2014-05-22 | FinFET制程中形成垂直双极型晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104022032A CN104022032A (zh) | 2014-09-03 |
| CN104022032B true CN104022032B (zh) | 2017-04-05 |
Family
ID=51438729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410218419.4A Active CN104022032B (zh) | 2014-05-22 | 2014-05-22 | FinFET制程中形成垂直双极型晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104022032B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI726155B (zh) * | 2017-09-14 | 2021-05-01 | 聯華電子股份有限公司 | 雙載子接面電晶體 |
| US10665702B2 (en) | 2017-12-27 | 2020-05-26 | Samsung Electronics Co., Ltd. | Vertical bipolar transistors |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258602B2 (en) * | 2009-01-28 | 2012-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bipolar junction transistors having a fin |
| CN103187438A (zh) * | 2011-12-28 | 2013-07-03 | 台湾积体电路制造股份有限公司 | 鳍式bjt |
| CN103378160A (zh) * | 2012-04-25 | 2013-10-30 | 国际商业机器公司 | 与鳍式场效应晶体管技术兼容的器件结构 |
| CN103489863A (zh) * | 2012-06-12 | 2014-01-01 | 台湾积体电路制造股份有限公司 | 采用鳍式场效应晶体管工艺的同质结二极管结构 |
| CN103811484A (zh) * | 2012-11-15 | 2014-05-21 | 台湾积体电路制造股份有限公司 | 包括半导体鳍的esd器件 |
-
2014
- 2014-05-22 CN CN201410218419.4A patent/CN104022032B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258602B2 (en) * | 2009-01-28 | 2012-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bipolar junction transistors having a fin |
| CN103187438A (zh) * | 2011-12-28 | 2013-07-03 | 台湾积体电路制造股份有限公司 | 鳍式bjt |
| CN103378160A (zh) * | 2012-04-25 | 2013-10-30 | 国际商业机器公司 | 与鳍式场效应晶体管技术兼容的器件结构 |
| CN103489863A (zh) * | 2012-06-12 | 2014-01-01 | 台湾积体电路制造股份有限公司 | 采用鳍式场效应晶体管工艺的同质结二极管结构 |
| CN103811484A (zh) * | 2012-11-15 | 2014-05-21 | 台湾积体电路制造股份有限公司 | 包括半导体鳍的esd器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104022032A (zh) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105103294B (zh) | 用于改进垂直场效应器件的封装的器件体系结构和方法 | |
| US9780003B2 (en) | Bipolar junction transistor formed on fin structures | |
| CN104576743B (zh) | 沟槽功率mos器件及其制造方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| US20140264586A1 (en) | Bootstrap fet and method of manufacturing the same | |
| JP6551156B2 (ja) | スーパージャンクション型ｍｏｓｆｅｔデバイスおよび半導体チップ | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN102593178B (zh) | 具有超结结构的半导体器件及其制作方法 | |
| JP6608461B2 (ja) | 絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| CN105118852A (zh) | 超结结构、超结mosfet及其制造方法 | |
| CN107170688B (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN104022032B (zh) | FinFET制程中形成垂直双极型晶体管的方法 | |
| CN104282739A (zh) | 双极晶体管以及制造双极晶体管的方法 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| CN106409890B (zh) | 鳍式双极结型晶体管的形成方法 | |
| CN104319284A (zh) | 一种半导体器件结构及其制造方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| TW201409692A (zh) | 半導體裝置及其製造方法 | |
| CN108063159A (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN107994067A (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN108091575B (zh) | 结型场效应晶体管及其制作方法 | |
| CN206976352U (zh) | 一种降低导通电阻的功率半导体器件 | |
| CN105185832A (zh) | 超高压隔离结构 | |
| CN106206742B (zh) | 一种具有错位排列的超结p区的高压mosfet及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |