CN109975693B - 一种***级封装后芯片互联测试方法及*** - Google Patents

一种***级封装后芯片互联测试方法及*** Download PDF

Info

Publication number
CN109975693B
CN109975693B CN201910261233.XA CN201910261233A CN109975693B CN 109975693 B CN109975693 B CN 109975693B CN 201910261233 A CN201910261233 A CN 201910261233A CN 109975693 B CN109975693 B CN 109975693B
Authority
CN
China
Prior art keywords
test vector
test
chip
empty
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910261233.XA
Other languages
English (en)
Other versions
CN109975693A (zh
Inventor
詹文法
彭勇
蔡雪原
王钊
江健生
金郡
张振林
韩彦召
刘娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Wisdom Dragon Machinery Design Co ltd
Suzhou Industrial Park Hongqi Technology Co ltd
Original Assignee
Anqing Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anqing Normal University filed Critical Anqing Normal University
Priority to CN201910261233.XA priority Critical patent/CN109975693B/zh
Publication of CN109975693A publication Critical patent/CN109975693A/zh
Application granted granted Critical
Publication of CN109975693B publication Critical patent/CN109975693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种***级封装后芯片互联测试方法及***，将多芯片封装具有的多个输入端和多个输出端入初始集B；初始化测试向量集V为空集，记V＝φ；选取初始集B中任一元素t，作为故障点，构建电路的完整结构图；按t为0和1故障分别运行自动测试向量生成算法，计算对应原始输入或输出，得到对应测试向量Vt0和Vt1；若t为0或1不可测，则Vt0或Vt1为空集，将Vt0和Vt1并入原测试向量集V，得到V＝V∪Vt0∪Vt1，同时将t从B中删除；判断B是否是空集，若B非空，跳转到测试步骤，若B为空，跳转到输出步骤；输出最终测试向量集V。优点：将芯片之间互连线故障转化为单固定点故障来测，可以利用传统的自动测试向量算法，具有很好的兼容性和实用性。

Description

一种***级封装后芯片互联测试方法及***
技术领域
本发明涉及集成电路测试技术，具体来说是一种***级封装后芯片互联测试方法及***。
背景技术
集成电路的封装是伴随着晶体管的产生而产生的，然而集成电路的封装技术相对晶圆制造以及集成电路的设计技术显得比较缓慢，其在集成电路产业流程中所占时间越来越长。封装由传统的单个芯片的封装变成多个芯片的封装。目前往往采用***级封装技术，将多个芯片和无源器件于一个封装体中实现更大功能的电路。
多芯片之间的互联主要采用引线键合(wire bonding)技术和倒装焊(flip chip)技术。引线键合技术以金属引线的两端分别将不同芯片的压焊点(pad)相连，是最成熟也是最广泛应用的封装内部连接方式。倒装焊需要先制作凸点(bump)，再将芯片正面朝下直接贴在衬底上，使用回流焊接实现多个焊点的一次性组装。倒装焊的优势是高密度、超小外形和高性能。无论采用何种形式的芯片互联技术，都需要测试芯片之间的互联是否达到效果。另外，在封装过程中也会引入故障。因此需要对芯片进行互联测试。
封装以后需要对芯片进行测试，然而此时的可访问性非常有限。一种可行的方法是采用IEEE P1500测试标准来测试，然而大部分芯片未按IEEE P1500标准设计。目前采用的方法主要是穷举测试和随机测试。穷举测试存在测试时间过长的缺点；随机测试存在无法确保测试质量的缺点。
发明内容
本发明要解决的技术问题是提供一种一种***级封装后芯片互联测试方法及***，以缩短测试时间，确保测试质量。
本发明通过以下技术方案来解决上述技术问题：
一种***级封装后芯片互联测试方法，包括
确定多芯片封装中芯片之间的所有互联线，多芯片封装具有多个输入端和多个输出端；
确定所有互联线的信号传输始点或终点，放入初始集B；
初始化测试向量集V为空集，记V＝φ；
测试：选取初始集B中任一元素t，作为故障点，加载封装的芯片的电路结构图，构建电路的完整结构图；按t为0和1故障分别运行自动测试向量生成算法，计算对应原始输入或输出，得到对应测试向量Vt0和Vt1；若t为0或1不可测，则Vt0或Vt1为空集，将Vt0和Vt1并入原测试向量集V，得到V＝V∪Vt0∪Vt1，同时将t从B中删除；
判断B是否是空集，若B非空，跳转到测试步骤，若B为空，跳转到输出步骤；
输出：结束，输出最终测试向量集V。
优选的，所述自动测试向量生产算法为atalanta。
一种***级封装后芯片互联测试***，包括
初始化模块，用以确定所有互联线的信号传输始点或终点，放入初始集B；并初始化测试向量集V为空集，记V＝φ；
测试模块，测试：选取初始集B中任一元素t，作为故障点，加载封装的芯片的电路结构图，构建电路的完整结构图；按t为0和1故障分别运行自动测试向量生成算法，计算对应原始输入或输出，得到对应测试向量Vt0和Vt1；若t为0或1不可测，则Vt0或Vt1为空集，将Vt0和Vt1并入原测试向量集V，得到V＝V∪Vt0∪Vt1，同时将t从B中删除；
判断模块，判断B是否是空集，若B非空，跳转到测试步骤，若B为空，跳转到输出步骤；
输出模块，输出最终测试向量集V。
优选的，所述自动测试向量生产算法为atalanta。
本发明的优点在于：
将难测的芯片之间互连线故障转化为单固定点故障来测，可以利用传统的自动测试向量算法，具有很好的兼容性和实用性。检测速度快，时间短，效率高。
附图说明
图1为本发明实施例中4块芯片的封装互联线结构示意图。
具体实施方式
为使对本发明的结构特征及所达成的功效有更进一步的了解与认识，用以较佳的实施例及附图配合详细的说明，说明如下：
以4块芯片的封装互联测试为例，如图1所示，由1、2、3和4四块芯片组成，芯片1和2由线i到j互联，芯片1和3由线k到l互联，芯片2和4由n到p互联，芯片3和4由o到q互联。芯片之间的互联由上述4根互联线。A、B、C、D、E、F为电路输入，M、N、O、P、Q、R为电路输出。
本实施例的基本思想是将多芯片封装中互联测试转换为互联线上前一芯片的输出线的单固定模型的测试，即将上述的互联线的故障测试转换成i点、k点、n点和o点的sa0和sa1的测试。
具体步骤如下：
步骤1.确定多芯片封装中芯片之间的所有互联线，如本例中的互联线为：i到j，k到l，n到p，o到q四根线。
步骤2.确定所有互联线的信号传输始点，放入初始集B，如本例中四根互联线的始点分别为i、k、n、o.记B＝{i,k,n,o}。
步骤3.初始化测试向量集V为空集，记为V＝φ。
步骤4选取初始集B中任一元素t，作为故障点，将封装的芯片的电路结构图加载起来，构建电路的完整结构图，此时输入为A、B、C、D、E、F，输出为M、N、O、P、Q、R，其它均为内部节点。按t为0和1故障分别运行自动测试向量生成算法，计算对应原始输入，得到对应测试向量Vt0和Vt1。若t为0或1不可测，则Vt0或Vt1为空集，将Vt0和Vt1并入原测试向量集V，得到V＝V∪Vt0∪Vt1，同时将t从B中删除。如本例中，随机选取了t为k，运行如atalanta等自动测试向量软件生成故障点k为0和1的对应的测试向量Vk0和Vk1，更新测试向量集V，得到V＝{Vk0,Vk1}，再将k从B中删除，得到更新后的B＝{i,n,o}。
步骤5.判断B是否是空集，若B非空，跳转到步骤4，若B为空，跳转到步骤6。
步骤6.结束，输出最终测试向量集V。
一种***封装后芯片互联测试***，包括
初始化模块，用以确定所有互联线的信号传输始点或终点，放入初始集B；并初始化测试向量集V为空集，记V＝φ；
测试模块，测试：选取初始集B中任一元素t，作为故障点，加载封装的芯片的电路结构图，构建电路的完整结构图；按t为0和1故障分别运行自动测试向量生成算法，计算对应原始输入或输出，得到对应测试向量Vt0和Vt1；若t为0或1不可测，则Vt0或Vt1为空集，将Vt0和Vt1并入原测试向量集V，得到V＝V∪Vt0∪Vt1，同时将t从B中删除；所述自动测试向量生产算法为atalanta。
判断模块，判断B是否是空集，若B非空，跳转到测试步骤，若B为空，跳转到输出步骤；
输出模块，输出最终测试向量集V。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明的范围内。本发明要求的保护范围由所附的权利要求书及其等同物界定。

Claims (4)

1.一种***级封装后芯片互联测试方法，其特征在于：包括
确定多芯片封装中芯片之间的所有互联线，多芯片封装具有多个输入端和多个输出端；
确定所有互联线的信号传输始点或终点，放入初始集B；
初始化测试向量集V为空集，记V＝φ；
测试：选取初始集B中任一元素t，作为故障点，加载封装的芯片的电路结构图，构建电路的完整结构图；按t为0和1故障分别运行自动测试向量生成算法，计算对应原始输入或输出，得到对应测试向量Vt0和Vt1；若t为0或1不可测，则Vt0或Vt1为空集，将Vt0和Vt1并入测试向量集V，得到V＝V∪Vt0∪Vt1，同时将t从B中删除；
判断B是否是空集，若B非空，跳转到测试步骤，若B为空，跳转到输出步骤；
输出：结束，输出最终测试向量集V。
2.根据权利要求1所述的一种***级封装后芯片互联测试方法，其特征在于：所述自动测试向量生产算法为atalanta。
3.一种***封装后芯片互联测试***，其特征在于：包括
初始化模块，用以确定所有互联线的信号传输始点或终点，放入初始集B；并初始化测试向量集V为空集，记V＝φ；
测试模块，选取初始集B中任一元素t，作为故障点，加载封装的芯片的电路结构图，构建电路的完整结构图；按t为0和1故障分别运行自动测试向量生成算法，计算对应原始输入或输出，得到对应测试向量Vt0和Vt1；若t为0或1不可测，则Vt0或Vt1为空集，将Vt0和Vt1并入测试向量集V，得到V＝V∪Vt0∪Vt1，同时将t从B中删除；
判断模块，判断B是否是空集，若B非空，跳转到测试步骤，若B为空，跳转到输出步骤；
输出模块，输出最终测试向量集V。
4.根据权利要求3所述的一种***封装后芯片互联测试***，其特征在于：所述自动测试向量生产算法为atalanta。
CN201910261233.XA 2019-04-02 2019-04-02 一种***级封装后芯片互联测试方法及*** Active CN109975693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910261233.XA CN109975693B (zh) 2019-04-02 2019-04-02 一种***级封装后芯片互联测试方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910261233.XA CN109975693B (zh) 2019-04-02 2019-04-02 一种***级封装后芯片互联测试方法及***

Publications (2)

Publication Number Publication Date
CN109975693A CN109975693A (zh) 2019-07-05
CN109975693B true CN109975693B (zh) 2021-12-10

Family

ID=67082487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910261233.XA Active CN109975693B (zh) 2019-04-02 2019-04-02 一种***级封装后芯片互联测试方法及***

Country Status (1)

Country Link
CN (1) CN109975693B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113779913B (zh) * 2021-11-12 2022-03-22 浙江大学 一种面向ai多芯片***的验证平台结构和测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013166059A1 (en) * 2012-04-30 2013-11-07 Qualcomm Incorporated Method and apparatus for characterizing thermal marginality in an integrated circuit
CN107026651A (zh) * 2017-04-11 2017-08-08 安庆师范大学 二分区间的数据压缩方法及集成电路的测试数据存储方法
CN107144776A (zh) * 2017-04-17 2017-09-08 深圳先进技术研究院 一种总剂量效应的探测方法及装置
CN108830008A (zh) * 2018-06-28 2018-11-16 中国科学院微电子研究所 一种标准单元库全模型的测试方法及测试***

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013166059A1 (en) * 2012-04-30 2013-11-07 Qualcomm Incorporated Method and apparatus for characterizing thermal marginality in an integrated circuit
CN107026651A (zh) * 2017-04-11 2017-08-08 安庆师范大学 二分区间的数据压缩方法及集成电路的测试数据存储方法
CN107144776A (zh) * 2017-04-17 2017-09-08 深圳先进技术研究院 一种总剂量效应的探测方法及装置
CN108830008A (zh) * 2018-06-28 2018-11-16 中国科学院微电子研究所 一种标准单元库全模型的测试方法及测试***

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
On-Chip Test Generation Using Linear Subspaces;R.Das;《Eleventh IEEE European Test Symposium》;20060619;第1-6页 *
一种引导测试向量自动生成广义折叠集的方法;詹文法;《东南大学学报(自然科学版)》;20180320;第48卷(第2期);第265-269页 *

Also Published As

Publication number Publication date
CN109975693A (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
US8832511B2 (en) Built-in self-test for interposer
JP5165404B2 (ja) 半導体装置と半導体装置の製造方法及びテスト方法
KR100794313B1 (ko) 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
US7816154B2 (en) Semiconductor device, a method of manufacturing a semiconductor device and a testing method of the same
US7626411B2 (en) Semiconductor device, semiconductor integrated circuit and bump resistance measurement method
US9625523B2 (en) Method and apparatus for interconnect test
CN103487744B (zh) 一种动态emmi***及其实现方法和应用方法
WO2007097053A1 (ja) 半導体集積回路とその検査方法
US9998350B2 (en) Testing device and testing method
US9201114B2 (en) Semiconductor integrated circuit and method for measuring internal voltage thereof
CN109975693B (zh) 一种***级封装后芯片互联测试方法及***
TWI530701B (zh) 三維積體電路測試系統及其方法
US7408362B2 (en) Electronic package and method for testing the same
JP4873635B2 (ja) 半導体装置の製造方法
KR100687687B1 (ko) 멀티칩 모듈 패키징 방법
US20140062523A1 (en) Semiconductor apparatus and test method thereof
US10665515B1 (en) Selective per die performance binning
US9188626B2 (en) Semiconductor apparatus and test method thereof
US20090300442A1 (en) Field mounting-type test apparatus and method for testing memory component or module in actual PC environment
US20140380110A1 (en) Test apparatus and operating method thereof
KR101086499B1 (ko) 반도체 집적 회로
US6646952B2 (en) Semiconductor circuit and semiconductor device
US7852103B2 (en) Implementing at-speed Wafer Final Test (WFT) with complete chip coverage
JP3052798B2 (ja) 半導体装置
JP2005156479A (ja) 半導体集積回路装置およびそのテスト方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221205

Address after: No. 209, Tongyuan Road, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 215000

Patentee after: Suzhou Industrial Park Hongqi Technology Co.,Ltd.

Address before: 230000 b-1018, Woye Garden commercial office building, 81 Ganquan Road, Shushan District, Hefei City, Anhui Province

Patentee before: HEFEI WISDOM DRAGON MACHINERY DESIGN Co.,Ltd.

Effective date of registration: 20221205

Address after: 230000 b-1018, Woye Garden commercial office building, 81 Ganquan Road, Shushan District, Hefei City, Anhui Province

Patentee after: HEFEI WISDOM DRAGON MACHINERY DESIGN Co.,Ltd.

Address before: 246133 1318 Jixian North Road, Anqing, Anhui

Patentee before: ANQING NORMAL University

TR01 Transfer of patent right