CN109923630B - 电容器 - Google Patents

电容器 Download PDF

Info

Publication number
CN109923630B
CN109923630B CN201780066804.3A CN201780066804A CN109923630B CN 109923630 B CN109923630 B CN 109923630B CN 201780066804 A CN201780066804 A CN 201780066804A CN 109923630 B CN109923630 B CN 109923630B
Authority
CN
China
Prior art keywords
electrode
region
lower electrode
capacitor
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780066804.3A
Other languages
English (en)
Other versions
CN109923630A (zh
Inventor
香川武史
泉谷淳子
原田真臣
石田宣博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109923630A publication Critical patent/CN109923630A/zh
Application granted granted Critical
Publication of CN109923630B publication Critical patent/CN109923630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

电容器具备:基板,其具有第1主面和第2主面;下部电极,其设置在上述第1主面上;介电膜,其设置在上述下部电极上;以及上部电极,其设置在上述介电膜上,在俯视上述第1主面时,上述下部电极和上述上部电极中至少一者具备:具有矩形形状的第1区域、和从上述第1区域的至少一个边突出的至少一个第2区域。

Description

电容器
技术领域
本发明涉及电容器。
背景技术
作为用于半导体集成电路的有代表性的电容器元件,公知有例如MIM(MetalInsulator Metal)电容器。MIM电容器是具有由下部电极和上部电极夹着电介质的平行平板型的构造的电容器。
例如专利文献1公开有这样的电容器。专利文献1记载的电容器具有:基底电极、形成在该基底电极上的电介质层、形成在该电介质层上的上部电极层、和连接于上部电极层的端子电极。
专利文献1:日本特开2015-216246号公报
在上述专利文献1记载的以往的电容器中,上部电极和下部电极具有矩形形状,因此若为了使上部电极和下部电极低电阻化而增厚膜厚,则应力与该膜厚成正比增加,因此产生元件破坏的频次高,产生电容器的可靠性劣化这样的问题。
发明内容
本发明是鉴于这样的状况而完成的,目的在于减少由下部电极和/或者上部电极引起的应力。
根据本发明的一个方面所涉及的电容器,具备:基板,其具有第1主面和第2主面;下部电极,其设置在上述第1主面上;介电膜,其设置在上述下部电极上;以及上部电极,其设置在上述介电膜上,在俯视上述第1主面时,上述下部电极和上述上部电极中至少一者具备:具有矩形形状的第1区域、和从上述第1区域的至少一个边突出的至少一个第2区域。
根据本发明,能够减少由下部电极和/或者上部电极引起的应力。
附图说明
图1是概略地示出本发明的一实施方式所涉及的电容器100的构造的俯视图。
图2是表示图1的AA′剖面的图。
图3是概略地示出俯视时的下部电极20和上部电极40的形状的图。
图4A是表示电容器100的制造方法的一个例子的示意图。
图4B是表示电容器100的制造方法的一个例子的示意图。
图4C是表示电容器100的制造方法的一个例子的示意图。
图4D是表示电容器100的制造方法的一个例子的示意图。
图4E是表示电容器100的制造方法的一个例子的示意图。
图4F是表示电容器100的制造方法的一个例子的示意图。
图5是表示电容器100的其他实施方式的图。
图6是表示电容器100的其他实施方式的图。
图7是表示电容器100的其他实施方式的图。
图8是表示电容器100的其他实施方式的图。
图9是表示电容器100的其他实施方式的图。
图10是表示电容器100的其他实施方式的图。
图11是表示电容器100的其他实施方式的图。
图12是表示电容器100的其他实施方式的图。
具体实施方式
图1是概略地示出本发明的一实施方式所涉及的电容器100的构造的俯视图。另外,图2是表示图1的AA′剖面的图。此外,在图1和图2中,将说明电容器100的构造的特征的至少一部分所需要的结构抽出来记载,但不妨碍电容器100具备未图示的结构。
电容器100具备基板10、绝缘膜12、下部电极20、介电膜30和上部电极40而构成。另外,电容器100具备:与下部电极20电连接的导通孔电极42、与导通孔电极42电连接的端子电极70、和与上部电极40电连接的端子电极60。
基板10具有:作为设置有下部电极20这一侧的面的表面(第1主面的一个例子)、和基板10中的与该表面相反一侧的背面(第2主面的一个例子)。在从基板10的表面的俯视(即,在从下部电极20朝向基板10的方向上观察基板10的俯视(图1),以下,也仅称为“俯视”)时,基板10具有矩形形状。基板10例如是硅等半导体基板。基板10的长边的长度例如为200μm以上且600μm以下,短边的长度是100μm以上且300μm以下。
绝缘膜12例如由氧化硅等形成。另外,绝缘膜12由与形成于绝缘膜12之下的基板10和形成于绝缘膜12之上的下部电极20紧贴的材料形成。绝缘膜12也可以是通过由不同材料形成的多个层构成的膜。绝缘膜12只要能够使基板10与下部电极20电绝缘即可,其膜厚例如为0.5μm以上且3μm以下左右。另外,基板10例如也可以由氧化铝等绝缘材料形成。在这种情况下,绝缘膜12也可以不形成在基板10上。
在基板10的上层,在俯视时,下部电极20形成于基板10的周缘的内侧的区域。下部电极20的俯视时的形状将后述。下部电极20的膜厚也可以是0.3μm以上且10μm以下,另外也可以是0.5μm以上且5μm以下。这样,下部电极20具有比较厚的膜厚,由此能够降低串联电阻。
下部电极20是由例如铜、银、金、铝、镍、铬、钛等构成的金属或者包括这些金属的导体。另外,下部电极20也可以形成为:具有由不同材料形成的多个层。
介电膜30形成为覆盖下部电极20的表面。具体而言,介电膜30形成为覆盖下部电极20的上表面(即,与上部电极40对置的面)和端面,并且在供导通孔电极42形成的位置,具有将下部电极20暴露的开口。介电膜30由例如氧化硅、氮化硅、氧化铝、氧化铪、氧化钽、氧化锆等氧化物、氮化物等具有介电性乃至绝缘性的材料形成。介电膜30的膜厚例如为0.02μm以上且2μm以下。
上部电极40在介电膜30之上在俯视时位于下部电极20的内侧。即,在俯视基板10的表面时,上部电极40其全部与下部电极20的至少局部重叠地位于介电膜30上。下部电极20的俯视时的形状将后述。上部电极40的膜厚例如可以是0.3μm以上且10μm以下,也可以是0.5μm以上且5μm以下。这样,上部电极40具有比较厚的膜厚,由此能够降低串联电阻。
导通孔电极42是对下部电极20电连接的电极。在俯视时,导通孔电极42位于下部电极20的上表面中的除供上部电极40形成的一部分区域以外的区域。另外,导通孔电极42形成为填充形成于介电膜30的开口。即,导通孔电极42形成为,在该开口的内部与下部电极20接触。另外,导通孔电极42也可以从该开口的内部到该开口的周围的介电膜30上地形成。
在本实施方式中,上部电极40和导通孔电极42由相同的材料形成。上部电极40和导通孔电极42是例如由铜、银、金、铝、镍、铬、钛等构成的金属或者包括这些金属的导体。
保护膜50形成为覆盖上部电极40和导通孔电极42。另外,保护膜50在供端子电极60、70形成的位置处,分别具有使上部电极40和导通孔电极42暴露的开口。另外,保护膜50形成为在俯视时在下部电极20的外侧的区域中覆盖介电膜30和绝缘膜12,并且形成于基板10的周缘的内侧的区域。保护膜50例如由聚酰亚胺树脂、氧化硅等绝缘材料形成。另外,保护膜50的膜厚例如为1μm以上且20μm以下。
端子电极60是形成在上部电极40和保护膜50上并将上部电极40与外部电连接的端子。在本实施方式中,端子电极60形成为与上部电极40直接连接,但也可以在端子电极60与上部电极之间形成有其他导电膜。
端子电极70是形成在保护膜50和导通孔电极42上并将下部电极20与外部电连接的端子。端子电极60和端子电极70也可以是电阻率比下部电极20和上部电极40的材料低的材料,例如是由铜、铝等构成的金属。由此能够降低电阻。另外,端子电极70也可以在其表面还具有金、锡等的金属膜。端子电极60和端子电极70的膜厚例如为1μm以上且10μm以下。
图3是概略地示出俯视时的下部电极20和上部电极40的形状的图。在本实施方式中,下部电极20具有矩形形状。另外,上部电极40具备:具有矩形形状的第1区域40-1、和从第1区域40-1连出的两个第2区域40-2。具体而言,第1区域40-1具有两个长边和两个短边,两个第2区域40-2在两个长边各自的局部中从区域40-1突出,并从区域40-1连出设置。另外,两个第2区域40-2设置为隔着第1区域40-1相互对置。即,在本实施方式中,上部电极40具有十字型的形状。此外,两个第2区域40-2也可以设置在第1区域40-1的长边方向上相互错开的位置。这样,上部电极40具有从第1区域40-1突出的至少一个第2区域40-2,因此能够缓和产生于上部电极40的应力。
图4A~图4F是表示本实施方式所涉及的电容器100的制造方法的一个例子的示意图。以下,使用图4A~图4F,对电容器100的制造方法进行说明。此外,图4A~图4F中,对一个电容器100进行说明,但能够在相同的基板10同时形成多个电容器100。
如图4A所示,首先,准备基板10,在基板10上形成绝缘膜12。例如,基板10是硅基板,绝缘膜12是对硅基板的表面进行了氧化得到的氧化硅膜。基板10的厚度例如为100μm以上且300μm以下。若基板10的厚度为100μm以上且300μm以下,则能够保证基板10的机械强度,并且保持为在安装时容易对电容器100做处理的形状。此外,基板10也可以是砷化镓等其他的半导体基板、玻璃、氧化铝等绝缘性基板。另外,绝缘膜12的膜厚例如是0.1μm以上且3μm以下左右。不过,绝缘膜12只要是保证基板10与下部电极20之间的绝缘的厚度即可。绝缘膜12也可以由氮化硅、氧化铝等绝缘材料形成。
接下来,如图4B所示,在绝缘膜12上形成构成下部电极20的由金属材料构成的金属膜,利用光致抗蚀剂对该金属膜进行刻画图案,将该光致抗蚀剂作为掩模蚀刻该金属膜,由此形成下部电极20。金属材料例如是铜、银、金、铝等。另外,下部电极20的膜厚例如是0.5μm以上且10μm以下,另外也可以是2μm以上且6μm以下。若下部电极20的膜厚为0.5μm以上且10μm以下,则下部电极20的电阻值能够成为不对电容器100的高频特性给予影响的程度的值,另外,能够将由下部电极20产生的应力抑制为不使电容器100变形的程度。
接下来,如图4C所示,形成介电膜30。首先,将形成介电膜30的电介质材料堆积在下部电极20的上表面和端面、以及绝缘膜12上。电介质材料例如是硅氮化膜,其膜厚例如为0.1μm以上且1.5μm以下。而且,将刻画图案后的光致抗蚀剂作为掩模,使下部电极20的上表面的局部暴露地将电介质材料的局部除去,形成开口32,形成介电膜30。介电膜30也可以通过由氧化硅、氧化铝、氧化铪、氧化钽等其他氧化物、氮化物构成的电介质材料而形成。
接下来,如图4D所示,形成上部电极40和导通孔电极42。首先,使形成上部电极40和导通孔电极42的金属材料堆积在介电膜30、绝缘膜12和介电膜30的开口32(参照图4C)内。上部电极40和导通孔电极42的厚度例如为0.5μm以上且10μm以下,另外,也可以是2μm以上且6μm以下。这样,通过上部电极40具有比较厚的膜厚,从而能够降低串联电阻。另外,金属材料例如是铜、银、金、铝等。而且,将刻画图案后的光致抗蚀剂作为掩模,对堆积后的金属材料进行蚀刻,在下部电极20的局部区域形成上部电极40,并且在介电膜30的开口32形成导通孔电极42。
此外,在本实施方式中,下部电极20形成得膜厚比上部电极40厚。由此,即便在俯视时上部电极40形成于比下部电极20靠内侧的位置,能够将等效串联电阻抑制得较低。
接下来,如图4E所示,形成保护膜50。首先,将形成保护膜50的绝缘材料堆积在上部电极40、导通孔电极42、介电膜30和绝缘膜12上。保护膜50通过聚酰亚胺树脂、氧化硅等绝缘材料形成。保护膜50的膜厚例如为1μm以上且20μm以下。由此,能够使隔着保护膜50而在下部电极20与端子电极60之间形成的电容大于隔着介电膜30而在下部电极20与上部电极40之间形成的电容。另外,作为形成保护膜50的材料,不是必须使用高粘度的材料,因此能够比较容易地控制保护膜50的厚度。进而,能够减少电容器100的电容的不一致。
而且,将刻画图案后的光致抗蚀剂作为掩模,对该绝缘材料进行蚀刻,分别使上部电极40的局部和导通孔电极42的局部暴露地形成开口52、54。此外,在本实施方式中,保护膜50形成为覆盖下部电极20的侧壁部分(侧面)。由此,假设即便介电膜30未充分地形成于下部电极20的侧壁部分,也能够防止下部电极20暴露。进而,能够防止在安装电容器100时下部电极20的侧壁部分中焊料与下部电极20短路。
接下来,如图4F所示,在开口52、54(参照图4E)以及保护膜50上堆积金属材料,并将对其进行了刻画图案的光致抗蚀剂作为掩模进行蚀刻,由此形成端子电极60、70。金属材料例如是铜、铝,另外,也可以是镍合金等的合金。此外,金属材料通过溅射、镀敷而堆积。根据以上的工序,能够获得本实施方式所涉及的电容器100。
图5~图12分别是表示电容器100的其他实施方式的图。具体而言,图5~图12分别表示俯视时的下部电极20和上部电极40的形状的一个例子。在以下的实施方式中,省略与图1~图4说明的实施方式共有的事项的叙述,仅对不同点进行说明。特别是,针对基于相同结构的相同作用效果没有按每个实施方式逐个提及。
在图5~图7所示的例子中,下部电极20具有矩形形状。另外,在这些例子中,上部电极40具备:具有矩形形状的第1区域40-1、和从第1区域40-1突出的一个以上的第2区域40-2。如各例所示那样,第2区域40-2也可以从第1区域40-1的任一个边突出设置,另外,其设置位置也可以是该边的任一个位置(例如中央部、端部等)。另外,如图7所示,在第1区域40-1的一个边中,从第1区域40-1的一个边突出的第2区域40-2的数量也可以是多个,第1区域40-1和第2区域40-2形成凹部等。
在图8~图11所示的例子中,下部电极20具备:具有矩形形状的第1区域20-1、和从第1区域20-1连续的至少一个第2区域20-2。另一方面,上部电极40具有矩形形状。如各例所示那样,下部电极20的第2区域20-2也可以从第1区域20-1的任一个边突出设置,另外,其设置位置也可以是该边的任一个位置(例如中央部、端部等)。另外,从第1区域20-1的一个边突出的第2区域20-2的数量也可以是多个。
在图8和图9所示的例子中,上部电极40位于下部电极20的第1区域20-1的内侧。另外,在图10和图11所示的例子中,上部电极40位于下部电极20的第2区域20-2的内侧(即,上部电极40被分割为多个)。特别是,上部电极40位于下部电极20的第2区域20-2的内侧,由此能够减少在端子电极60、70与下部电极20之间产生的寄生电容。
在图12所示的例子中,下部电极20和上部电极40双方具有第1区域20-1、40-1,另外,具有从这些至少一个边突出的至少一个第2区域20-2、40-2。如图12所示,上部电极40也可以从下部电极20的第1区域20-1到第2区域20-2地设置,另外也可以设置为位于下部电极20的第1区域20-1的内侧。
以上,对本发明的例示的实施方式进行了说明。
本发明的一实施方式所涉及的电容器100具备:基板10,其具有表面和背面;下部电极20,其设置在表面上;介电膜30,其设置在下部电极20上;以及上部电极40,其设置在介电膜30上,在俯视基板10的表面时,下部电极20和上部电极40中至少一者具备:具有矩形形状的第1区域20-1和/或者第1区域40-1、和从第1区域20-1和/或者第1区域40-1的至少一个边突出的至少一个第2区域20-2和/或者第2区域40-2。由此,能够减少产生于下部电极20和/或者上部电极40与保护膜50、介电膜30之间的以下部电极20和/或者上部电极40为起因的应力。进而,即便增厚下部电极20和/或者上部电极40的膜厚,也能够减少以应力为原因的元件破坏,能够抑制电容器100的可靠性的降低。此外,第2区域20-2和/或者40-2也可以是矩形形状,另外,只要是三角形状、扇形状等能够减少由下部电极20和/或者上部电极40产生的应力的形状即可。
另外,也可以是,在俯视时,上部电极40位于下部电极20的内侧。另外,也可以是,下部电极20具有第1区域20-1和第2区域20-2,在俯视时,上部电极40位于第2区域20-2的内侧。由此,能够减少在下部电极20与端子电极60之间产生的电容。
此外,以上说明的各实施方式是为了容易理解本发明的方式,不是用于对本发明限定解释的方式。本发明可以不脱离其主旨地变更/改进,并且本发明也包含其等同构造。即,只要具备本发明的特征,本领域技术人员对各实施方式适当地增加设计变更而成的方式也包含于本发明的范围。例如,各实施方式所具备的各要素及其配置、材料、条件、形状、尺寸等不限定于例示的内容而能够适当地变更。另外,各实施方式是例示,能够进行不同实施方式所示的结构的部分的置换或者组合,这是不言而喻的,只要包含本发明的特征,则这些也包含于本发明的范围。
附图标记说明
10…基板;12…绝缘膜;20…下部电极;20-1…第1区域;20-2…第2区域;30…介电膜;40…上部电极;40-1…第1区域;40-2…第2区域;42…导通孔电极;50…保护膜;60…端子电极;70…端子电极;100…电容器。

Claims (4)

1.一种电容器,其特征在于,
该电容器具有平行平板型的构造,
该电容器具备:
基板,其具有第1主面和第2主面;
下部电极,其设置在所述第1主面上;
介电膜,其设置在所述下部电极上;
上部电极,其设置在所述介电膜上;
保护膜,其覆盖所述介电膜和所述上部电极地设置;
一个端子电极,其在所述上部电极和所述保护膜上设置;以及
导通孔电极,其形成于所述介电膜和所述保护膜的开口,与设置于所述下部电极和所述保护膜上的另一个端子电极电连接,
在俯视所述第1主面时,所述上部电极具备:具有矩形形状的第1区域和从所述第1区域的至少一个边突出的至少一个第2区域。
2.根据权利要求1所述的电容器,其特征在于,
所述第2区域具有矩形形状。
3.根据权利要求1或2所述的电容器,其特征在于,
在俯视所述第1主面时,所述上部电极位于所述下部电极的内侧。
4.根据权利要求1或2所述的电容器,其特征在于,
所述下部电极具有所述第1区域和所述第2区域,
在俯视所述第1主面时,所述上部电极位于所述第2区域的内侧。
CN201780066804.3A 2016-11-02 2017-10-17 电容器 Active CN109923630B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016215106 2016-11-02
JP2016-215106 2016-11-02
PCT/JP2017/037518 WO2018083973A1 (ja) 2016-11-02 2017-10-17 キャパシタ

Publications (2)

Publication Number Publication Date
CN109923630A CN109923630A (zh) 2019-06-21
CN109923630B true CN109923630B (zh) 2023-04-28

Family

ID=62075844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780066804.3A Active CN109923630B (zh) 2016-11-02 2017-10-17 电容器

Country Status (4)

Country Link
US (1) US11521800B2 (zh)
JP (1) JP6788847B2 (zh)
CN (1) CN109923630B (zh)
WO (1) WO2018083973A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110945643B (zh) * 2017-07-25 2024-01-05 株式会社村田制作所 电容器
JP7427966B2 (ja) * 2020-01-16 2024-02-06 Tdk株式会社 電子部品
CN115485839A (zh) 2020-05-01 2022-12-16 株式会社村田制作所 半导体装置以及模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102113113A (zh) * 2008-08-04 2011-06-29 株式会社村田制作所 电介质薄膜电容器的制造方法以及电介质薄膜电容器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689831A (ja) * 1992-09-08 1994-03-29 Toshiba Corp 薄膜コンデンサ
JPH06112429A (ja) * 1992-09-29 1994-04-22 Toshiba Corp 半導体記憶装置及びその製造方法
JPH0757969A (ja) * 1993-08-20 1995-03-03 Nippon Carbide Ind Co Inc コンデンサの容量安定化方法
US5699224A (en) * 1995-10-25 1997-12-16 Rohm Co., Ltd. Thick-film capacitor and chip-type composite electronic component utilizing the same
EP0788164A1 (en) * 1996-02-02 1997-08-06 United Memories, Inc. Memory cell configuration for increased capacitor area
JP4641396B2 (ja) * 2004-09-02 2011-03-02 Okiセミコンダクタ株式会社 薄膜コンデンサとその製造方法
WO2006082817A1 (ja) * 2005-02-04 2006-08-10 Nec Corporation キャパシタ及びそれを内蔵した配線基板
JP2007201158A (ja) * 2006-01-26 2007-08-09 Kyocera Corp コンデンサ
JP2008277425A (ja) * 2007-04-26 2008-11-13 Kyocera Corp コンデンサ
JP2009295683A (ja) * 2008-06-03 2009-12-17 Tdk Corp チップ型電子部品
WO2012036017A1 (ja) * 2010-09-13 2012-03-22 株式会社村田製作所 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
JP6187196B2 (ja) * 2013-11-29 2017-08-30 株式会社村田製作所 コンデンサ素子、共振器装置、および、コンデンサ素子の製造方法
JP6357856B2 (ja) * 2014-05-12 2018-07-18 Tdk株式会社 薄膜キャパシタ
US20160293334A1 (en) 2015-03-31 2016-10-06 Tdk Corporation Thin film capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102113113A (zh) * 2008-08-04 2011-06-29 株式会社村田制作所 电介质薄膜电容器的制造方法以及电介质薄膜电容器

Also Published As

Publication number Publication date
US11521800B2 (en) 2022-12-06
JP6788847B2 (ja) 2020-11-25
CN109923630A (zh) 2019-06-21
JPWO2018083973A1 (ja) 2019-09-19
WO2018083973A1 (ja) 2018-05-11
US20190244761A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
US20220384113A1 (en) Capacitor
CN109923630B (zh) 电容器
JPWO2018003445A1 (ja) キャパシタ
US11587738B2 (en) Capacitor
JP6372640B2 (ja) キャパシタ
US11303201B2 (en) CR snubber element
JP5601072B2 (ja) 半導体装置
JP2017195322A (ja) チップコンデンサ
US11158456B2 (en) Trench capacitor
JP2018133363A (ja) 電子部品内蔵基板及び基板実装構造体
US8203824B2 (en) Electrical multilayer component
US10847317B2 (en) Electronic component
WO2022239717A1 (ja) 半導体装置
CN110660781A (zh) 金属-绝缘体-金属电容器
US11271074B2 (en) Capacitor and method for manufacturing the same
CN112041954B (zh) 电容器集合体
KR101680282B1 (ko) Rf 집적 회로
JP4206293B2 (ja) 薄膜コンデンサおよびそれを用いたコンデンサ基板
JP2012221990A (ja) 半導体装置及びその製造方法
JP2011151071A (ja) 半導体装置
JP2004014853A (ja) 薄膜コンデンサ
JP2017195320A (ja) チップコンデンサ
JP2007251203A (ja) Mim構造抵抗体を搭載した半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant