CN109889193A - 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路 - Google Patents

抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路 Download PDF

Info

Publication number
CN109889193A
CN109889193A CN201910146457.6A CN201910146457A CN109889193A CN 109889193 A CN109889193 A CN 109889193A CN 201910146457 A CN201910146457 A CN 201910146457A CN 109889193 A CN109889193 A CN 109889193A
Authority
CN
China
Prior art keywords
phase demodulation
loop
frequency
spuious
filter module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910146457.6A
Other languages
English (en)
Inventor
成斌
沈文渊
穆晓华
董浩
吴涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 26 Research Institute
Original Assignee
CETC 26 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 26 Research Institute filed Critical CETC 26 Research Institute
Priority to CN201910146457.6A priority Critical patent/CN109889193A/zh
Publication of CN109889193A publication Critical patent/CN109889193A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Filters And Equalizers (AREA)

Abstract

本发明公开了一种抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，包括有源环路滤波模块或无源环路滤波模块，还包括谐振电路，所述谐振电路包括至少一个谐振单元，谐振单元的谐振频率为鉴相频率的整数倍，谐振单元一端接地，另一端并联在有源环路滤波模块或无源环路滤波模块的输出端上。本发明通过在有源环路滤波模块或无源环路滤波模块中嵌入谐振电路的方式，实现了抑制鉴相频率较小时锁相环的鉴相泄露杂散。

Description

抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路
技术领域
本申请涉及到锁相式频率合成技术领域，尤其涉及抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路。
背景技术
锁相式频率合成作为一种间接频率合成方法，广泛应用于雷达和通信领域，为雷达发射***和电子接收***提供跳频本振信号。经典的锁相环电路由鉴相器、环路滤波电路(包括有源环路滤波模块或无源环路滤波模块)和压控振荡器(VCO)组成，如图3所示。鉴相器通过对参考输入信号和反馈射频信号的相位比较，给出鉴相误差电压或电流，经环路滤波电路进行滤波处理后产生一个相对稳定的电压值来控制VCO的输出频率，最终使得反馈射频信号频率与输入参考信号频率完全同步而进入环路锁定状态，环路锁定后压控振荡器输出稳定的射频频率。
一般来说，锁相环电路中的环路滤波电路对鉴相泄露杂散的抑制与锁相环环路带宽相关，锁相环环路带宽越宽，抑制能力越弱，反之越强。而锁相环环路带宽一般由锁相环的鉴相频率决定，锁相环环路带宽值约为鉴相频率的1/10，锁相环环路带宽太宽会影响锁相环的稳定性，环路太窄会影响锁相环的跳频时间，因此在锁相环设计过程中不能无限制的为提高鉴相泄露杂散的抑制而收窄锁相锁相环环路带宽。
当鉴相频率较大时(一般为大于5MHz)，锁相环环路带宽可以设置为500KHz左右。由于鉴相泄露的杂散频谱偏离主信号较远，传统的环路滤波电路对鉴相泄露杂散有较好的抑制，容易做到75dBc以上。当鉴相频率较小时(小于2MHz)，传统环路滤波电路对鉴相泄露杂散抑制能力较弱，同时，在有跳频时间要求的场合，不能无限制的收窄锁相环环路带宽。因此传统的环路滤波电路不能有效的解决鉴相频率较小时的鉴相泄露杂散问题。
发明内容
针对现有技术存在的上述不足，本申请需要解决的问题是：如何抑制鉴相频率较小时锁相环的鉴相泄露杂散。
为解决上述技术问题，本申请采用了如下的技术方案：
一种抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，包括有源环路滤波模块或无源环路滤波模块，还包括谐振电路，所述谐振电路包括至少一个谐振单元，谐振单元的谐振频率为鉴相频率的整数倍，谐振单元一端接地，另一端并联在有源环路滤波模块或无源环路滤波模块的输出端上。
优选地，不同谐振单元的谐振频率不同。
优选地，不同谐振单元之间通过电阻进行隔离。
优选地，所述谐振电路包括两个谐振单元，两个谐振单元的谐振频率分别为鉴相频率的一倍和两倍。
优选地，还包括电阻R4及电阻R5，两个谐振单元分别为第一谐振单元和第二谐振单元，第一谐振单元包括电感L1及电容C4，第二谐振单元包括电感L2及电容C5，其中：电感L1一端通过电容C4接地，另一端通过电阻R4并联在有源环路滤波模块或无源环路滤波模块的输出端上，电感L2通过电容C5接地，另一端通过电阻R5并联在有源环路滤波模块或无源环路滤波模块的输出端上。
综上所述，本发明公开了一种抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，包括有源环路滤波模块或无源环路滤波模块，还包括谐振电路，所述谐振电路包括至少一个谐振单元，谐振单元的谐振频率为鉴相频率的整数倍，谐振单元一端接地，另一端并联在有源环路滤波模块或无源环路滤波模块的输出端上。本发明通过在有源环路滤波模块或无源环路滤波模块中嵌入谐振电路的方式，实现了抑制鉴相频率较小时锁相环的鉴相泄露杂散。
附图说明
为了使发明的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步的详细描述，其中：
图1所示为传统的锁相环中的有源环路滤波模块的电路图；
图2所示为本发明的抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路的一种具体实施方式的电路图；
图3所示为锁相环工作原理图；
图4所示为采用传统有源环路滤波器的杂散测试图；
图5所示为采用本发明的杂散优化电路测试的杂散测试图。
具体实施方式
下面结合附图对本申请作进一步的详细说明。
本发明公开了一种抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，包括有源环路滤波模块或无源环路滤波模块，还包括谐振电路，所述谐振电路包括至少一个谐振单元，谐振单元的谐振频率为鉴相频率的整数倍，谐振单元一端接地，另一端并联在有源环路滤波模块或无源环路滤波模块的输出端上。
本发明中，可以根据电感和电容串联产生谐振的原理，采用一个电感和一个电容组成谐振单元，谐振单元对外呈低阻抗，谐振单元的复阻抗为Z，其中：
令Im(Z)＝0，即可得到将ω＝2πf带入可得到
在实际使用过程中，电感的常用单位为uH，电容常用单位为pF，因此上式可以转换为：
上式中，f为谐振单元的谐振频率，ω为谐振单元的谐振角频率，L为谐振单元的电感值，C为谐振单元的电容值。
根据以上公式可以计算得到谐振频率对应的电感值和电容值，其中在对电感值和电容值取值时，由于电容值越大，其与有源环路滤波模块或无源环路滤波模块的电阻形成的RC积分越强，即增加的谐振单元对原环路滤波电路的影响也就越大，因此为减小谐振单元对原环路滤波电路本身的影响，电容值应越小越好，而对应的电感值则越大越好。锁相环鉴相泄露杂散是由于鉴相器分频产生，因此产生的杂散为鉴相频率的整数倍，为了对鉴相泄露杂散进行抑制，则谐振单元的谐振频率也应为鉴相频率的整数倍。
本发明通过在传统的有源环路滤波模块或无源环路滤波模块中加入谐振单元，通过谐振单元的作用改善环路对鉴相泄露杂散的抑制性能，特别是对鉴相频率较小(低于2MHz)的锁相环路，使谐振单元的谐振频率恰好落在鉴相泄露杂散处，进而优化锁相环的近端杂散，提高环路滤波电路的杂散抑制能力，改善锁相环输出信号的频谱质量。
具体实施时，不同谐振单元的谐振频率不同。
在本发明中，可以采用多个谐振单元进行多级级联，从而实现多个杂散点的并联抑制，此时，每个谐振单元的谐振频率均为鉴相频率的整数倍且每个谐振单元的谐振频率各不相同。
具体实施时，不同谐振单元之间通过电阻进行隔离。
不同的谐振单元之间通过电阻进行隔离，能够降低不同谐振单元之间的相互影响。
具体实施时，所述谐振电路包括两个谐振单元，两个谐振单元的谐振频率分别为鉴相频率的一倍和两倍。
锁相环鉴相泄露杂散是由于鉴相器分频产生，因此产生的杂散为鉴相频率的整数倍，其中，又主要以鉴相频率的一倍和两倍两个杂散频点的杂散抑制最差，因此，可以采用两级谐振单元并联的方式可以进行鉴相频率的一倍和两倍两个频点的杂散抑制。
具体实施时，还包括电阻R4及电阻R5，两个谐振单元分别为第一谐振单元和第二谐振单元，第一谐振单元包括电感L1及电容C4，第二谐振单元包括电感L2及电容C5，其中：电感L1一端通过电容C4接地，另一端通过电阻R4并联在有源环路滤波模块或无源环路滤波模块的输出端上，电感L2通过电容C5接地，另一端通过电阻R5并联在有源环路滤波模块或无源环路滤波模块的输出端上。
本发明中，每一级谐振单由一只电感和一只电容串联而成，电感的一端并联在有源环路滤波模块或无源环路滤波模块输出端，电感的另一端通过电容接地。
如图1所示，为附图1所示为一种典型的有源环路滤波模块的电路图，所述有源环路滤波模块，包括电容C1、电容C2、电容C3、电阻R1、电阻R2、电阻R3及运算放大器，其中，电阻R1的输入端与鉴相器的输出端CP相连，电阻R1的输入端还通过电容C1接地，电阻R1的输出端与运算放大器的反相输入端相连，电阻R1的输出端还与电阻R2的输入端相连，运算放大器的正向输入端与电压源Vref相连，运算放大器的输出端通过电容C2与电阻R2的输出端相连，运算放大器的输出端还与电阻R3的输入端相连，电阻R3的输出端通过电容C3接地，电阻R3的输出端与压控振荡器的输入端VT相连。
采用C波段的一个单环锁相环为例进行本发明的进一步详细说明，采用鉴相器为ADF4106BRU，鉴相器采用100MHz基准信号作为参考信号输入，环路滤波电路如图1所示的有源环路滤波模块，有源运算放大器采用AD8610AR，VCO采用HMC429LP4，输出频率为C波段4700MHz～4800MHz，频率步进1MHz，另外电源模块提供+5V给鉴相器和运算放大器供电，+3V给压控振荡器供电，+8V给运算放大器提供高电压(即Vref)。通过单片机程序给鉴相器发送LE、CLK和DATA三组SPI控制数据，控制数字鉴相器进行R预分频和反馈N分频。
根据输出频率步进1MHz的特点，锁相环采用1MHz鉴相，由于鉴相频率很低，有源环路滤波模块的电阻电容取值为：C1＝820pF,R1＝220Ω,R2＝22k,C2＝270p,R3＝1kΩ,C3＝270p.在此环路取值下测试环路鉴相泄露杂散，±Δ1MHz的杂散抑制为65dBc，±Δ2MHz的杂散抑制为85dBc，频谱仪测试如图4所示。
然后采用如图2所示的抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，在图1的有源环路滤波模块的基础上，两个谐振单元分别为第一谐振单元和第二谐振单元，第一谐振单元包括电感L1及电容C4，第二谐振单元包括电感L2及电容C5，其中：电阻R4的输入端作为谐振电路的输入端分别与电容C2及运算放大器的输出端相连，电阻R4的输出端依次通过电感L1及电容C4接地，电阻R4的输出端还与电阻R5的输入端相连，电阻R5的输出端依次通过电感L2及电容L5接地，电阻R5的输出端还作为谐振电路的输出端与电阻R3的输入端相连。电阻、电感和电容取值为：C1＝820pF,R1＝220Ω,R2＝22k,C2＝270p,R3＝1kΩ,C3＝270p，R4＝R5＝100Ω，L1＝33uH，C4＝680p，C5＝180p，L2＝33uH。在此环路取值下测试环路鉴相泄露杂散，±Δ1MHz的杂散抑制为85dBc，±Δ2MHz的杂散抑制优于100dBc，频谱仪测试如图5所示。相比于传统环路滤波电路鉴相杂散值优化了20dB。
最后说明的是，以上实施例仅用以说明本申请的技术方案而非限制，尽管通过参照本申请的优选实施例已经对本申请进行了描述，但本领域的普通技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离所附权利要求书所限定的本申请的精神和范围。

Claims (5)

1.一种抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，包括有源环路滤波模块或无源环路滤波模块，其特征在于，还包括谐振电路，所述谐振电路包括至少一个谐振单元，谐振单元的谐振频率为鉴相频率的整数倍，谐振单元一端接地，另一端并联在有源环路滤波模块或无源环路滤波模块的输出端上。
2.如权利要求1所述的抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，其特征在于，不同谐振单元的谐振频率不同。
3.如权利要求1所述的抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，其特征在于，不同谐振单元之间通过电阻进行隔离。
4.如权利要求2或3所述的抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，其特征在于，所述谐振电路包括两个谐振单元，两个谐振单元的谐振频率分别为鉴相频率的一倍和两倍。
5.如权利要求4所述的抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路，其特征在于，还包括电阻R4及电阻R5，两个谐振单元分别为第一谐振单元和第二谐振单元，第一谐振单元包括电感L1及电容C4，第二谐振单元包括电感L2及电容C5，其中：电感L1一端通过电容C4接地，另一端通过电阻R4并联在有源环路滤波模块或无源环路滤波模块的输出端上，电感L2通过电容C5接地，另一端通过电阻R5并联在有源环路滤波模块或无源环路滤波模块的输出端上。
CN201910146457.6A 2019-02-27 2019-02-27 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路 Pending CN109889193A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910146457.6A CN109889193A (zh) 2019-02-27 2019-02-27 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910146457.6A CN109889193A (zh) 2019-02-27 2019-02-27 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路

Publications (1)

Publication Number Publication Date
CN109889193A true CN109889193A (zh) 2019-06-14

Family

ID=66929646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910146457.6A Pending CN109889193A (zh) 2019-02-27 2019-02-27 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路

Country Status (1)

Country Link
CN (1) CN109889193A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117118433A (zh) * 2023-10-25 2023-11-24 成都九洲迪飞科技有限责任公司 一种新型的高阶锁相环***、环路滤波器电路及实现方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145147A (ja) * 1996-11-15 1998-05-29 Oki Electric Ind Co Ltd 低歪増幅回路
JPH1197929A (ja) * 1997-09-24 1999-04-09 Toshiba Corp 発振器、及びアップ／ダウン・チューナシステム
US20020097114A1 (en) * 1999-02-16 2002-07-25 Yoshiaki Nakano Spurious signal reduction circuit
CN104135280A (zh) * 2014-06-26 2014-11-05 西安空间无线电技术研究所 一种谐波发生加混频的频率源电路
US20140340174A1 (en) * 2011-12-13 2014-11-20 Thomson Licensing Active filter with dual response
JP2015027041A (ja) * 2013-07-29 2015-02-05 日本電波工業株式会社 発振器
CN106549638A (zh) * 2016-10-31 2017-03-29 唯捷创芯(天津)电子技术股份有限公司 一种抑制谐波与杂散的射频功率放大器、芯片及通信终端
CN106788423A (zh) * 2017-01-11 2017-05-31 扬州通信设备有限公司 一种频率合成器模块及其杂散过滤方法
CN207530820U (zh) * 2017-12-06 2018-06-22 维沃移动通信有限公司 一种射频前端模块及移动终端
CN108540164A (zh) * 2018-04-08 2018-09-14 广州慧智微电子有限公司 一种射频前端***

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145147A (ja) * 1996-11-15 1998-05-29 Oki Electric Ind Co Ltd 低歪増幅回路
JPH1197929A (ja) * 1997-09-24 1999-04-09 Toshiba Corp 発振器、及びアップ／ダウン・チューナシステム
US20020097114A1 (en) * 1999-02-16 2002-07-25 Yoshiaki Nakano Spurious signal reduction circuit
US20140340174A1 (en) * 2011-12-13 2014-11-20 Thomson Licensing Active filter with dual response
JP2015027041A (ja) * 2013-07-29 2015-02-05 日本電波工業株式会社 発振器
CN104135280A (zh) * 2014-06-26 2014-11-05 西安空间无线电技术研究所 一种谐波发生加混频的频率源电路
CN106549638A (zh) * 2016-10-31 2017-03-29 唯捷创芯(天津)电子技术股份有限公司 一种抑制谐波与杂散的射频功率放大器、芯片及通信终端
CN106788423A (zh) * 2017-01-11 2017-05-31 扬州通信设备有限公司 一种频率合成器模块及其杂散过滤方法
CN207530820U (zh) * 2017-12-06 2018-06-22 维沃移动通信有限公司 一种射频前端模块及移动终端
CN108540164A (zh) * 2018-04-08 2018-09-14 广州慧智微电子有限公司 一种射频前端***

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117118433A (zh) * 2023-10-25 2023-11-24 成都九洲迪飞科技有限责任公司 一种新型的高阶锁相环***、环路滤波器电路及实现方法

Similar Documents

Publication Publication Date Title
US7042253B2 (en) Self-calibrating, fast-locking frequency synthesizer
EP2425533B1 (en) Supply-regulated phase-locked loop (pll) and method of using
US6580329B2 (en) PLL bandwidth switching
TW496039B (en) Self calibrating VCO correction circuit and method of operation
US7902929B2 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
CN100574092C (zh) 压控数字模拟振荡器和使用该振荡器的频率合成器
US20090002079A1 (en) Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
US20180145695A1 (en) Phase Locked Loops Having Decoupled Integral and Proportional Paths
WO2000031874A1 (en) Phase lock loop enabling smooth loop bandwidth switching
WO2005004331A2 (en) Differential charge pump phase lock loop (pll) synthesizer with adjustable tuning voltage range
CN103957008A (zh) 一种多环混频锁相频率合成的s频段小步进频率综合器
CN102195645A (zh) 一种适用于软件无线电***的频率综合器
Ali et al. A 900 MHz frequency synthesizer with integrated LC voltage-controlled oscillator
CN104702271B (zh) 锁相环电路及压控振荡器的特性曲线的校准方法
CN114499512A (zh) 双环路锁相环
CN109889193A (zh) 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路
CN112242841A (zh) 一种具有高电源噪声抑制比的锁相环电路
CN116647232A (zh) 一种提高跳频时间的频率源合成电路
CN111294043A (zh) 一种基于pll的自动恢复外部时钟的***
CN105610437A (zh) 一种快速宽带跳频源模块的环路滤波装置
JPH0993125A (ja) Ｐｌｌシンセサイザ回路
US20080284526A1 (en) Tuning circuit and method
US7541850B1 (en) PLL with low spurs
CN107682007B (zh) 基于双环路的快锁定低抖动的时钟数据恢复电路
CN1956337B (zh) 锁相环频率综合器中寄生参考频率的消除方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190614

RJ01 Rejection of invention patent application after publication