CN109818612B - 一种应用于毫米波通信***的频率源 - Google Patents
一种应用于毫米波通信***的频率源 Download PDFInfo
- Publication number
- CN109818612B CN109818612B CN201910022317.8A CN201910022317A CN109818612B CN 109818612 B CN109818612 B CN 109818612B CN 201910022317 A CN201910022317 A CN 201910022317A CN 109818612 B CN109818612 B CN 109818612B
- Authority
- CN
- China
- Prior art keywords
- frequency
- transistor
- signal
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明属于集成电路技术领域,具体为一种应用于毫米波通信***的频率源。本发明频率源的电路结构包括:鉴频鉴相器、电荷泵,环路滤波器、压控振荡器、频率控制器、小数分频器及前置分频器;初始频率的信号和由小数分频器反馈来的信号输入至鉴频鉴相器,鉴频鉴相器对两个信号比较后,输出信号至电荷泵;电荷泵的输出经过环路滤波器的滤波,输出给压控振荡器;压控振荡器在频率控制器的控制下输出一个频率信号,并经过前置分频器和小数分频器反馈给鉴频鉴相器;压控振荡器的电容阵列由电容管对组成,每个电容管对的控制电压信号由频率控制器的相应的控制单元独立控制,从而实现频率的精准控制,频率的调谐速度快,调谐精度高。
Description
技术领域
本发明属于集成电路技术领域,具体涉及频率源。
背景技术
频率源,又称作频率合成器或者频率综合器,它是由***元件组成,其原理是根据外部一个或多个参考频率源产生一个或多个频率。频率源是电子***的重要组成部分,是决定电子***性能的关键设备。随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展,对频率源频率稳定度、频谱纯度、频率范围和分辨率提出越来越高的要求。频率合成理论目前主要有四种技术:直接频率合成技术,锁相频率合成技术,直接数字式频率合成技术和混合式频率合成技术。
在这几种频率合成器中,锁相环频率源具有电路设计简单、功耗低、可灵活编程控制分频比来调整锁相环路的工作频率等优点。锁相环频率源是这样的一个电路,这个电路不仅在频率上而且在相位上使一个由振荡器产生的输出信号和输入参考信号相同步。锁相环频率源包括由晶体振荡器产生的参考时钟信号、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器。鉴频鉴相器比较两个信号的相位与频率差,并且产生控制信号给电荷泵,电荷泵相应地给环路滤波器充放电,压控振荡器的输出频率正比于环路滤波器上的控制电压,最终使参考时钟与分频器输出信号同频同相,从而压控振荡器输出信号频率为参考时钟信号频率的N倍。
在无线通信中,如常见的跳频通信等,其中信号的频率调谐速率、调谐精度是非常重要,因此,期待一个调谐速度更快调谐精度更高的频率源。
发明内容
本发明的目的在于提出一种应用于毫米波(5G)通信***的高速高精度调谐频率源,
本发明提出的应用于毫米波通信***的频率源,其电路结构包括:鉴频鉴相器、电荷泵,环路滤波器、压控振荡器、频率控制器、小数分频器及前置分频器;初始频率的信号和由小数分频器反馈来的信号输入至鉴频鉴相器,鉴频鉴相器对两个信号比较后,输出信号至电荷泵;电荷泵的输出经过环路滤波器的滤波,输出给压控振荡器;压控振荡器在频率控制器的控制下输出一个频率信号,并经过前置分频器和小数分频器反馈给鉴频鉴相器。
本发明中,所述频率控制器,包括编号1至N一共N个控制单元,每个控制单元都有一个独立的选通信号输入端,有一个独立的使能信号输入端,然后有一个独立的控制信号端口与压控振荡器相连,所有控制单元有一个共用的电压信号输入端,与一个由外部控制的线性变化的电压信号相连。
本发明中,所述压控振荡器,含有一对交叉耦合晶体管作为负阻管,交叉耦合晶体管之间用一个中心抽头接电源的电感;电感与编号1至N一共N个电容管对相并联,电容管对有两个共源共漏晶体管组成,源极与漏极相连并与频率控制器的输出相连。
本发明设计的频率源,由于压控振荡器的电容阵列由电容管对组成,每个电容管对的控制电压信号由频率控制器的相应的控制单元独立控制,从而实现频率的精准控制。频率的调谐速度快,调谐精度高。
附图说明
图1为本发明高速高精度调谐频率源结构示意图。
图2为频率控制器示意图。
图3为频率控制器中控制单元的电路示意图。
图4为压控振荡器的电路示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
图1示出本发明高速高精度调谐频率源的结构示意图。
如图1所示,本发明中的高速高精度调谐频率源100包括鉴频鉴相器101,电荷泵102,环路滤波器103,压控振荡器104、频率控制器105、小数分频器106及前置分频器107。初始频率的信号及由小数分频器反馈来的信号作为鉴频鉴相器101的输入信号,鉴频鉴相器101的输出信号Qa、Qb耦合在电荷泵102的输入。电荷泵102的输出V0耦合在环路滤波器103的输入,环路滤波器103的输出Vc耦合在压控振荡器104的输入。频率控制器105输出信号给压控振荡器104,压控振荡器104输出一个频率不同于输入频率的信号作为***的输出,并输入至前置分频器107,前置分频器107输出给小数分频器106,小数分频器106反馈给鉴频鉴相器101。
图2示出本发明频率控制器示意性框图。
如图2所示,频率控制器200包括编号1至N一共N个控制单元,每个控制单元都有一个独立的选通信号输入端,有一个独立的使能信号输入端,然后有一个独立的控制信号端口与压控振荡器相连,所有控制单元有一个共用的电压信号输入端,与一个由外部控制的线性变化的电压信号相连。
图3为频率控制器中控制单元的电路示意图。
如图3所示,控制单元201包括9个晶体管M1—M9,有一个输入接选通信号,选通信号通过一个反相器转化为选通信号非信号;外部输入电压信号接晶体管M1与M2的源极,晶体管M1的栅极接选通信号,晶体管M2的栅极接选通信号非,晶体管M1与晶体管M2的漏极相连并接控制信号输出端。
使能信号接晶体管M3与晶体管M4的栅极,晶体管(PMOS管)M3的源极接电源VDD,晶体管(NMOS管)M4的源极接晶体管M9漏极,晶体管M3、晶体管M4的漏极相连并与晶体管M5、晶体管M8的栅极相连;晶体管(PMOS管)M5的源极接电源VDD,漏极接晶体管(PMOS管)M6的源极;晶体管(NMOS管)M8的源极接晶体管M9漏极,漏极接晶体管(NMOS管)M7的源极;晶体管(PMOS管)M6的栅极接选通信号,晶体管(NMOS管)M7的栅极接选通信号非;晶体管M6、晶体管M7的漏极相连并接控制信号输出端;晶体管(NMOS管)M9的栅极接选通信号非,源极接地。
图4为压控振荡器的电路示意图。
如图4所示,压控振荡器210两个晶体管M1与M2组成交叉耦合的NMOS管对。M1的栅极与M2的漏极相连,M2的栅极与M1的漏极相连。M1与M2的源极相连,连到尾电阻R上。M1与M2的漏极分别接输出信号Vop与Von,并通过电感相连。电压VDD加在电感L的中心抽头上。压控振荡器中还包括编号1至N一共N个电容管对,每个电容管对包括两个NMOS晶体管,两个NMOS管源极与漏极相连并与对应编号的频率控制器的输出控制信号相连。两个NMOS管的栅极分别与输出信号Vop与Von相连。
在本文中,术语"包括"、"包含"或者其任何其他变体意在涵盖非排他性的包含,从而使得所述包括的一系列要素(如过程、方法、物品或者设备)不仅包括那些要素,还包括没有明确列出的其他要素。在没有更多限制的情况下,由语句"包括一个……"限定的要素,并不排除在包括所述要素外还存在另外的相同要素。
本发明中,实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。根据以上描述,可作很多的变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (1)
1.一种应用于毫米波通信***的频率源,其特征在于,电路结构包括:鉴频鉴相器、电荷泵,环路滤波器、压控振荡器、频率控制器、小数分频器及前置分频器;初始频率的信号和由小数分频器反馈来的信号输入至鉴频鉴相器,鉴频鉴相器对两个信号比较后,输出信号至电荷泵;电荷泵的输出经过环路滤波器的滤波,输出给压控振荡器;压控振荡器在频率控制器的控制下输出一个频率信号,并经过前置分频器和小数分频器反馈给鉴频鉴相器;
所述频率控制器包括N个控制单元,每个控制单元都有一个独立的选通信号输入端,有一个独立的使能信号输入端,然后有一个独立的控制信号端口与压控振荡器相连,所有控制单元有一个共用的电压信号输入端,与一个由外部控制的线性变化的电压信号相连;
所述压控振荡器含有一对交叉耦合晶体管作为负阻管,交叉耦合晶体管之间用一个中心抽头接电源的电感;电感与N个电容管对相并联,电容管对由两个共源共漏晶体管组成,源极与漏极相连并与频率控制器的输出相连;
所述频率控制器中的控制单元包括9个晶体管M1—M9,有一个输入接选通信号,选通信号通过一个反相器转化为选通信号非信号;外部输入电压信号接晶体管M1与M2的源极,晶体管M1的栅极接选通信号,晶体管M2的栅极接选通信号非,晶体管M1与晶体管M2的漏极相连并接控制信号输出端;
使能信号接晶体管M3与晶体管M4的栅极,晶体管M3的源极接电源VDD,晶体管M4的源极接晶体管M9漏极,晶体管M3、晶体管M4的漏极相连并与晶体管M5、晶体管M8的栅极相连;晶体管M5的源极接电源VDD,漏极接晶体管M6的源极;晶体管M8的源极接晶体管M9漏极,漏极接晶体管M7的源极;晶体管M6的栅极接选通信号,晶体管M7的栅极接选通信号非;晶体管M6、晶体管M7的漏极相连并接控制信号输出端;晶体管M9的栅极接选通信号非,源极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910022317.8A CN109818612B (zh) | 2019-01-10 | 2019-01-10 | 一种应用于毫米波通信***的频率源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910022317.8A CN109818612B (zh) | 2019-01-10 | 2019-01-10 | 一种应用于毫米波通信***的频率源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109818612A CN109818612A (zh) | 2019-05-28 |
CN109818612B true CN109818612B (zh) | 2021-04-30 |
Family
ID=66603255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910022317.8A Active CN109818612B (zh) | 2019-01-10 | 2019-01-10 | 一种应用于毫米波通信***的频率源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109818612B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116667846B (zh) * | 2023-08-01 | 2024-02-23 | 牛芯半导体(深圳)有限公司 | 频率综合电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003069391A (ja) * | 2001-08-27 | 2003-03-07 | Mitsubishi Electric Corp | 電圧制御型発振器 |
US7268630B2 (en) * | 2005-04-25 | 2007-09-11 | International Business Machines Corporation | Phase-locked loop using continuously auto-tuned inductor-capacitor voltage controlled oscillator |
KR100869227B1 (ko) * | 2007-04-04 | 2008-11-18 | 삼성전자주식회사 | 프리 캘리브레이션 모드를 가진 위상동기루프 회로 및위상동기루프 회로의 프리 캘리브레이션 방법 |
CN101739373B (zh) * | 2008-11-20 | 2011-12-21 | 创惟科技股份有限公司 | 串行总线时脉频率校准***及其方法 |
CN101814917B (zh) * | 2009-02-19 | 2012-03-28 | 中国科学院微电子研究所 | 可实现频段选择的自校正锁相环频率综合器 |
US9077351B2 (en) * | 2013-03-13 | 2015-07-07 | Samsung Electronics Co., Ltd. | All-digital phase-locked loop for adaptively controlling closed-loop bandwidth, method of operating the same, and devices including the same |
CN203859741U (zh) * | 2014-05-23 | 2014-10-01 | 武汉大学 | 一种具有频率自校正功能的低噪声锁相环 |
KR101655544B1 (ko) * | 2014-10-15 | 2016-09-08 | 중앙대학교 산학협력단 | 점진적 비교 횟수 증가 기법을 이용한 자동 주파수 조절기 및 이를 포함하는 광대역 주파수 합성기 |
CN204425319U (zh) * | 2015-03-26 | 2015-06-24 | 成都爱洁隆信息技术有限公司 | 带dac补偿与电荷泵线性化技术的小数分频频率综合器 |
CN104796141A (zh) * | 2015-04-16 | 2015-07-22 | 西安电子科技大学 | 一种ZigBee***双环路全自动频带调谐锁相环 |
CN107301876B (zh) * | 2016-04-15 | 2021-08-20 | 紫光同芯微电子有限公司 | 一种编程及擦除数据控制传输电路 |
CN206211980U (zh) * | 2016-09-14 | 2017-05-31 | 成都旋极星源信息技术有限公司 | 一种自适应带宽全集成小数分频锁相环 |
-
2019
- 2019-01-10 CN CN201910022317.8A patent/CN109818612B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109818612A (zh) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5428317A (en) | Phase locked loop with low power feedback path and method of operation | |
CN109639272B (zh) | 一种自适应宽带锁相环电路 | |
US10635130B2 (en) | Process, voltage and temperature tolerant clock generator | |
US8294525B2 (en) | Technique for linearizing the voltage-to-frequency response of a VCO | |
US5889437A (en) | Frequency synthesizer with low jitter noise | |
US5463353A (en) | Resistorless VCO including current source and sink controlling a current controlled oscillator | |
Chiang et al. | The design of an all-digital phase-locked loop with small DCO hardware and fast phase lock | |
CN102832930A (zh) | 数字锁相回路***及方法 | |
CN108173545B (zh) | 锁相环电路、多锁相环***及其输出相位同步方法 | |
CN111600606B (zh) | 一种用于时间交织采样adc的多相位时钟产生电路 | |
US20050062505A1 (en) | Clock generating circuit | |
KR20170052449A (ko) | 클록 신호들의 듀티 싸이클을 조정하기 위한 장치 및 방법 | |
CN102142838A (zh) | 一种数字频率合成器 | |
CN109818612B (zh) | 一种应用于毫米波通信***的频率源 | |
CN107733431B (zh) | 一种多路相参频率综合器 | |
CN109104187B (zh) | 一种全数字宽带频率综合器 | |
CN103873054A (zh) | 时钟发生器 | |
CN105227181A (zh) | 频率合成器电路 | |
CN115276615B (zh) | 一种输出无毛刺的低占空比误差的时钟信号倍频电路 | |
Annagrebah et al. | A multi-phase time-to-digital converter differential vernier ring oscillator | |
Selvaraj et al. | Low phase noise, high resolution digitally-controlled ring oscillator operating at 2.2 GHz | |
Abdollahvand et al. | Low phase-noise temperature compensated self-biased ring oscillator | |
US8217692B2 (en) | Frequency synthesizer | |
CN114301452A (zh) | 锁相环电路、控制方法、电荷泵及芯片 | |
CN104917522B (zh) | 一种基于cmos的高精细度数控振荡器延迟基本单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |