CN105097720A - 封装结构的形成方法 - Google Patents

封装结构的形成方法 Download PDF

Info

Publication number
CN105097720A
CN105097720A CN201510372267.8A CN201510372267A CN105097720A CN 105097720 A CN105097720 A CN 105097720A CN 201510372267 A CN201510372267 A CN 201510372267A CN 105097720 A CN105097720 A CN 105097720A
Authority
CN
China
Prior art keywords
connecting key
chip
carrier
layer
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510372267.8A
Other languages
English (en)
Other versions
CN105097720B (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201510372267.8A priority Critical patent/CN105097720B/zh
Publication of CN105097720A publication Critical patent/CN105097720A/zh
Application granted granted Critical
Publication of CN105097720B publication Critical patent/CN105097720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种封装结构的形成方法，包括：提供具有芯片区的载体，载体具有第三表面和第四表面；在载体内形成贯穿载体的插槽；在载体芯片区的第三表面固定具有第一表面和第二表面的芯片，芯片的第一表面与载体的第三表面相互固定；在插槽内固定包括导电线、第一端和第二端的连接键，连接键的第一端和第二端暴露出导电线，连接键的第一端位于插槽内，连接键的第一端突出于或齐平于载体的第四表面，连接键的第二端齐平于芯片的功能区表面；在载体的第三表面形成包围芯片和连接键的塑封层；在塑封层表面形成与连接键的第二端以及芯片的功能区电连接的再布线层和第一焊球。所述封装结构的形成方法简单、工艺成本降低，所形成的封装结构尺寸精确且缩小。

Description

封装结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种封装结构的形成方法。
背景技术
在现有技术中，芯片与外部电路的连接是通过金属引线键合(WireBonding)的方式实现，即引线键合技术。随着芯片的特征尺寸缩小和集成电路的集成度提高，引线键合技术已不再适用技术的发展需求。
为了提高芯片封装的集成度，叠层芯片封装(stackeddiepackage)技术逐渐成为技术发展的主流。叠层芯片封装技术，又称三维封装技术，具体是在同一个封装体内堆叠至少两个芯片的封装技术。叠层芯片封装技术能够实现半导体器件的大容量、多功能、小尺寸、低成本等技术需求，因此叠层芯片技术近年来得到了蓬勃发展。
以使用堆叠封装技术的存储器为例，相较于没有使用堆叠技术的存储器，采用堆叠封装技术的存储器能够拥有两倍以上的存储容量。此外，使用堆叠封装技术更可以有效地利用芯片的面积，多应用于大存储空间的U盘、SD卡等方面。
堆叠芯片封装技术能够通过多种技术手段来实现，例如打线工艺、硅通孔(throughsiliconvia，简称TSV)技术、或者塑封通孔(throughmoldingvia，简称TMV)技术。
然而，上述技术手段依旧面临各种工艺限制以及成本限制，而且，面临着进一步减薄封装结构厚度尺寸的问题。
发明内容
本发明解决的问题是提供一种封装结构的形成方法，所述封装结构的形成方法简单、工艺成本降低，所形成的封装结构尺寸精确且缩小。
为解决上述问题，本发明提供一种封装结构的形成方法，包括：提供载体，所述载体具有芯片区，且所述载体具有相对的第三表面和第四表面；在所述载体内形成一个或若干个插槽，所述插槽贯穿所述载体；在所述载体芯片区的第三表面固定芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与载体的第三表面相互固定；在所述插槽内固定连接键，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端位于所述插槽内，且所述连接键的第一端突出于或齐平于所述载体的第四表面，所述连接键的第二端齐平于所述芯片的功能区表面；在所述载体的第三表面形成塑封层，所述塑封层包围所述芯片和连接键，所述塑封层的表面暴露出所述连接键的第二端和芯片的功能区表面；在所述塑封层表面形成再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；在所述再布线层表面形成第一焊球。
可选的，还包括：在所述插槽内固定连接键之前，在所述载体的第四表面覆盖第一粘结层，所述第一粘结层封闭所述插槽的一端；在所述插槽内固定所述连接键之后，所述连接键的第一端位于所述第一粘结层表面；在形成塑封层之后，去除所述第一粘结层。
可选的，所述连接键还包括位于所述导电线侧壁表面的保护层，所述保护层暴露出所述连接键第一端和第二端的导电线。
可选的，所述连接键的形成步骤包括：提供初始导电线，所述初始导电线具有第三端和第四端；在所述初始导电线的侧壁表面形成初始保护层，形成初始连接键，所述初始保护层暴露出所述初始导电线的第三端和第四端；沿垂直于所述初始导电线侧壁的方向切割所述初始保护层和初始导电线，形成若干段导电线、以及位于导电线侧壁表面的保护层。
可选的，所述初始保护层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、喷涂工艺或注塑工艺。
可选的，所述保护层的材料为绝缘材料。
可选的，所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙烯；所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
可选的，所述连接键的第一端尺寸与第二端尺寸相同；所述连接键第一端的导电线尺寸与第二端的导电线尺寸相同。
可选的，所述连接键第一端到第二端的距离为40微米～400微米。
可选的，所述导电线的材料为铜、钨、铝、金或银。
可选的，还包括：在形成所述塑封层之后，在所述连接键第一端的导电线表面形成第二焊球。
可选的，还包括：在形成所述塑封层之后，对所述载体的第四表面和所述连接键进行平坦化，直至暴露出所述塑封层表面为止，所述塑封层暴露出所述连接键的第五端；在所述平坦化工艺之后，在所述连接键第五端的导电线表面形成第二焊球。
可选的，对所述载体的第四表面和所述连接键进行平坦化的工艺为化学机械抛光工艺。
可选的，还包括：提供封装体，所述封装体具有第五表面，所述封装体的第五表面暴露出导电结构；使所述芯片与所述封装体重叠设置，并通过焊接工艺使所述第二焊球与所述导电结构相互连接。
可选的，每个所述芯片区周围的载体内具有一个或若干个插槽。
可选的，所述插槽位于载体第三表面的开口尺寸大于或等于所述连接键的第一端的尺寸；所述插槽的侧壁垂直于所述载体的第三表面。
可选的，所述芯片的功能区表面暴露出焊盘；所述焊盘表面具有凸块，所述凸块的顶部表面突出于所述芯片的第二表面；所述塑封层暴露出所述凸块的顶部表面，所述凸块的顶部表面即所述芯片的功能区表面。
可选的，还包括：在形成所述再布线层之前，在所述塑封层表面形成第一绝缘层，所述第一绝缘层内具有分别暴露出所述连接键第二端的导电线、以及芯片功能区表面的若干第一通孔；在所述第一通孔内以及部分第一绝缘层表面形成所述再布线层。
可选的，还包括：在形成所述第一焊球之前，在所述再布线层表面形成第二绝缘层，所述第二绝缘层内具有暴露出部分再布线层的第二通孔；在所述第二通孔内形成所述第一焊球。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，所述载体内具有位于芯片区周围的插槽，且所述插槽贯穿所述载体。所述插槽用于固定连接键，使得所述连接键位于芯片周围，而所述芯片固定于载体芯片区的第三表面。由于所述连接键的第一端位于所述插槽内，因此所述连接键与所述载体之间的接触稳定，在后续工艺中，所述连接键不易发生位移，从而保证了所述连接键与芯片之间的相对位置精确，有利于避免所述再布线层与连接键或芯片的功能区之间的位置发生偏移，进而保证了后续形成的再布线层与所述连接键以及芯片功能区之间的电连接稳定。所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线；由于将所述连接键的第一端固定于插槽内之后，所述连接键的第二端能够齐平于所述芯片的功能面，因此，在所述载体表面形成暴露出芯片功能区的塑封层之后，所述连接键的第二端也能够齐平于所述塑封层表面，使得所述导电线能够自所述塑封层表面贯穿至载体的插槽内，以此实现芯片第一表面至第二表面的电连接。而且，由于所述载体的第四表面暴露出所述连接键的第一端，则后续能够直接在所述载体第四表面和所述连接键的第一端表面进行后段工艺，例如形成焊球，由此能够简化工艺步骤。由于所述连接键固定于载体的插槽内，避免了后续对塑封层进行处理的步骤，能够使封装结构的形成工艺简化。综上，所述封装结构的形成方法工艺步骤简化、工艺成本降低、工艺难度降低，而且所形成的封装结构的尺寸更为精确，有利于缩小封装结构的尺寸。
进一步，在所述插槽内固定连接键之前，在所述载体的第四表面覆盖第一粘结层，所述第一粘结层封闭所述插槽的一端。当在所述插槽内固定连接键之后，所述连接键的第一端能够位于所述第一粘结层表面，所述第一粘结层能够用于避免所述连接键在垂直于载体第三表面的方向上发生位移，以此保证在形成塑封层的过程中，所述连接键的位置稳固。
进一步，所述连接键还包括位于所述导电线侧壁表面的保护层。所述保护层不仅能够在将连接键***插槽内时保护所述导电线，还能够增大连接键的横截面尺寸；在将所述连接键***插槽内时，所述连接键更易于对准，有利于保证所述连接键相对于芯片的位置精确。
进一步，所述连接键的第一端和第二端的尺寸相同，而且所述尺寸的侧壁垂直于载体地第三表面，当所述连接键***所述插槽时，有利于使所述连接键与载体之间的固定更为稳定，能够避免在形成塑封层的过程中，所述连接键发生位移，从而保证了连接键与芯片之间的相对位置精确。
附图说明
图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图；
图2是在封装结构中引入塑封通孔结构以实现芯片间导通的剖面结构示意图；
图3至图17是本发明一实施例的封装结构的形成过程的结构示意图；
图18至图19是本发明另一实施例的封装结构的形成过程的结构示意图。
具体实施方式
如背景技术所述，现有的堆叠芯片封装技术面临工艺限制和成本限制，对于技术的推广应用造成了限制，而且，堆叠芯片封装技术还面临在进一步减薄封装结构厚度尺寸的问题，以期进一步提高芯片的集成度、减小尺寸。
堆叠芯片封装技术能够通过硅通孔(throughsiliconvia，简称TSV)技术或塑封通孔(throughmoldingvia，简称TMV)技术来实现。然而，无论是硅通孔技术还是塑封通孔技术，均具有一定缺陷。
请参考图1，图1是在封装结构中引入硅通孔结构以实现芯片间导通的剖面结构示意图，包括：载体100；固定于载体100表面的芯片101，所述芯片101包括相对的非功能面102以及功能面103，所述芯片101的非功能面102与载体100表面相接触，所述芯片101的功能面103表面具有焊盘104；贯穿所述芯片101的导电插塞105，所述导电插塞105的一端与所述焊盘104电连接；位于所述载体100表面的塑封层106，所述塑封层106包围所述芯片101，且所述塑封层106暴露出所述焊盘104；位于所述塑封层106表面的再布线层107，所述再布线层107与所述焊盘104电连接；位于所述再布线层107表面的焊球108。
其中，所述导电插塞105通常在切割形成独立的芯片101之前形成；所述导电插塞105的形成步骤包括：提供衬底，所述衬底具有功能面，且所述衬底包括若干芯片区；采用刻蚀工艺在所述衬底的芯片区内自所述功能面形成通孔；在所述通孔的侧壁和底部表面形成绝缘层(未标示)；在所述通孔内的绝缘层表面形成导电插塞105；自所述衬底与功能面相对表面进行抛光，直至暴露出所述导电插塞105的一端位置；在所述抛光工艺之后，切割所述衬底，使若干芯片区形成独立的芯片101。
然而，在形成所述导电插塞105的过程中，需要在衬底内形成通孔，且所述通孔的深度为所形成的芯片101厚度，因此所述通孔的深度较深，所述通孔的深宽比较高，因此，对形成所述通孔的刻蚀工艺要求较高，所述刻蚀工艺的难度较大。而且，后续需要在所述通孔内填充导电材料以形成导电插塞105，而所述通孔的深宽比较高，所述导电材料的填充难度较大，对于形成导电插塞105的工艺要求较高。此外，实现上述高深宽比的刻蚀工艺和高深宽比通孔填充的工艺成本较高。综上，由于硅通孔结构的工艺难度较高，工艺较为复杂，且工艺成本较高，对于硅通孔技术应用于堆叠芯片封装造成了限制。
为了降低工艺难度，又提出了一种塑封通孔技术。请参考图2，图2是在封装结构中引入塑封通孔结构以实现芯片间导通的剖面结构示意图，包括：载体110；固定于载体110表面的芯片111，所述芯片111包括相对的非功能面112以及功能面113，所述芯片111的非功能面112与载体110表面相接触，所述芯片111的功能面113表面具有焊盘114；位于所述载体110表面的塑封层115，所述塑封层115包围所述芯片111，且所述塑封层115暴露出所述焊盘114；贯穿所述塑封层115的导电插塞116；位于所述塑封层115表面的再布线层117，所述再布线层117与所述焊盘114和导电插塞116电连接；位于所述再布线层117表面的焊球118。
其中，所述导电插塞116的形成步骤包括：采用刻蚀工艺在所述塑封层115内形成贯穿至载体110表面的通孔；在所述通孔内形成导电插塞116。
然而，由于所述塑封层115的厚度即所述芯片111的厚度，而所述通孔贯穿所述塑封层115，因此所述通孔的深度较深，所述通孔的深宽比较高；对形成所述通孔的刻蚀工艺具有较高的精度要求，所述刻蚀工艺的难度较大。其次，由于后续需要在所述通孔内填充导电材料以形成导电插塞116，而所述通孔的深宽比较高，导致填充所述导电材料的难度较大。而且，由于所述导电插塞116形成于所述芯片111周围，因此，需要精确定为所述导电插塞116相对于芯片的位置，因此，对于形成所述通孔时的定位精度要求较高。综上，即使采用塑封通孔技术来实现堆叠芯片封装，依旧面临着工艺复杂、工艺难度较高、以及成本较高的问题。
为了解决上述问题，本发明提供一种封装结构的形成方法，包括：提供载体，所述载体具有芯片区，且所述载体具有相对的第三表面和第四表面；在所述载体内形成一个或若干个插槽，所述插槽贯穿所述载体；在所述载体芯片区的第三表面固定芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与载体的第三表面相互固定；在所述插槽内固定连接键，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端位于所述插槽内，且所述连接键的第一端突出于或齐平于所述载体的第四表面，所述连接键的第二端齐平于所述芯片的功能区表面；在所述载体的第三表面形成塑封层，所述塑封层包围所述芯片和连接键，所述塑封层的表面暴露出所述连接键的第二端和芯片的功能区表面；在所述塑封层表面形成再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；在所述再布线层表面形成第一焊球。
其中，所述载体内具有位于芯片区周围的插槽，且所述插槽贯穿所述载体。所述插槽用于固定连接键，使得所述连接键位于芯片周围，而所述芯片固定于载体芯片区的第三表面。由于所述连接键的第一端位于所述插槽内，因此所述连接键与所述载体之间的接触稳定，在后续工艺中，所述连接键不易发生位移，从而保证了所述连接键与芯片之间的相对位置精确，有利于避免所述再布线层与连接键或芯片的功能区之间的位置发生偏移，进而保证了后续形成的再布线层与所述连接键以及芯片功能区之间的电连接稳定。所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线；由于将所述连接键的第一端固定于插槽内之后，所述连接键的第二端能够齐平于所述芯片的功能面，因此，在所述载体表面形成暴露出芯片功能区的塑封层之后，所述连接键的第二端也能够齐平于所述塑封层表面，使得所述导电线能够自所述塑封层表面贯穿至载体的插槽内，以此实现芯片第一表面至第二表面的电连接。而且，由于所述载体的第四表面暴露出所述连接键的第一端，则后续能够直接在所述载体第四表面和所述连接键的第一端表面进行后段工艺，例如形成焊球，由此能够简化工艺步骤。由于所述连接键固定于载体的插槽内，避免了后续对塑封层进行处理的步骤，能够使封装结构的形成工艺简化。综上，所述封装结构的形成方法工艺步骤简化、工艺成本降低、工艺难度降低，而且所形成的封装结构的尺寸更为精确，有利于缩小封装结构的尺寸。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图17是本发明一实施例的封装结构的形成过程的结构示意图。
请参考图3，提供载体200，所述载体200具有芯片区201，且所述载体200具有相对的第三表面203和第四表面204。
所述载体200为后续工艺提供工作平台，用于承载芯片和后续形成的塑封层。
在本实施例中，所述载体200为硬性基板，所述硬性基板为玻璃基板、半导体基板或聚合物基板。所述硬性基板具有较高的硬度，不易发生形变，在后续工艺中足以支撑芯片和塑封层。在另一实施例中，所述载体200还能够为PCB基板或金属基板。
所述载体200的第三表面203用于与芯片固定；所述载体200的芯片200即用于固定芯片的区域。所述载体200内的芯片区201数量大于或等于1个；当所述芯片区201的数量大于1时，相邻芯片区201之间的区域能够用于切割，使若干芯片区201相互独立。
在本实施例中，后续在载体200内形成插塞，且所述插槽用于固定连接键，因此所述载体200需要具有足够大的硬度，以保证在后续工艺中所述连接键不会发生位移。
请参考图4和图5，图4是图5沿AA’方向的剖面结构示意图，在所述载体200内形成一个或若干个插槽202，所述插槽202贯穿所述载体200。
所述插槽202后续用于固定连接键，所述连接键用于实现芯片的第一表面至第二表面的电连接。
在本实施例中，在每个所述芯片区201周围的载体200内形成一个或若干个插槽202。而且，当一个芯片区201周围具有若干插槽202，且后续固定于载体200表面的芯片表面具有若干焊盘时，若干插槽202的位置能够与若干焊盘相互对应。在本实施例中，在一个芯片区201周围形成4个插槽202。
所述插槽202的形成步骤包括：在所述载体200表面形成掩膜层，所述掩膜层暴露出芯片区201周围的部分区域；以所述掩膜层为掩膜，刻蚀所述载体200，直至贯穿所述载板200，在所述载体200内形成插槽202；在形成所述插槽202之后，去除所述掩膜层。
在一实施例中，所述掩膜层为图形化的光刻胶层，所述掩膜层采用涂布工艺和光刻显影工艺形成。在另一实施例中，所述掩膜层的材料为氮化硅、氮氧化硅、氮化钛、氮化钽和无定形碳中的一种或多种；所述掩膜层通过以图形化的光刻胶层为掩膜刻蚀形成。
刻蚀所述载体200的工艺为各向异性的干法刻蚀工艺。在本实施例中，所形成的插槽202的侧壁垂直于载体200的第三表面203。在其它实施例中，所述插槽202的侧壁还能够倾斜于所述地第三表面203，且所述插槽202位于第三表面203的开口尺寸小于或等于第四表面204的开口尺寸。
而且，由于后续设置的连接键位于载板200的第三表面203，所述插槽202位于第三表面203的开口尺寸大于或等于所述连接键的第一端尺寸，以便所述连接键的第一端能够***所述尺寸202。
在本实施例中，在形成所述插槽202之后，还包括：在所述载体200的第四表面204覆盖第一粘结层205，所述第一粘结层205封闭所述插槽202的一端。所述插槽202贯穿所述载体200的厚度，位于在后续连接键***插槽202之后，连接键不会在垂直于载板200第三表面203和第四表面204的方向上发生位移，需要采用所述第一粘结层205使所述插槽202位于第四表面204处的开口封闭，以所述第一粘结层205来承载所述连接键。所述第一粘结层205的材料为具有粘性的材料，所述第一粘结层205能够粘附于所述载板200的第四表面204。
请参考图6，在所述载体200芯片区201的第三表面203固定芯片210，所述芯片210具有相对的第一表面211和第二表面212，所述芯片210的第二表面212包括功能区，所述芯片210的第一表面211与载体200的第三表面203相互固定。
所述芯片210的第一表面211通过第二粘结层(未示出)固定于所述载体200表面。所述第二粘结层的材料为UV胶或其它粘性材料。
在一实施例中，在所述芯片210的第一表面211粘附粘结层，再将所述粘结层粘附于载体200的第三表面203，以实现芯片210与载体200之间的粘结。而所述芯片210的第一表面211不具有功能区，即所述芯片210的第一表面210不暴露出电连接结构，将芯片210第一表面211固定于载体200表面之后，能够暴露出芯片210的第二表面212的功能区。
在另一实施例中，还能够在所述载体200的表面需要固定芯片210的对应位置形成第二粘结层，再将所述芯片210的第一表面211粘附于所述第二粘结层表面，使芯片210固定于载体200表面。
所述芯片210能够为传感器芯片、逻辑电路芯片、存储芯片等。所述芯片210第二表面212的功能区内能够具有晶体管、无源器件(例如电阻、电容和电感等)、存储器件、传感器、电互连结构中的一者或多者。
所述芯片210的形成步骤包括：提供衬底，所述衬底具有若干芯片区，所述衬底包括相对的第一表面和第二表面，所述衬底第二表面的芯片区内具有功能区；对所述衬底进行切割，使若干芯片区相互分离，形成独立的芯片210。
在本实施例中，所述芯片210的功能区表面暴露出焊盘；所述焊盘表面具有凸块213，所述凸块213的顶部表面突出于所述芯片210的第二表面212，所述凸块213的顶部表面即所述芯片210的功能区表面。所述凸块213的材料包括铜、金或锡，所述凸块213具有预设厚度。所述凸块213能够与功能区内的电路或器件实现电连接。所述凸块213用于与后续设置的连接键电连接，从而实现芯片210的功能区与其它芯片或外部电路之间的电连接。在本实施例中，所述芯片210的功能区表面即所述凸块213的顶部表面。在其它实施例中，所述功能区还能够为传感器区域，所述传感器区域内具有传感器，所述传感器用于获取外部环境中的信息。
请参考图7，在所述插槽202(如图6所示)内固定连接键220，所述连接键220包括导电线223，所述连接键220包括第一端221和第二端222，所述连接键220的第一端221和第二端222暴露出所述导电线223，所述连接键220的第一端221位于所述插槽202内，且所述连接键220的第一端221突出于或齐平于所述载体200的第四表面204，所述连接键220的第二端222齐平于所述芯片210的功能区表面。
由于所述插槽202贯通所述载体200，且所述载体200的第四表面204粘附有第一粘结层205，自所述载体200的第三表面203向插槽202内***所述连接键220之后，所述连接键220固定于所述插槽202内、并位于所述第一粘结层205表面；通过所述第一粘结层205使所述连接键220在垂直于载体200表面的方向上固定，避免所述连接键220在垂直于所述载体200表面的方向上发生位移。
所述插槽202位于第三表面203的开口尺寸大于或等于所述连接键220第一端221的尺寸，使所述连接键220的第一端221能够***所述插槽202、并与所述载体200相互固定。
在一实施例中，所述插槽202位于第三表面203的开口尺寸大于所述连接键220的第一端221尺寸，且所述插槽202的侧壁垂直于载体200的第三表面203，在将所述连接键220***所述插槽202内之后，还能够在所述插槽202填充绝缘材料，使所述连接键220与载体200之间的结合更牢固。
在另一实施例中，所述插槽202位于第三表面203的开口尺寸等于所述连接键220的第一端221的尺寸，所述连接键220的第一端221能够通过第一粘结层205与载板200相互固定。
通过在所述载体200内形成插槽202，并在所述插槽202内固定连接键220，能够使所述连接键220与载体200之间的结合更为稳固，并且能够在后续工艺中减少所述连接键220的位移，以此使所述连接键220与芯片210之间的相对位置和距离更为精确，能够避免后续形成的再布线层与所述连接键220或芯片210的凸块213之间发生偏移，有利于保证后续形成的再布线层能够与所述连接键及凸块213之间电连接性能良好。
而且，由于所述插槽202贯穿所述载体200，在所述插槽202内***连接键220之后，所述载体200的第四表面204能够暴露出所述连接键220的第一端221，则后续能够直接对所暴露出的连接键220第一端221进行处理，从而减少了对载体第四表面204进行减薄的步骤，以此能够简化工艺步骤、并节省成本。
在本实施例中，所述芯片210的功能区表面即所述凸块213的顶部表面，而在插槽202内固定连接键220的第一端221之后，连接键220的第二端222表面齐平于所述芯片210的功能区表面，即所述连接键220的第二端222表面齐平于所述凸块213的顶部表面。
由于一个芯片区201周围的载体200内形成有一个或若干个插槽202，则在一个芯片210周围固定一个或若干个连接键220；当一个芯片210周围的连接键220数量大于1时，所述连接键220的数量能够与芯片210表面的凸块213数量一致，而所述连接键220的位置与所述芯片210表面的凸块213位置相对应。
所述连接键220的第一端221和第二端222暴露出导电线223，在将所述连接键220的第一端221与固定于插槽202内之后，所述载体200的第四表面204暴露出所述连接键220第一端221的导电线223，而所述第二端222暴露出的导电线223表面齐平于所述凸块213的顶部表面。后续在塑封层表面形成再布线层之后，所述再布线层能够实现所述第二端222暴露出的导电线223与凸块213之间的电连接，从而使凸块213到载体200表面能够实现电连接。
由于所述连接键220直接固定于插槽202内，避免了在后续形成塑封层之后，再进行打线工艺或进行塑封通孔结构的形成步骤，能够简化工艺步骤，而且降低了工艺难度，从而能够降低成本。而且，所述连接键220直接固定于插槽202内，使得所述连接键220相对于芯片210的位置更为精确，避免了在形成塑封通孔结构的过程中，刻蚀通孔时所产生的误差问题。此外，所述连接键220的第二端222齐平于所述凸块213的顶部表面，则后续形成的塑封层的表面能够齐平于所述焊盘表面；相较于打线工艺中，塑封层表面需要高于芯片表面的问题，本实施例后续形成的塑封层厚度较薄，有利于减薄所形成的封装结构的厚度尺寸。
在本实施例中，所述连接键220第一端221到第二端222的距离为40微米～400微米；所述连接键220第一端221到第二端222的距离大于所述芯片210的厚度，所述芯片210的厚度为所述凸块213顶部表面至芯片210的第一表面211的距离。由此能够保证在后续形成塑封层之后，所述塑封层表面能够与焊盘221顶部表面齐平，同时所述塑封层能够暴露出连接键220的第二端222。
所述导电线223的材料为导电材料，所述导电线223用于实现芯片210自第一表面211至第二表面212的导通；所述导电材料包括为铜、钨、铝、金或银。
在本实施例中，所述连接键220还包括位于所述导电线223侧壁表面的保护层224，所述保护层224暴露出所述连接键220第一端221和第二端222的导电线223。
在另一实施例中，所述连接键还能够不包括所述保护层，而仅具有所述导电线。
所述保护层224的材料为绝缘材料。所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙烯或树脂；所述树脂包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
所述保护层224不仅能够在将连接键220固定于载体200的插槽202内时，用于保护所述导电线223的表面免受损伤，而且能够增加所述连接键220的截面尺寸，从而在将连接键220***所述插槽202内时更易对准，使固定于载体200表面的连接键220相对于芯片210的位置更为精确。
在本实施例中，所述连接键220的第一端221尺寸与第二端222尺寸相同。所述连接键220第一端221的导电线223尺寸与第二端222的导电线223尺寸相同。其中，所述导电线223直径为30微米～150微米，所述保护层224的厚度为10纳米～10微米；当所述导电线223的材料为铜时，所述导电线223的最小直径为30微米；当所述导电线223的材料为铝时，所述导电线223的最小直径为100微米。
在本实施例中，所述导电线223为圆柱形，即所述导电线223的截面为圆形，所述连接键220的第一端221和第二端222分别暴露出所述圆柱形的导电线223两端；所述连接键220第一端221和第二端222的导电线223尺寸即所述圆柱形导电线223的直径。
在本实施例中，所述圆柱形的导电线223自连接键203第一端221至第二端222直径相同。
在本实施例中，所述导电线223侧壁表面还覆盖有保护层224，且所述保护层224的厚度均一，从而在所述导电线223表面包覆保护层224之后，所述连接键220自第一端221至第二端222的尺寸依旧相同。
在其它实施例中，所述连接键的第二端的尺寸还能够小于所述第一端的尺寸。
以下将结合附图对所述连接键的形成步骤进行说明。
请参考图8，提供初始导电线300，所述初始导电线300具有第三端303和第四端304。
所述初始导电线300用于切割形成导电线230(如图5所示)。所述初始导电线300的材料为导电材料；所述导电材料包括为铜、钨、铝、金或银。
在本实施例中，所述初始导电线300为圆柱形，即所述初始导电线300的截面为圆形；且所述初始导电线300自第三端303至第四端304的尺寸相同，即所述圆柱形的导电线300自第三端303至第四端304的直径相同。
请参考图9，在所述初始导电线300的侧壁表面形成初始保护层301，形成初始连接键302，所述初始保护层301暴露出所述初始导电线300的第三端303和第四端304。
所述初始保护层301的材料为绝缘材料；所述绝缘材料为有机绝缘材料或无机绝缘材料。所述初始保护层301的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、喷涂工艺或注塑工艺。
在一实施例中，所述初始保护层301的材料为有机绝缘材料时，所述有机绝缘材料包括聚氯乙烯或树脂；所述树脂包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述初始保护层301的形成工艺能够为喷涂工艺或注塑工艺。
在另一实施例中，所述初始保护层301的材料为无机绝缘材料，所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种；所述初始保护层301的形成工艺能够化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺；而形成所述初始保护层301的工艺需要具有良好的覆盖能力以及均匀性，使所形成的初始保护层301能够均匀地覆盖于所述初始导电线300的表面。
请参考图10，沿垂直于所述初始导电线300(如图9所示)侧壁的方向切割所述初始保护层301(如图9所示)和初始导电线300，形成若干段导电线223、以及位于导电线223侧壁表面的保护层224。
在本实施例中，所述初始导电线300的侧壁表面为围绕所述轴线B(如图7所示)的表面，所述轴线B为所述初始导电线300中经过第三端303和第四端304的中心轴；沿垂直于所述初始导电线300侧壁的方向切割即沿垂直于轴线B的方向切割所述初始保护层301和初始导电线300。
所述切割工艺能够为激光切割工艺。经过切割工艺之后，所述初始保护层301和初始导电线300形成若干分立的连接键220。
请参考图11，在所述载体200的第三表面203形成塑封层230，所述塑封层230包围所述芯片210和连接键220，所述塑封层230的表面暴露出所述连接键220的第二端222和芯片210的功能区表面。
在本实施例中，在形成塑封层230之后，去除所述第一粘结层205(如图7所示)。由于所述第一粘结层205的材料为粘性材料，能够直接将所述第一粘结层205剥离；在剥离所述第一粘结层205之后，对所述载体200的第四表面204和连接键220的第一端221表面进行清洗。
本实施例中，所述塑封层230的表面与位于芯片210第二表面212的凸块213顶部表面齐平，即所述塑封层230暴露出所述凸块213的顶部表面。由于所述连接键220的第二端222齐平于所述凸块213的顶部表面，从而能够使所述塑封层230暴露出所述连接键220的第二端222。后续能够通过形成再布线层实现连接键220与凸块213之间的电连接。
而且，由于所述塑封层230的表面与凸块213的顶部表面齐平，所述塑封层230的厚度与芯片210的厚度相同，所述塑封层230的厚度较薄，能够使所形成的封装结构的厚度尺寸较小。
在本实施例中，所述塑封层230的形成步骤包括：在所述载体200表面形成覆盖所述芯片210以及芯片210上的凸块213的初始塑封层；对所述初始塑封层进行抛光，直至暴露出所述凸块213的顶部表面为止，形成所述塑封层230。
所述塑封层230能够为感光干膜、非感光干膜或者塑封材料膜。
在一实施例中，所述塑封层230为感光干膜，所述初始塑封层的形成工艺为真空贴膜工艺。
在另一实施中，所述塑封层230的材料为塑封材料，所述塑封材料包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合适的聚合物材料。
所述初始塑封层的形成工艺包括注塑工艺(injectionmolding)、转塑工艺(transfermolding)或丝网印刷工艺。所述注塑工艺包括：提供模具；在所述模具中填充塑封材料，使所述塑封材料包覆所述芯片210和连接键220；对所述塑封材料进行升温固化，形成塑封层230。
在其他实施例中，所述塑封层230材料也可以为其他绝缘材料。
后续在所述塑封层230表面形成与所述连接键220第二端222以及凸块213电连接的再布线层。在一实施例中，所述再布线层能够直接形成于所述塑封层230表面。在本实施例中，能够在所述塑封层230表面形成第一绝缘层之后，再于第一绝缘层表面形成再布线层；以下将结合附图进行说明。
请参考图12，在所述塑封层230表面形成第一绝缘层231，所述第一绝缘层231内具有分别暴露出所述连接键220第二端222的导电线223、以及芯片210功能区表面的若干第一通孔232。
所述第一绝缘层231用于保护所述塑封层230表面；所述第一绝缘层231内的第一通孔232用于使后续形成的再布线层能够与导电线223以及凸块213电连接。
所述第一绝缘层231的形成步骤包括：在所述塑封层230、连接键220和凸块213表面形成第一绝缘膜；对所述第一绝缘膜进行图形化，形成第一绝缘层231，且所述第一绝缘层231内具有第一通孔232。
在一实施例中，所述第一绝缘层231的材料为聚合物材料或无机绝缘材料；所述聚合物材料能够为绝缘树脂；所述无机绝缘材料能够为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
对所述第一绝缘膜进行图形化的工艺包括：采用涂布工艺和曝光显影工艺在第一绝缘膜表面形成图形化的光刻胶层；以所述光刻胶层刻蚀所述第一绝缘膜。
刻蚀所述第一绝缘膜的工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的刻蚀气体包括CH4、CHF3、CH3F中的一种或多种，偏置功率大于100瓦，偏置电压大于10伏。
在另一实施例中，第一绝缘层231的材料为光刻胶，所述第一通孔232采用光刻工艺形成。
请参考图13，在所述第一通孔232(如图12所示)内以及部分第一绝缘层231表面形成所述再布线层233，所述再布线层233与所述连接键220的第二端222以及芯片210的功能区电连接。
所述的再布线层233的形成步骤包括：在所述第一通孔232内以及第一绝缘层231表面形成导电膜，所述导电膜填充满所述第一通孔232；平坦化所述导电膜；在平坦化工艺之后，在所述导电膜表面形成图形化层，所述图形化层覆盖部分导电膜；以所述图形化层为掩膜，刻蚀所述导电膜，直至暴露出第一绝缘层231表面为止；在刻蚀所述导电膜之后，去除所述图形化层。
所述导电膜的材料包括铜、钨、铝、钛、钽、氮化钛、氮化钽、银中的一种或多种；刻蚀所述导电膜的工艺为各向异性的干法刻蚀工艺或者湿法工艺；所述图形化层能够为图形化的光刻胶层，还能够为图形化的硬掩膜，所述硬掩膜的材料为氧化硅、氮化硅、氮氧化硅中的一种或的多种；所述平坦化工艺能够为化学机械抛光工艺。
所述再布线层233能够为单层结构或多层结构，所述单层结构或多层结构的再布线层233用于实现特定的电路功能。在本实施例中，所述再布线层233为单层结构。在其它实施例中，所述再布线层能够为多层结构，且相邻两层布线层之间以绝缘层电隔离。
请参考图14，在所述再布线层233表面形成第二绝缘层234，所述第二绝缘层234内具有暴露出部分再布线层233的第二通孔235。
所述第二绝缘层234为阻焊层，所述第二绝缘层234用于保护层所述在布线层233，且所述第二绝缘层234内的第二通孔235用于定义后续形成的第一焊球的位置。
所述第二绝缘层234的形成步骤包括：在再布线层233和第一绝缘层231表面形成第二绝缘膜；对所述第二绝缘膜进行图形化，形成第二绝缘层208，且所述第二绝缘层234内具有所述第二通孔235。
在一实施例中，所述第二绝缘层234的材料为聚合物材料或无机绝缘材料；所述聚合物材料能够为绝缘树脂；所述无机绝缘材料能够为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
对所述第二绝缘膜进行图形化的工艺包括：采用涂布工艺和曝光显影工艺在第二绝缘膜表面形成图形化的光刻胶层；以所述光刻胶层刻蚀所述第一绝缘膜。
刻蚀所述第二绝缘膜的工艺为各向异性的干法刻蚀工艺；所述各向异性的干法刻蚀工艺的刻蚀气体包括CH4、CHF3、CH3F中的一种或多种，偏置功率大于100瓦，偏置电压大于10伏。
在另一实施例中，第二绝缘层234的材料为光刻胶，所述第二通孔235采用光刻工艺形成。
请参考图15，在所述第二通孔235(如图14所示)内的再布线层233表面形成所述第一焊球236。
所述第一焊球236的材料包括锡。所述第一焊球236的形成步骤包括：在所述第二通孔235底部的再布线层233表面印刷锡膏，再进行高温回流，在表面张力作用下，形成第一焊球236。
在另一实施例中，还能够先在所述二通孔235底部的电再布线层233表面印刷助焊剂和焊球颗粒，再高温回流形成第一焊球236。在其它实施例中，还能够在所述再布线层233上电镀锡柱，再高温回流形成第一焊球236。
在一实施例中，在所述再布线层233与所述第一焊球236之间，还能够具有球下金属结构(UnderBallMetal，简称UBM)；所述球下金属结构能够包括单层金属层或多层重叠的金属层；所述单层金属层或多层金属层的材料包括铜、铝、镍、钴、钛、钽中的一种或多种组合。
请参考图16，在所述连接键220第一端221的导电线223表面形成第二焊球237。
形成所述第二焊球237之后，即实现所形成的封装结构的双面植球，所述封装结构的两侧表面均能够与其它封装体实现堆叠封装。
在另一实施例中，所述载体与所述芯片210和塑封层230之间具有粘结层，在形成所述第二焊球之前，还能够剥离去除所述载体；所述载体能够为玻璃基板、半导体基板、聚合物基板、PCB基板或金属基板。在剥离去除所述载体之后，所述连接键220的第一端221突出于所述塑封层230表面和芯片210的第一表面。在剥离所述载体之前，能够减薄或者不减薄所述载体。在剥离所述载板之后，能够在所述突出于塑封层230表面的连接键220侧壁表面以及连接键220的第一端221表面形成第二焊球。
所述第二焊球237的材料包括锡。所述第二焊球237的形成步骤包括：在所述连接键220第一端221的导电线223表面印刷锡膏，再进行高温回流，在表面张力作用下，形成第二焊球237。
在另一实施例中，还能够先在所述连接键220第一端221的导电线223表面印刷助焊剂和焊球颗粒，再高温回流形成第二焊球237。在其它实施例中，还能够在所述连接键220第一端221的导电线223表面电镀锡柱，再高温回流形成第二焊球237。
在另一实施例中，请参考图17，还包括：提供封装体400，所述封装体400具有第五表面401，所述封装体400的第五表面401暴露出导电结构402；使所述芯片210的第一表面211和塑封层230表面与所述封装体400的第五表面401相对设置，并通过焊接工艺使所述第二焊球237与所述导电结构402相互连接。
所述封装体400内具有芯片或半导体器件，且所述芯片或半导体器件与所述导电结构电连接。由于所述导电结构402通过第二焊球237和连接键220与芯片210电连接，从而能够实现封装体400内的芯片或半导体器件与所述芯片210电连接，以此形成堆叠芯片封装结构，并且所形成的是封装体堆叠结构(PackageOnPackage，简称POP)。
综上，本实施例中，所述载体内具有位于芯片区周围的插槽，且所述插槽贯穿所述载体。所述插槽用于固定连接键，使得所述连接键位于芯片周围，而所述芯片固定于载体芯片区的第三表面。由于所述连接键的第一端位于所述插槽内，因此所述连接键与所述载体之间的接触稳定，在后续工艺中，所述连接键不易发生位移，从而保证了所述连接键与芯片之间的相对位置精确，有利于避免所述再布线层与连接键或芯片的功能区之间的位置发生偏移，进而保证了后续形成的再布线层与所述连接键以及芯片功能区之间的电连接稳定。所述连接键包括导电线，且所述连接键的第一端和第二端均暴露出导电线；由于将所述连接键的第一端固定于插槽内之后，所述连接键的第二端能够齐平于所述芯片的功能面，因此，在所述载体表面形成暴露出芯片功能区的塑封层之后，所述连接键的第二端也能够齐平于所述塑封层表面，使得所述导电线能够自所述塑封层表面贯穿至载体的插槽内，以此实现芯片第一表面至第二表面的电连接。而且，由于所述载体的第四表面暴露出所述连接键的第一端，则后续能够直接在所述载体第四表面和所述连接键的第一端表面进行后段工艺，例如形成焊球，由此能够简化工艺步骤。由于所述连接键固定于载体的插槽内，避免了后续对塑封层进行处理的步骤，能够使封装结构的形成工艺简化。综上，所述封装结构的形成方法工艺步骤简化、工艺成本降低、工艺难度降低，而且所形成的封装结构的尺寸更为精确，有利于缩小封装结构的尺寸。
图18至图19是本发明另一实施例的封装结构的形成过程的结构示意图。
在图11的基础上，请参考图18，在形成所述塑封层230之后，对所述载体200(如图11所示)的第四表面204(如图11所示)和所述连接键220进行平坦化，直至暴露出所述塑封层230表面为止，所述塑封层230暴露出所述连接键的第五端225。
在本实施例中，所述载体能够为玻璃基板、半导体基板、聚合物基板、PCB基板或金属基板。
对所述载体200的第四表面204和所述连接键220进行平坦化的工艺为化学机械抛光工艺。经过平坦化工艺之后，去除所述载体200，并且使所述连接键220的长度缩短，有利于使所形成的封装结构的厚度减薄，以此缩小封装结构的尺寸，提高封装结构的集成度。
由于所述连接键220的第一端221***插槽202内，且所述载体200的硬度较高，因此所述载体200不适宜被剥离，因此，需要自所述载体200的第四表面204进行减薄，直至去除所述载体200。
在本实施例中，对所述在载体200的第四表面204和连接键220第一端221进行的平坦化工艺为化学机械抛光工艺(CMP)；所述化学机械抛光工艺进行至暴露出塑封层230表面和芯片210的第一表面211为止。
请参考图19，在所述平坦化工艺之后，在所述连接键220第五端225的导电线223表面形成第二焊球600。
在本实施例中，在形成所述第二焊球600之前，还包括：在所述塑封层230表面形成再布线层601，所述再布线层601与所述连接键220的第二端222以及芯片210的功能区电连接；在所述再布线层601表面形成第一焊球602。
在形成所述再布线层601之前，还包括：在所述塑封层230表面形成第一绝缘层603，所述第一绝缘层603内具有分别暴露出所述连接键220第二端222的导电线223、以及芯片210功能区表面的若干第一通孔；在所述第一通孔内以及部分第一绝缘层603表面形成所述再布线层601。
在形成所述第一焊球602之前，还包括：在所述再布线层601表面形成第二绝缘层604，所述第二绝缘层604内具有暴露出部分再布线层601的第二通孔；在所述第二通孔内形成所述第一焊球602。
所述在布线层601、第一焊球602、第一绝缘层603和第二绝缘层604的结构、材料和形成工艺与前叙实施例所述相同，在此不做赘述。
在另一实施例中，提供封装体，所述封装体具有第五表面，所述封装体的第五表面暴露出导电结构；使所述芯片210与所述封装体重叠设置，并通过焊接工艺使所述第二焊球600与所述导电结构相互连接。
综上，本实施例中，在所述插槽内固定连接键之前，在所述载体的第四表面覆盖第一粘结层，所述第一粘结层封闭所述插槽的一端。当在所述插槽内固定连接键之后，所述连接键的第一端能够位于所述第一粘结层表面，所述第一粘结层能够用于避免所述连接键在垂直于载体第三表面的方向上发生位移，以此保证在形成塑封层的过程中，所述连接键的位置稳固。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种封装结构的形成方法，其特征在于，包括：
提供载体，所述载体具有芯片区，且所述载体具有相对的第三表面和第四表面；
在所述载体内形成一个或若干个插槽，所述插槽贯穿所述载体；
在所述载体芯片区的第三表面固定芯片，所述芯片具有相对的第一表面和第二表面，所述芯片的第二表面包括功能区，所述芯片的第一表面与载体的第三表面相互固定；
在所述插槽内固定连接键，所述连接键包括导电线，所述连接键包括第一端和第二端，所述连接键的第一端和第二端暴露出所述导电线，所述连接键的第一端位于所述插槽内，且所述连接键的第一端突出于或齐平于所述载体的第四表面，所述连接键的第二端齐平于所述芯片的功能区表面；
在所述载体的第三表面形成塑封层，所述塑封层包围所述芯片和连接键，所述塑封层的表面暴露出所述连接键的第二端和芯片的功能区表面；
在所述塑封层表面形成再布线层，所述再布线层与所述连接键的第二端以及芯片的功能区电连接；
在所述再布线层表面形成第一焊球。
2.如权利要求1所述的封装结构的形成方法，其特征在于，还包括：在所述插槽内固定连接键之前，在所述载体的第四表面覆盖第一粘结层，所述第一粘结层封闭所述插槽的一端；在所述插槽内固定所述连接键之后，所述连接键的第一端位于所述第一粘结层表面；在形成塑封层之后，去除所述第一粘结层。
3.如权利要求1所述的封装结构的形成方法，其特征在于，所述连接键还包括位于所述导电线侧壁表面的保护层，所述保护层暴露出所述连接键第一端和第二端的导电线。
4.如权利要求3所述的封装结构的形成方法，其特征在于，所述连接键的形成步骤包括：提供初始导电线，所述初始导电线具有第三端和第四端；在所述初始导电线的侧壁表面形成初始保护层，形成初始连接键，所述初始保护层暴露出所述初始导电线的第三端和第四端；沿垂直于所述初始导电线侧壁的方向切割所述初始保护层和初始导电线，形成若干段导电线、以及位于导电线侧壁表面的保护层。
5.如权利要求4所述的封装结构的形成方法，其特征在于，所述初始保护层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、喷涂工艺或注塑工艺。
6.如权利要求3所述的封装结构的形成方法，其特征在于，所述保护层的材料为绝缘材料。
7.如权利要求6所述的封装结构的形成方法，其特征在于，所述绝缘材料为有机绝缘材料或无机绝缘材料；所述有机绝缘材料包括聚氯乙烯；所述无机绝缘材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
8.如权利要求1所述的封装结构的形成方法，其特征在于，所述连接键的第一端尺寸与第二端尺寸相同；所述连接键第一端的导电线尺寸与第二端的导电线尺寸相同。
9.如权利要求1所述的封装结构的形成方法，其特征在于，所述连接键第一端到第二端的距离为40微米～400微米。
10.如权利要求1所述的封装结构的形成方法，其特征在于，所述导电线的材料为铜、钨、铝、金或银。
11.如权利要求1所述的封装结构的形成方法，其特征在于，还包括：在形成所述塑封层之后，在所述连接键第一端的导电线表面形成第二焊球。
12.如权利要求11所述的封装结构的形成方法，其特征在于，还包括：在形成所述塑封层之后，对所述载体的第四表面和所述连接键进行平坦化，直至暴露出所述塑封层表面为止，所述塑封层暴露出所述连接键的第五端；在所述平坦化工艺之后，在所述连接键第五端的导电线表面形成第二焊球。
13.如权利要求12所述的封装结构的形成方法，其特征在于，对所述载体的第四表面和所述连接键进行平坦化的工艺为化学机械抛光工艺。
14.如权利要求11或12所述的封装结构的形成方法，其特征在于，还包括：提供封装体，所述封装体具有第五表面，所述封装体的第五表面暴露出导电结构；使所述芯片与所述封装体重叠设置，并通过焊接工艺使所述第二焊球与所述导电结构相互连接。
15.如权利要求1所述的封装结构的形成方法，其特征在于，每个所述芯片区周围的载体内具有一个或若干个插槽。
16.如权利要求1所述的封装结构的形成方法，其特征在于，所述插槽位于载体第三表面的开口尺寸大于或等于所述连接键的第一端的尺寸；所述插槽的侧壁垂直于所述载体的第三表面。
17.如权利要求1所述的封装结构的形成方法，其特征在于，所述芯片的功能区表面暴露出焊盘；所述焊盘表面具有凸块，所述凸块的顶部表面突出于所述芯片的第二表面；所述塑封层暴露出所述凸块的顶部表面，所述凸块的顶部表面即所述芯片的功能区表面。
18.如权利要求1所述的封装结构的形成方法，其特征在于，还包括：在形成所述再布线层之前，在所述塑封层表面形成第一绝缘层，所述第一绝缘层内具有分别暴露出所述连接键第二端的导电线、以及芯片功能区表面的若干第一通孔；在所述第一通孔内以及部分第一绝缘层表面形成所述再布线层。
19.如权利要求1所述的封装结构的形成方法，其特征在于，还包括：在形成所述第一焊球之前，在所述再布线层表面形成第二绝缘层，所述第二绝缘层内具有暴露出部分再布线层的第二通孔；在所述第二通孔内形成所述第一焊球。
CN201510372267.8A 2015-06-30 2015-06-30 封装结构的形成方法 Active CN105097720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510372267.8A CN105097720B (zh) 2015-06-30 2015-06-30 封装结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510372267.8A CN105097720B (zh) 2015-06-30 2015-06-30 封装结构的形成方法

Publications (2)

Publication Number Publication Date
CN105097720A true CN105097720A (zh) 2015-11-25
CN105097720B CN105097720B (zh) 2017-12-08

Family

ID=54577834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510372267.8A Active CN105097720B (zh) 2015-06-30 2015-06-30 封装结构的形成方法

Country Status (1)

Country Link
CN (1) CN105097720B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147972A (ja) * 2017-03-02 2018-09-20 大日本印刷株式会社 貫通電極基板及びその製造方法
CN109119344A (zh) * 2017-06-23 2019-01-01 力成科技股份有限公司 半导体封装及半导体封装的制造工艺方法
CN109801883A (zh) * 2018-12-29 2019-05-24 华进半导体封装先导技术研发中心有限公司 一种扇出型堆叠封装方法及结构
CN111599694A (zh) * 2019-12-30 2020-08-28 矽磐微电子(重庆)有限公司 半导体封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115867A1 (en) * 2001-11-01 2004-06-17 Kazutaka Shibata Semiconductor device and method for manufacturing same
US20080230898A1 (en) * 2007-03-19 2008-09-25 Spansion Llc Semiconductor device and method for manufacturing thereof
TW200921782A (en) * 2007-08-02 2009-05-16 Ibm Small area, robust silicon via structure and process
CN102163561A (zh) * 2010-02-23 2011-08-24 新科金朋有限公司 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
TW201344863A (zh) * 2012-04-10 2013-11-01 Mediatek Inc 具矽通孔內連線的半導體封裝及其封裝方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115867A1 (en) * 2001-11-01 2004-06-17 Kazutaka Shibata Semiconductor device and method for manufacturing same
US20080230898A1 (en) * 2007-03-19 2008-09-25 Spansion Llc Semiconductor device and method for manufacturing thereof
TW200921782A (en) * 2007-08-02 2009-05-16 Ibm Small area, robust silicon via structure and process
CN102163561A (zh) * 2010-02-23 2011-08-24 新科金朋有限公司 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
TW201344863A (zh) * 2012-04-10 2013-11-01 Mediatek Inc 具矽通孔內連線的半導體封裝及其封裝方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147972A (ja) * 2017-03-02 2018-09-20 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2021145142A (ja) * 2017-03-02 2021-09-24 大日本印刷株式会社 貫通電極基板
CN109119344A (zh) * 2017-06-23 2019-01-01 力成科技股份有限公司 半导体封装及半导体封装的制造工艺方法
CN109801883A (zh) * 2018-12-29 2019-05-24 华进半导体封装先导技术研发中心有限公司 一种扇出型堆叠封装方法及结构
CN111599694A (zh) * 2019-12-30 2020-08-28 矽磐微电子(重庆)有限公司 半导体封装方法

Also Published As

Publication number Publication date
CN105097720B (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
CN107689359B (zh) 包括具有嵌入芯片的再布线层的半导体封装件
US8841751B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
US8492902B2 (en) Multi-layer TSV insulation and methods of fabricating the same
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
KR100721353B1 (ko) 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
CN105355569A (zh) 封装方法
CN104835808A (zh) 芯片封装方法及芯片封装结构
US9793165B2 (en) Methods of fabricating semiconductor devices
CN106549004A (zh) 具有对准标记的集成电路管芯及其形成方法
CN105374731A (zh) 封装方法
CN105225974A (zh) 封装方法
US8997344B2 (en) Method for manufacturing interposer
CN105097720A (zh) 封装结构的形成方法
CN109427658A (zh) 掩模组件和用于制造芯片封装件的方法
CN111834314A (zh) 封装结构及其制造方法
CN105225973A (zh) 封装方法
CN103339716B (zh) 单层bga基板工艺
CN204497228U (zh) 芯片封装结构
CN105390429A (zh) 封装方法
CN105097565A (zh) 封装结构的形成方法
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
CN106057786B (zh) 3d堆叠式芯片封装件
JP7102609B2 (ja) ウェハレベルシステムパッケージング方法及びパッケージング構造
CN105097728B (zh) 封装结构
CN105097764A (zh) 封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant