CN109786411B - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN109786411B
CN109786411B CN201811317620.2A CN201811317620A CN109786411B CN 109786411 B CN109786411 B CN 109786411B CN 201811317620 A CN201811317620 A CN 201811317620A CN 109786411 B CN109786411 B CN 109786411B
Authority
CN
China
Prior art keywords
pad
semiconductor substrate
conductive layer
insulating layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811317620.2A
Other languages
English (en)
Other versions
CN109786411A (zh
Inventor
申胜勋
朴德绪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109786411A publication Critical patent/CN109786411A/zh
Application granted granted Critical
Publication of CN109786411B publication Critical patent/CN109786411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

本公开提供了图像传感器。一种图像传感器包括：半导体衬底，包括像素区域和焊盘区域；在像素区域中的多个光电转换区域；在半导体衬底的前表面上的互连结构；焊盘结构，在焊盘区域中并在半导体衬底的后表面上；贯穿通路结构，在焊盘区域中并穿过半导体衬底电连接到互连结构；以及隔离结构，从半导体衬底的后表面至少部分地延伸穿过半导体衬底的焊盘区域。隔离结构在平行于半导体衬底的后表面延伸的平面中围绕焊盘结构和贯穿通路结构。

Description

图像传感器
技术领域
本发明构思涉及图像传感器，更具体地，涉及包括光电二极管的图像传感器。
背景技术
图像传感器是配置为将光学图像信号转换为电信号的装置。图像传感器可以包括像素区域和围绕该像素区域的焊盘区域，该像素区域包括接收入射光并将该光转换成电信号的多个光电二极管区域。随着这样的图像传感器的集成提高，所述多个光电二极管区域中的每个的尺寸减小，并且由于在像素区域和焊盘区域之间产生台阶差，图像传感器的制造工艺变得困难或者图像传感器的灵敏度劣化。
发明内容
本发明构思提供了图像传感器，其中可以防止在焊盘区域和像素区域之间产生台阶差，并且其中防止图像传感器的灵敏度劣化。
本发明构思提供了紧凑的图像传感器。
根据本发明构思的一方面，一种图像传感器可以包括：半导体衬底，包括像素区域和焊盘区域；在像素区域中的多个光电转换区域；在半导体衬底的前表面上的互连结构；在焊盘区域中的焊盘结构，焊盘结构在半导体衬底的后表面上；在焊盘区域中的贯穿通路结构，该贯穿通路结构穿过半导体衬底电连接到互连结构；以及隔离结构，从半导体衬底的后表面至少部分地延伸穿过半导体衬底的焊盘区域。隔离结构可以在平行于半导体衬底的后表面延伸的平面中围绕焊盘结构和贯穿通路结构。
根据本发明构思的一方面，一种图像传感器可以包括：半导体衬底，包括像素区域和焊盘区域；在像素区域中的多个光电转换区域；在半导体衬底的前表面上的互连结构；在焊盘区域中的焊盘结构，该焊盘结构嵌入在半导体衬底中，该焊盘结构包括暴露于半导体衬底的后表面的上表面；以及隔离结构，从半导体衬底的后表面至少部分地延伸穿过半导体衬底的焊盘区域。隔离结构可以在平行于半导体衬底的后表面延伸的平面中围绕焊盘结构。
根据本发明构思的一方面，一种图像传感器可以包括：半导体衬底，包括像素区域和焊盘区域；在像素区域中的多个光电转换区域；在半导体衬底的前表面上的互连结构；在焊盘区域中的焊盘结构，该焊盘结构在半导体衬底的后表面上；在焊盘区域中的贯穿通路结构，该贯穿通路结构穿过半导体衬底电连接到互连结构；以及隔离结构，从半导体衬底的后表面至少部分地延伸穿过半导体衬底的焊盘区域。隔离结构可以在平行于半导体衬底的后表面延伸的平面中围绕焊盘结构和贯穿通路结构。半导体衬底的与焊盘结构重叠的部分可以通过隔离结构而与半导体衬底的在像素区域中的另一部分电绝缘。
附图说明
从以下结合附图的详细描述，本发明构思的示例实施方式将被更清楚地理解，附图中：
图1是示出根据一些示例实施方式的图像传感器的布局图；
图2A是沿着图1的线1A-1A'截取的截面图；
图2B是图1的部分1B的放大图；
图3是示出根据一些示例实施方式的图像传感器的截面图；
图4是示出根据一些示例实施方式的图像传感器的布局图；
图5是沿着图4的线4A-4A'截取的截面图；
图6是示出根据一些示例实施方式的图像传感器的截面图；
图7是示出根据一些示例实施方式的图像传感器的截面图；
图8是示出根据一些示例实施方式的图像传感器的截面图；
图9是示出根据一些示例实施方式的图像传感器的截面图；
图10是示出根据一些示例实施方式的图像传感器的截面图；
图11是示出根据一些示例实施方式的图像传感器的截面图；
图12是示出根据一些示例实施方式的图像传感器的截面图。
图13、图14、图15、图16、图17、图18、图19、图20和图21是示出根据一些示例实施方式的制造图像传感器的方法的截面图；
图22和图23是示出根据一些示例实施方式的制造图像传感器的方法的截面图；
图24是示出根据一些示例实施方式的电子设备的图；
图25是示出根据一些示例实施方式的太阳能电池的截面图；
图26是根据一些示例实施方式的有机发光显示装置的截面图；
图27是示出根据一些示例实施方式的传感器的视图。
具体实施方式
图1是示出根据一些示例实施方式的图像传感器的布局图。图2A是沿着图1的线1A-1A'截取的截面图。图2B是图1的部分1B的放大图。
参照图1至图2B，图像传感器100可以包括：像素区域APR，包括多个光电转换区域120；和焊盘区域PDR，布置在像素区域APR的至少一侧。如图1所示，例如，焊盘区域PDR可以围绕像素区域APR。
像素区域APR可以布置在半导体衬底110上以具有任意形状。例如，如图1所示，在像素区域APR中，多个光电转换区域120可以布置为矩阵，同时在平行于半导体衬底110的上表面延伸的第一方向(例如图1的X方向)上以及在平行于半导体衬底110的上表面延伸而垂直于第一方向的第二方向(例如图1的Y方向)上形成列和行。焊盘区域PDR可以布置在半导体衬底110上以围绕像素区域APR。
半导体衬底110可以包括彼此相反的前表面110F和后表面110B。这里，为了方便起见，半导体衬底110的其上布置有滤色器182的表面被称为后表面110B，与后表面110B相反的表面被称为前表面110F。然而，本发明构思不限于此。根据一些示例实施方式，半导体衬底110可以包括p型半导体衬底。例如，半导体衬底110可以由p型硅衬底形成。根据一些示例实施方式，半导体衬底110可以包括p型体衬底和生长在p型体衬底上的p型或n型外延层。根据一些示例实施方式，半导体衬底110可以包括n型体衬底和生长在n型体衬底上的p型或n型外延层。半导体衬底110可以由有机塑料衬底形成。
在像素区域APR中，多个光电转换区域120可以布置在半导体衬底110中。所述多个光电转换区域120中的每个区域可以包括光电二极管区域122和杂质扩散区域(未示出)。
像素隔离区域124部分地穿过(“延伸穿过”)半导体衬底110并可以布置在光电转换区120中的相邻光电转换区之间。像素隔离区域124可以形成在部分地穿过半导体衬底110的像素隔离沟槽124T中。多个光电转换区域120可以通过像素隔离区域124而与邻近的光电转换区域120电绝缘。像素隔离区域124布置在如图1所示的布置为矩阵的所述多个光电转换区域120中的相邻的光电转换区域120之间，并可以是网格或网形状。根据一些示例实施方式，像素隔离区域124可以由绝缘材料诸如硅氧化物、硅氮化物或硅氮氧化物形成。
背侧绝缘层126可以布置在半导体衬底110的后表面110B上。后侧绝缘层126可以在像素区域APR和焊盘区域PDR上形成为均匀的厚度。此外，如图2A所示，背侧绝缘层126共形地形成在像素隔离沟槽124T上，并且像素隔离区域124可以在背侧绝缘层126上填充像素隔离沟槽124T。根据一些示例实施方式，背侧绝缘层126可以包括绝缘材料诸如硅氧化物、硅氮化物或硅氮氧化物。根据一些示例实施方式，背侧绝缘层126可以包括金属氧化物诸如铪氧化物、铝氧化物或钽氧化物。在这种情况下，背侧绝缘层126可以用作负固定电荷层。根据一些示例实施方式，背侧绝缘层126形成在像素隔离沟槽124T的内壁上以及在半导体衬底110的后表面110B上。然后，可以形成填充像素隔离沟槽124T的剩余部分的像素隔离区域124。根据一些示例实施方式，背侧绝缘层126和像素隔离区域124可以在相同的工艺中由相同的材料形成。在这样的情况下，背侧绝缘层126和像素隔离区域124之间的界面不能被区分。如至少图2A所示，背侧绝缘层126的侧壁可以通过焊盘沟槽150T的内壁暴露，并且焊盘绝缘层156可以在背侧绝缘层126的侧壁上延伸。
第一互连结构130可以布置在半导体衬底110的前表面110F上。第一互连结构130可以包括第一互连层131和第二互连层132。第一互连层131和第二互连层132的每个可以由多个层的层叠结构形成。第一互连层131和第二互连层132可以包括用杂质掺杂或没有用杂质掺杂的多晶硅、金属、金属硅化物、金属氮化物和含金属层中的至少一种。例如，第一互连层131和第二互连层132可以包括钨(W)、铝(Al)、铜(Cu)、钨硅化物、钛硅化物、钨氮化物、钛氮化物和掺杂的多晶硅中的至少一种。
第一层间绝缘层133可以布置为覆盖半导体衬底110的前表面110F上的第一互连结构130。第一层间绝缘层133可以包括绝缘材料诸如硅氧化物、硅氮化物或硅氮氧化物。
尽管没有示出，但是形成多个晶体管的栅电极(未示出)可以形成在半导体衬底110的前表面110F上，并且第一互连结构130还可以包括在栅电极和第一互连层131之间或在栅电极和第二互连层132之间连接的通路结构(未示出)。栅电极和通路结构可以被第一层间绝缘层133覆盖。
根据一些示例实施方式，所述多个晶体管可以包括：传输晶体管(未示出)，配置为将由光电转换区域120产生的电荷传输到浮置扩散区域；复位晶体管(未示出)，配置为周期性地复位存储在浮置扩散区域中的电荷；驱动晶体管(未示出)，配置为用作源极跟随器缓冲放大器并根据浮置扩散区域中充入的电荷来缓冲信号；以及选择晶体管(未示出)，执行切换和寻址以选择像素区域APR。然而，所述多个晶体管不限于此。
电连接到第一互连结构130的贯穿通路结构140可以布置在焊盘区域PDR中。电连接到贯穿通路结构140的焊盘结构150可以布置在贯穿通路结构140的一侧。如至少图2A中所示，在焊盘区域PDR中，隔离结构160可以布置为围绕贯穿通路结构140和焊盘结构150。
如图2B所示，从半导体衬底110的后表面110B看(例如，在Z方向上看)，隔离结构160布置为围绕贯穿通路结构140和焊盘结构150，并且隔离结构160可以不布置在贯穿通路结构140和焊盘结构150之间。换句话说，如至少图2A-图2B中所示，隔离结构160可以布置为在平行于半导体衬底110的后表面110B延伸的平面中围绕贯穿通路结构140和焊盘结构150。半导体衬底110的由隔离结构160至少部分地限制(“限定”)的部分被称为隔离区域IR。隔离区域IR可以指半导体衬底110的与贯穿通路结构140和焊盘结构150重叠的部分。如至少图2A中所示，隔离区域IR和焊盘结构150可以在垂直于半导体衬底110的后表面110B延伸的方向上彼此重叠(例如，“可以垂直地重叠”)。如至少图2A中所示，隔离结构160可以不在半导体衬底110内的贯穿通路结构140和焊盘结构150之间。换句话说，焊盘结构150和贯穿通路结构140可以在平行于半导体衬底110的后表面110B延伸的平面中共同地被隔离结构160围绕。贯穿通路结构140可以在垂直于半导体衬底110的后表面110B延伸的方向上与焊盘结构150重叠。
隔离区域IR由环形隔离结构160围绕，并且一个焊盘结构150和三个贯穿通路结构140可以布置在隔离区域IR中。本发明构思不限于此。多个焊盘结构150和多个贯穿通路结构140可以布置在隔离区域IR中。
贯穿通路结构140可以布置为填充穿过半导体衬底110的贯穿通路沟槽140T。贯穿通路沟槽140T可以在半导体衬底110的整个厚度上从半导体衬底110的前表面110F延伸到半导体衬底110的后表面110B(例如贯穿半导体衬底110)。在图2A中，在与半导体衬底110的后表面110B的水平面相同的水平面处的贯穿通路沟槽140T的宽度略微大于在与前表面110F的水平面相同的水平面处的贯穿通路沟槽140T的宽度。然而，本发明构思不限于此。
贯穿通路结构140可以包括共形地形成在贯穿通路沟槽140T的内壁上的第一通路导电层142和形成在第一通路导电层142上以填充贯穿通路沟槽140T的第二通路导电层144。第一通路导电层142可以从贯穿通路沟槽140T的内壁延伸到背侧绝缘层126上。第一通路导电层142可以包括金属诸如Ti、钛氮化物(TiN)、钽(Ta)、钽氮化物(TaN)、TiW、W、Al、钴(Co)、镍(Ni)或Cu。第二通路导电层144可以包括金属诸如W、Al、Co、Ni或Cu。例如，第一通路导电层142和第二通路导电层144中的每个可以由单个金属层或多种金属材料的双层形成(“可以至少部分地包括单个金属层或多种金属材料的双层”)。第二通路导电层144可以包括与第一通路导电层142不同的材料。然而，本发明构思不限于此。此外，如图2A所示，第二通路导电层144可以完全填充贯穿通路沟槽140T。与图2A不同，第二通路导电层144可以仅填充贯穿通路沟槽140T的一部分(例如贯穿通路沟槽140T的上侧壁)。如图2A所示，第二通路导电层144可以脱离与焊盘沟槽150T的直接接触，并且第一通路导电层142可以连接到焊盘沟槽150T并可以连接到第一焊盘导电层152和第二焊盘导电层154中的至少一个。
贯穿通路结构140可以穿过半导体衬底110电连接到第一互连结构130。例如，如图2A所示，贯穿通路结构140可以布置为使得第一通路导电层142的端部接触第二互连层132。
焊盘结构150可以布置在半导体衬底110的后表面110B上，从而在平行于衬底110的前表面110F的方向上与贯穿通路结构140间隔开、脱离与贯穿通路结构140的直接接触、或者与贯穿通路结构140分离。焊盘结构150可以布置在形成于半导体衬底110的后表面110B上以具有第一深度H1的焊盘沟槽150T中。焊盘结构150可以具有位于比半导体衬底110的后表面110B低的水平面处(例如，“相对于半导体衬底110的后表面110B更靠近半导体衬底110的前表面110F”)的底表面。焊盘结构150被埋入或嵌入在半导体衬底110中。焊盘结构150的上表面可以暴露到半导体衬底110的后表面110B。焊盘结构150可以是埋入型焊盘，其中焊盘结构150的至少一部分埋入在半导体衬底110中。
焊盘结构150可以包括共形地形成在焊盘沟槽150T的内壁上并接触半导体衬底110和/或嵌入在半导体衬底110中的第一焊盘导电层152以及在第一焊盘导电层152上填充焊盘沟槽150T的剩余部分的第二焊盘导电层154。焊盘绝缘层156可以在焊盘沟槽150T和第一焊盘导电层152之间，使得第一焊盘导电层152在焊盘绝缘层156上，并且第二焊盘导电层154在焊盘绝缘层156上。此外，焊盘绝缘层156可以在第二焊盘导电层154和半导体衬底110之间，并且焊盘绝缘层156可以在第一焊盘导电层152和半导体衬底110之间，结果，第二焊盘导电层154可以(例如，通过至少焊盘绝缘层156)脱离与半导体衬底110的直接接触。
焊盘绝缘层156可以在半导体衬底110的后表面110B的整个区域中布置在焊盘沟槽150T的内壁上(例如可以在其上共形地延伸)，其中焊盘沟槽150T从半导体衬底110的后表面110B延伸到半导体衬底110中。焊盘绝缘层156可以布置在像素区域APR和焊盘区域PDR两者中的背侧绝缘层126上。焊盘绝缘层156可以由绝缘材料诸如硅氧化物、硅氮化物或硅氮氧化物形成。焊盘绝缘层156可以在与半导体衬底110的上表面(例如后表面110B)垂直的第三方向(Z方向)上具有约几至约几千/>的第一厚度。
由于焊盘结构150布置在隔离区域IR中，因为可以确保焊盘结构150和像素区域APR之间的足够的电绝缘，所以焊盘绝缘层156的第一厚度可以相对小。焊盘绝缘层156形成在像素区域APR和焊盘区域PDR的整个上表面上，并且布置在像素区域APR上的焊盘绝缘层156可以用作抗反射层。因此，如果焊盘绝缘层156的第一厚度大，则图像传感器的灵敏度会劣化。然而，由于焊盘结构150布置在隔离区域IR中，所以焊盘绝缘层156的第一厚度可以相对小，使得像素区域APR的灵敏度不会劣化。
第一焊盘导电层152可以从焊盘沟槽150T的内壁延伸到半导体衬底110的后表面110B，并可以连接到第一通路导电层142。第一焊盘导电层152可以包括金属诸如Ti、TiN、Ta、TaN、TiW、W、Al、Co、Ni或Cu。例如，第一焊盘导电层152和第二焊盘导电层154中的每个可以由单个金属层或多种金属材料的双层形成。第二焊盘导电层154可以包括与第一焊盘导电层152不同的材料。然而，本发明构思不限于此。
焊盘结构150可以通过贯穿通路结构140电连接到第一互连结构130。外部连接端子(未示出)可以布置在焊盘结构150上。通过外部连接端子，图像信号、控制信号或电源电压可以被提供或传输到第一互连结构130。
隔离结构160可以包括隔离绝缘层162。隔离绝缘层162可以填充隔离沟槽160T，该隔离沟槽160T至少部分地穿过(“延伸穿过”)焊盘区域PDR中的半导体衬底110，使得隔离结构160从半导体衬底110的后表面110B至少部分地延伸穿过焊盘区域PDR。隔离绝缘层162可以包括绝缘材料诸如硅氧化物、硅氮化物和硅氮氧化物。如图2A所示，背侧绝缘层126共形地形成在隔离沟槽160T上，并且隔离绝缘层162可以在背侧绝缘层126上填充隔离沟槽160T。然而，本发明构思不限于此。
如图2B所示，从半导体衬底110的后表面110B看，隔离结构160与贯穿通路结构140和焊盘结构150分隔开特定的(或可选地，预定的)距离并且是环形的以围绕贯穿通路结构140和焊盘结构150。隔离结构160具有正方形的环形横截面、多边形的环形横截面、倒圆的正方形环形横截面、椭圆形的环形横截面等。然而，本发明构思不限于此。
如图2B所示，隔离结构160布置在贯穿通路结构140的一侧，并且焊盘结构150可以布置在与贯穿通路结构140的所述一侧相反的另一侧。隔离结构160可以不布置在贯穿通路结构140和焊盘结构150之间的区域中。在图2B中，焊盘结构150和贯穿通路结构140不与隔离结构160重叠。然而，与图2B不同，第一焊盘导电层152的部分和第一通路导电层142的部分可以以特定的(或可选地，预定的)长度延伸到半导体衬底110的后表面110B上并可以与隔离结构160重叠。在一些示例实施方式中，并且如至少图2A中所示，第一通路导电层142和第一焊盘导电层152在垂直于半导体衬底110的后表面110B延伸的方向上不与隔离结构160重叠。
如图2B所示，焊盘沟槽150T可以在平行于半导体衬底110的上表面延伸的第一方向(图2B的X方向)上具有第一宽度W1。焊盘沟槽150T可以在第一方向上与贯穿通路沟槽140T分隔开第一距离D1。在隔离结构160的第一方向上彼此面对的两个侧壁可以彼此分隔开第二距离D2。也就是，隔离区域IR在第一方向上的宽度可以对应于第二距离D2。在隔离区域IR中，由于焊盘沟槽150T和贯穿通路沟槽140T可以彼此分隔开相对小的第一距离D1，所以焊盘区域PDR的面积可以减小。
此外，由于焊盘绝缘层156形成为小的厚度，所以布置在焊盘沟槽150T中的焊盘结构150在第一方向上的第二宽度W2可以相对大。
如图2A和图2B所示，由于隔离结构160可以布置为至少部分地穿过半导体衬底110并围绕焊盘结构150和贯穿通路结构140，所以隔离区域IR(例如半导体衬底110的与焊盘结构150重叠的部分)可以通过隔离结构160而与半导体衬底110的另一部分电绝缘。例如，隔离区域IR可以与像素区域APR的半导体衬底110电绝缘并且隔离区域IR可以与另一相邻的隔离区域IR电绝缘。
钝化层180可以布置在焊盘结构150的上表面的一部分、焊盘绝缘层156和贯穿通路结构140上。钝化层180可以覆盖整个像素区域APR。除了焊盘结构150的上表面的一部分之外，焊盘区域PDR的整个上表面可以被钝化层180覆盖。钝化层180可以包括绝缘材料，诸如硅氧化物、硅氮化物和硅氮氧化物。
在像素区域APR中，滤色器182和微透镜184可以布置在钝化层180上。支撑衬底186可以布置在半导体衬底110的前表面110F上，使第一层间绝缘层133插置在其间。
通常，当焊盘结构布置在半导体衬底110的后表面110B上时，由于焊盘结构的厚度，在像素区域APR的上表面和焊盘区域PDR的上表面之间会产生台阶差。在像素区域APR上形成滤色器182的工艺中，由于该台阶差，会发生图案化工艺缺陷。然而，根据以上示例实施方式，由于焊盘结构150可以具有其中焊盘结构150布置在焊盘沟槽150T中的掩埋型焊盘结构，所以可以防止在像素区域APR的上表面和焊盘区域PDR的上表面之间产生台阶差并防止在形成滤色器的工艺中发生图案化缺陷。
此外，在掩埋型焊盘结构中，为了使焊盘结构150与半导体衬底110电绝缘，可以形成足够厚度的焊盘绝缘层156。在这种情况下，由于布置在像素区域APR上的焊盘绝缘层156用作反射防止层，所以图像传感器的灵敏度会劣化。然而，根据以上示例实施方式，由于隔离结构160布置为围绕焊盘结构150和贯穿通路结构140，所以布置在隔离区域IR中的焊盘结构150可以与隔离区域IR之外的半导体衬底110充分地电绝缘。因此，焊盘绝缘层156可以是薄的，因此可以防止在厚的焊盘绝缘层156布置在像素区域APR上的情况下发生的图像传感器100的灵敏度劣化。
此外，根据上述示例实施方式，由于在隔离区域IR中焊盘结构150和贯穿通路结构140彼此分隔开小的距离，所以焊盘区域PDR的面积可以减小。因此，图像传感器可以是紧凑的。
总之，根据上述示例实施方式的图像传感器100可以具有提高的灵敏度并可以是紧凑的。此外，可以防止在图像传感器100的制造工艺中产生图案化缺陷。
图3是示出根据一些示例实施方式的图像传感器100A的截面图。图3示出沿着图1的线1A-1A'截取的截面。在图3中，与图1和图2B的那些附图标记相同的附图标记表示相同的元件。在图3中，可以不形成参照图2A描述的焊盘绝缘层156。
参照图3，焊盘结构150A可以包括形成在焊盘沟槽150T的内壁上的第一焊盘导电层152和在第一焊盘导电层152上的填充焊盘沟槽150T的剩余部分的第二焊盘导电层154。
如图3所示，第一焊盘导电层152可以直接接触半导体衬底110。此外，由于没有形成焊盘绝缘层156，第一焊盘导电层152可以直接接触背侧绝缘层126。背侧绝缘层126可以包括由焊盘沟槽150T暴露的侧壁126T，并且第一焊盘导电层152可以延伸到背侧绝缘层126的侧壁126T上。
在焊盘区域PDR中，由于贯穿通路结构140和焊盘结构150A被隔离结构160围绕，所以隔离区域IR可以与除了隔离区域IR之外的半导体衬底110电绝缘。因此，可以省略用于使焊盘结构150与半导体衬底110绝缘的焊盘绝缘层156。
由于焊盘绝缘层156没有形成在像素区域APR和焊盘区域PDR两者上，所以可以防止在厚的焊盘绝缘层156布置在像素区域APR上的情况下发生的图像传感器100A的灵敏度劣化。
图4是示出根据一些示例实施方式的图像传感器100B的布局图。图5是沿着图4的线4A-4A'截取的截面图。在图4和图5中，与图1至图3的那些附图标记相同的附图标记表示相同的元件。
参照图4和图5，贯穿通路结构140B和焊盘结构150B可以布置为彼此重叠。从半导体衬底110的后表面110B看，贯穿通路结构140B和焊盘结构150B布置为重叠，并且隔离结构160可以围绕焊盘结构150B的整个侧壁。
贯穿通路沟槽140TB可以从半导体衬底110的前表面110F朝向后表面110B延伸至特定的(或可选地，预定的)深度，并可以连接到焊盘沟槽150TB(或与焊盘沟槽150TB连通)。焊盘沟槽150TB可以从半导体衬底110的后表面110B朝向前表面110F延伸并可以连接到贯穿通路沟槽140TB的上端。
第一通路导电层142共形地形成在贯穿通路沟槽140TB的内壁上。第一通路导电层142和第一焊盘导电层152可以在贯穿通路沟槽140TB和焊盘沟槽150TB的连接点处彼此连接。
根据一些示例实施方式，第一通路导电层142和第一焊盘导电层152可以在相同的工艺中由相同的材料形成。在这样的情况下，如图5所示，一种导电材料可以在贯穿通路沟槽140TB的内壁和焊盘沟槽150TB的内壁上连续地形成。根据一些示例实施方式，第一焊盘导电层152在形成第一通路导电层142之后形成，或者第一通路导电层142可以在形成第一焊盘导电层152之后形成。
第二通路导电层144可以在填充贯穿通路沟槽140TB的同时连接到第二焊盘导电层154。根据一些示例实施方式，第二通路导电层144和第二焊盘导电层154可以在相同的工艺中由相同的材料形成。
根据上述示例实施方式，由于焊盘结构150B和贯穿通路结构140B布置为在隔离区域IR中彼此重叠，所以焊盘区域PDR的面积可以减小并且图像传感器100B可以是紧凑的。
此外，尽管焊盘绝缘层156具有相对小的厚度，但是布置在隔离区域IR中的焊盘结构150B可以与半导体衬底110的在隔离区域IR之外的部分充分地电绝缘。因此，可以防止在厚的焊盘绝缘层156布置在像素区域APR上的情况下发生的图像传感器100B的灵敏度劣化。
图6是示出根据一些示例实施方式的图像传感器100C的截面图。图6示出沿着图4的线4A-4A'截取的截面。在图6中，与图1至图5中的那些附图标记相同的附图标记表示相同的元件。
参照图6，贯穿通路结构140C和焊盘结构150C可以布置为彼此重叠。焊盘绝缘层156(参照图5)可以不形成在焊盘结构150C和焊盘沟槽150TB之间。焊盘结构150C可以包括直接接触焊盘沟槽150TB的内壁的第一焊盘导电层152和在第一焊盘导电层152上的填充焊盘沟槽150TB的剩余部分的第二焊盘导电层154。
根据上述示例实施方式，由于焊盘结构150C和贯穿通路结构140C布置为在隔离区域IR中重叠，所以焊盘区域PDR的面积可以减小并且图像传感器100C可以是紧凑的。
此外，尽管焊盘绝缘层156不形成在像素区域APR和焊盘区域PDR两者上，但是布置在隔离区域IR中的焊盘结构150C可以与半导体衬底110的在隔离区域IR之外的部分充分地电绝缘。因此，可以防止在厚的焊盘绝缘层156布置在像素区域APR上的情况下发生的图像传感器100C的灵敏度劣化。
图7是示出根据一些示例实施方式的图像传感器100D的截面图。图7示出沿着图4的线4A-4A'截取的截面。在图7中，与图1至图6的那些附图标记相同的附图标记表示相同的元件。在图7中，可以不形成参照图5描述的焊盘沟槽150TB。
参照图7，贯穿通路沟槽140TD可以延伸以穿过半导体衬底110，焊盘结构150D可以在贯穿通路结构140D上。例如，焊盘结构150D可以包括依次形成在背侧绝缘层126上的第一焊盘导电层152和第二焊盘导电层154，并且背侧绝缘层126可以连接到隔离结构160。此外，焊盘结构150D可以在背侧绝缘层126上。贯穿通路结构140D和焊盘结构150D可以布置为重叠。如图7所示，焊盘结构150D可以具有位于比半导体衬底110的后表面110B更高的水平面处(例如“相对于后表面110B远离半导体衬底110)的底表面。
根据上述示例实施方式，由于焊盘结构150D和贯穿通路结构140D布置为在隔离区域IR中重叠，所以焊盘区域PDR的面积可以减小并且图像传感器100D可以是紧凑的。
此外，尽管焊盘绝缘层没有形成在像素区域APR和焊盘区域PDR两者上，但是布置在隔离区域IR中的焊盘结构150D可以与半导体衬底110的在隔离区域IR之外的部分充分地电绝缘。因此，可以防止在厚的焊盘绝缘层156布置在像素区域APR上的情况下发生的图像传感器100D的灵敏度劣化。
图8是示出根据一些示例实施方式的图像传感器100E的截面图。图8示出沿着图1的线1A-1A'截取的截面。在图8中，与图1至图7的那些附图标记相同的附图标记表示相同的元件。
参照图8，像素隔离区域124A可以包括像素隔离绝缘层124Aa和杂质区域124Ab。像素隔离沟槽124T可以从半导体衬底110的后表面110B朝向前表面110F延伸从而部分地穿过半导体衬底110。像素隔离绝缘层124Aa可以填充像素隔离沟槽124T。杂质区域124Ab可以形成在像素隔离绝缘层124Aa下面。
隔离结构160A可以包括隔离绝缘层162Aa和杂质区域162Ab。隔离沟槽160T可以从半导体衬底110的后表面110B朝向前表面110F延伸从而部分地穿过半导体衬底110。隔离绝缘层162Aa可以填充隔离沟槽160T。杂质区域162Ab可以形成在隔离绝缘层162Aa下面。
图9是示出根据一些示例实施方式的图像传感器100F的截面图。图9示出沿着图1的线1A-1A'截取的截面。在图9中，与图1至图8的那些附图标记相同的附图标记表示相同的元件。
参照图9，像素隔离区域124B可以包括像素隔离绝缘层124Ba和像素隔离导电层124Bb。像素隔离沟槽124T可以从半导体衬底110的前表面110F朝向后表面110B延伸从而穿过半导体衬底110。像素隔离绝缘层124Ba共形地形成在像素隔离沟槽124T的侧壁上，并且像素隔离导电层124Bb可以在像素隔离绝缘层124Ba上填充像素隔离沟槽124T。
在图9中，像素隔离沟槽124T从半导体衬底110的前表面110F朝向后表面110B延伸从而穿过半导体衬底110。像素隔离沟槽124T被示出为在与半导体衬底110的前表面110F相同的水平面处具有最大的宽度。然而，根据一些示例实施方式，像素隔离沟槽124T从半导体衬底110的后表面110B朝向前表面110F延伸从而穿过半导体衬底110，并且像素隔离沟槽124T可以在与半导体衬底110的后表面110B相同的水平面处具有最大的宽度。
尽管没有示出，但是可以形成电连接到像素隔离导电层124Bb的额外互连结构(未示出)。负电压可以通过该额外互连结构施加到像素隔离导电层124Bb。因此，由于可以防止空穴聚集在像素隔离绝缘层124Ba的表面上，所以可以减少图像传感器100F的暗电流的产生。
图10是示出根据一些示例实施方式的图像传感器100G的截面图。图10示出沿着图1的线1A-1A'截取的截面。在图10中，与图1至图9的那些附图标记相同的附图标记表示相同的元件。
参照图10，焊盘结构150G可以包括共形地形成在焊盘沟槽150T的内壁上的第一焊盘导电层152G和形成在第一焊盘导电层152G上而不完全填充焊盘沟槽150T的第二焊盘导电层154G。间隙154GS可以形成在第二焊盘导电层154G的侧壁154GW与布置在焊盘沟槽150T的侧壁上的第一焊盘导电层152G之间。根据一些示例实施方式，第二焊盘导电层154G可以通过在焊盘沟槽150T的内壁上形成第一焊盘导电层152G、在第一焊盘导电层152G上形成导电层(未示出)以填充焊盘沟槽150T、以及图案化该导电层而形成。
图11是示出根据一些示例实施方式的图像传感器100H的截面图。图11示出沿着图1的线1A-1A'截取的截面。在图11中，与图1至图10的那些附图标记相同的附图标记表示相同的元件。
参照图11，图像传感器100H可以具有其中半导体衬底110和下衬底170彼此附接的堆叠结构。
在下衬底170中，可以形成由隔离层170I限定的有源区(未示出)。栅极结构172G可以布置在下衬底170上。栅极结构172G可以配置用于向各个光电转换区域120提供均匀的信号或用于控制来自各个光电转换区域的输出信号的多个互补金属氧化物半导体(CMOS)晶体管。例如，所述晶体管可以配置各种逻辑电路(诸如时序发生器、行解码器、行驱动器、相关双采样器(CDS)、模数转换器(ADC)、锁存器和列解码器)的每个。然而，本发明构思不限于此。
第二互连结构174可以形成在下衬底170之上。第二互连结构174可以包括第三互连层175和第四互连层176。第二层间绝缘层178可以布置在下衬底170上以覆盖栅极结构172G和第二互连结构174。
第一层间绝缘层133可以附接在第二层间绝缘层178上。根据一些示例实施方式，第一层间绝缘层133和第二层间绝缘层178可以通过氧化物-氧化物直接键合法彼此附接。根据一些示例实施方式，粘合构件(未示出)可以插设在第一层间绝缘层133和第二层间绝缘层178之间。
贯穿通路沟槽140T穿过半导体衬底110和第一层间绝缘层133，并可以连接到第二互连结构174的一部分。如图11所示，贯穿通路结构140连接到第一互连结构130和第二互连结构174两者，并且贯穿通路结构140的底部可以被第二层间绝缘层178围绕。
图12是示出根据一些示例实施方式的图像传感器100I的截面图。图12示出沿着图1的线1A-1A'截取的截面。在图12中，与图1至图11的那些附图标记相同的附图标记表示相同的元件。
参照图12，图像传感器100I具有其中半导体衬底110和下衬底170彼此附接的堆叠结构。可以不形成参照图11描述的焊盘绝缘层156。
图13至图21是示出根据一些示例实施方式的制造图像传感器100H的方法的截面图。在图13至图21中，按工艺顺序示出与沿着图1的线1A-1A'截取的截面对应的截面。在图13至图21中，与图1至图12的那些附图标记相同的附图标记表示相同的元件。
参照图13，在下衬底170上形成限定有源区(未示出)的隔离层170I之后，栅极结构172G可以形成在下衬底170上。然后，第二互连结构174和覆盖第二互连结构174的第二层间绝缘层178可以通过在下衬底170上形成导电层(未示出)、图案化该导电层以及形成绝缘层(未示出)以覆盖图案化的导电层而形成。
然后，提供包括彼此相反的前表面110F和后表面110B的半导体衬底110。
光电转换区域120和阱区域(未示出)可以通过从半导体衬底110的前表面110F注入离子来形成。例如，光电转换区域120可以通过掺杂n型杂质而形成，并且阱区域可以通过掺杂p型杂质而形成。
然后，通过在半导体衬底110的前表面110F上形成导电层(未示出)、图案化该导电层、以及形成绝缘层(未示出)以覆盖图案化的导电层，可以在半导体衬底110上形成第一互连结构130和覆盖第一互连结构130的第一层间绝缘层133。
然后，下衬底170可以附接到半导体衬底110。例如，下衬底170可以附接到半导体衬底110，使得第一层间绝缘层133通过氧化物-氧化物直接键合法直接接触第二层间绝缘层178。
参照图14，像素隔离沟槽124T和隔离沟槽160T可以通过在半导体衬底110的后表面110B上形成第一掩模图案(未示出)以及使用该第一掩模图案作为蚀刻掩模从后表面110B蚀刻半导体衬底110而形成。
根据一些示例实施方式，像素隔离沟槽124T和隔离沟槽160T可以形成为不完全穿过半导体衬底110，使得半导体衬底110在像素隔离沟槽124T的底部和隔离沟槽160T的底部暴露。
根据一些示例实施方式，像素隔离沟槽124T和隔离沟槽160T可以形成为完全穿过半导体衬底110。第一层间绝缘层133可以通过像素隔离沟槽124T的底部和隔离沟槽160T的底部暴露。
根据一些示例实施方式，图8中示出的像素隔离区域124A和隔离结构160A可以通过形成像素隔离沟槽124T和隔离沟槽160T以不完全穿过半导体衬底110以及对由像素隔离沟槽124T的底部和隔离沟槽160T的底部暴露的半导体衬底110执行离子注入工艺而形成。
根据一些示例实施方式，在形成像素隔离沟槽124T之后，可以形成隔离沟槽160T。
参照图15，背侧绝缘层126可以使用绝缘材料通过化学气相沉积(CVD)工艺和/或原子层沉积(ALD)工艺形成在半导体衬底110的后表面110B上以及在像素隔离沟槽124T的内壁和隔离沟槽160T的内壁上。
通过在半导体衬底110的后表面110B上形成填充像素隔离沟槽124T和隔离沟槽160T的绝缘层(未示出)并平坦化绝缘层的上部直到背侧绝缘层126的上表面被暴露，像素隔离区域124和隔离绝缘层162可以分别形成在像素隔离沟槽124T和隔离沟槽160T中。这里，隔离区域IR可以限定在半导体衬底110的由隔离绝缘层162围绕的部分中。
参照图16，焊盘沟槽150T可以通过在背侧绝缘层126上形成第二掩模图案(未示出)以及通过使用第二掩模图案作为蚀刻掩模蚀刻背侧绝缘层126和半导体衬底110来形成。背侧绝缘层126的侧壁126T可以被焊盘沟槽150T暴露。
参照图17，焊盘绝缘层156可以形成在背侧绝缘层126的内壁和焊盘沟槽150T的内壁上。例如，焊盘绝缘层156可以通过CVD工艺和/或ALD工艺由绝缘材料形成。
当焊盘沟槽150T形成在隔离区域IR中时，焊盘绝缘层156可以具有相对小的厚度。焊盘绝缘层156可以具有约几至约几百nm的第一厚度。通常，由于焊盘绝缘层156包括绝缘材料，所以焊盘绝缘层156可以用作反射防止层。当焊盘绝缘层156的厚度较大时，由于入射在像素区域上的光的量减少，所以图像传感器的灵敏度会劣化。然而，根据实施方式，由于焊盘绝缘层156形成在隔离区域IR中，所以焊盘绝缘层可以具有相对小的厚度。因此，可以防止图像传感器的灵敏度劣化。
与图17不同，可以不形成焊盘绝缘层156。在这种情况下，可以形成参照图3描述的图像传感器100A。如上所述，焊盘沟槽150T可以形成在隔离区域IR中，并且布置在焊盘沟槽150T中的焊盘结构150(参照图2A)可以与隔离区域IR之外的区域电绝缘。因此，可以省略焊盘绝缘层156，从而可以防止图像传感器的灵敏度劣化。
参照图18，贯穿通路沟槽140T可以通过在焊盘绝缘层156上形成第三掩模图案(未示出)以及通过使用第三掩模图案作为蚀刻掩模顺序地蚀刻焊盘绝缘层156、背侧绝缘层126、半导体衬底110、第一层间绝缘层133和第二层间绝缘层178而形成。
贯穿通路沟槽140T可以布置在隔离区域IR中以与焊盘沟槽150T分隔开第一距离D1。贯穿通路沟槽140T与焊盘沟槽150T分隔开相对小的第一距离D1。因此，隔离区域IR的宽度D2可以是小的。也就是，由于隔离结构160不在贯穿通路沟槽140T和焊盘沟槽150T之间，所以从贯穿通路沟槽140T到焊盘沟槽150T的第一距离D1和/或隔离区域IR的宽度D2可以是小的。因此，焊盘区域PDR可以是小的。
参照图19，第一导电层152P可以共形地形成在焊盘绝缘层156上以及在贯穿通路沟槽140T的内壁和焊盘沟槽150T的内壁上。第一导电层152P可以通过CVD工艺和/或ALD工艺由金属诸如Ti、TiN、Ta、TaN、TiW、W、Al、Co、Ni或Cu形成。第一导电层152P可以电连接到在贯穿通路沟槽140T的底部处的第二互连结构174。
参照图20，第二导电层154P可以形成在第一导电层152P上至足够填充贯穿通路沟槽140T的剩余部分和焊盘沟槽150T的剩余部分的厚度。第二导电层154P可以通过使用CVD工艺、ALD工艺或电镀工艺由金属诸如W、Al、Co、Ni或Cu形成。
根据一些示例实施方式，第二导电层154P可以完全填充贯穿通路沟槽140T。根据一些示例实施方式，第二导电层154P可以仅填充贯穿通路沟槽140T的上部入口。
参照图21，通过由平坦化工艺去除第二导电层154P的上部分直到第一导电层152P(参照图20)的上表面被暴露，第二焊盘导电层可以留在焊盘沟槽150T中并且第二通路导电层144可以留在贯穿通路沟槽140T中。
通过在第一导电层152P的暴露的上表面上形成第四掩模图案(未示出)以及通过使用第四掩模图案作为蚀刻掩模来图案化第一导电层152P，第一通路导电层142和第一焊盘导电层152可以保留。第一通路导电层142可以延伸到焊盘绝缘层156的上表面上，同时围绕第二通路导电层144的侧壁和底表面。第一焊盘导电层152可以延伸到焊盘绝缘层156上，同时围绕第二焊盘导电层154的侧壁和底表面。第一焊盘导电层152连接到焊盘绝缘层156上的第一通路导电层142，使得贯穿通路结构140和电连接到贯穿通路结构140的焊盘结构150可以被形成。
焊盘结构150可以在第一方向(X方向)上具有第二宽度W2，焊盘绝缘层156形成为小的厚度使得焊盘结构150的第二宽度W2可以是大的。
再次参照图11，通过在半导体衬底110的后表面110B上形成钝化层180并图案化钝化层180，可以暴露焊盘结构150的上表面。
然后，滤色器182和微透镜184可以形成在钝化层上。
焊盘结构150具有在与贯穿通路结构140的上表面相同的水平面处的上表面，并且像素区域APR的上表面与焊盘区域PDR的上层之间的水平面差异可以是可忽略的。因此，可以防止在用于形成滤色器182和微透镜184的涂覆层图案化工艺中产生图案化缺陷。
图像传感器100H可以通过以上工艺完成。
图22和图23是示出根据一些示例实施方式的制造图像传感器100I的方法的截面图。在图22至图23中，按工艺顺序示出与沿着图1的线1A-1A'截取的截面相对应的截面。在图22至图23中，与图1至图21的那些附图标记相同的附图标记表示相同的元件。
通过执行参照图13至图15描述的工艺，可以在半导体衬底110中形成像素隔离区域124A和隔离结构160A。
参照图22，贯穿通路沟槽140T和焊盘沟槽150T可以通过在背侧绝缘层126上形成第二掩模图案(未示出)以及使用第二掩模图案作为蚀刻掩模蚀刻背侧绝缘层126和半导体衬底110而形成。在形成贯穿通路沟槽140T和焊盘沟槽150T的工艺中，背侧绝缘层126的侧壁126T可以通过焊盘沟槽150T暴露。
根据一些示例实施方式，贯穿通路沟槽140T和焊盘沟槽150T可以在相同的工艺中形成。然而，本发明构思不限于此。根据一些示例实施方式，在形成贯穿通路沟槽140T之后，可以形成焊盘沟槽150T。
参照图23，第一导电层152P可以共形地形成在背侧绝缘层126上以及在贯穿通路沟槽140T的内壁和焊盘沟槽150T的内壁上。第一导电层152P可以电连接到贯穿通路沟槽140T的底部处的第二互连结构174。
参照图23，通过在第一导电层152P(参照图22)上形成第二导电层154P(参照图20)以具有足够填充通路沟槽140T的剩余部分和焊盘沟槽150P的剩余部分的厚度以及通过平坦化工艺去除第二导电层154P的上部分直到第一导电层152P的上表面被暴露，第二焊盘导电层154可以留在焊盘沟槽150T中并且第二通路导电层144可以留在贯穿通路沟槽140T中。
焊盘结构150A可以形成为在第一方向(X方向)上具有第二宽度W2A。与图20不同，由于没有形成焊盘绝缘层156，所以焊盘结构150A的第二宽度W2A可以相对大。
然后，图像传感器100I可以通过执行参照图21描述的工艺来完成。
根据制造图像传感器100I的方法，由于焊盘沟槽150T和贯穿通路沟槽140T可以同时形成，所以图像传感器100I可以通过简化的工艺形成。
如这里所述的图像传感器可以被包括在电子器件中。如这里所述的，电子器件可以是例如具有包括电极、有源层和封装膜的结构的任何电子器件。例如，电子器件可以是光电器件、有机发光二极管、太阳能电池、光电传感器等，但是不限于此。
电子器件可以被包括在各种电子装置(例如移动电话、数码照相机、太阳能电池、有机发光二极管(OLED)显示器等)中，但是不限于此。
图24是示出根据一些示例实施方式的电子设备2400的图。
参照图24，电子设备2400包括存储器2420、处理器2430、器件2440和通信接口2450。器件2440可以包括这里示出和描述的任何电子器件。
电子设备2400可以被包括在一个或更多个不同的电子设备(包括例如移动电话、数码照相机、传感器设备、生物传感器设备等)中。在一些示例实施方式中，电子设备2400可以包括图像提供服务器、移动设备、计算设备、图像输出设备和图像捕捉设备中的一个或多个。移动设备可以包括移动电话、智能手机、个人数字助理(PDA)、其一些组合等。计算设备可以包括个人计算机(PC)、平板计算机、膝上型计算机、笔记本计算机、其一些组合等。图像输出设备可以包括电视机、智能电视机、其一些组合等。图像捕捉设备可以包括照相机、便携式摄像机、其一些组合等。
存储器2420、处理器2430、设备2440和通信接口2450可以通过总线2410彼此通信。
通信接口2450可以使用各种互联网协议来传送来自外部设备的数据。例如，外部设备可以包括图像提供服务器、显示设备、移动设备(诸如移动电话、智能电话、个人数字助理(PDA)、平板计算机和膝上型计算机)、计算设备(诸如个人计算机(PC)、平板PC和笔记本计算机)、图像输出设备(诸如电视机和智能电视机)以及图像捕获设备(诸如照相机和便携式摄像机)。
处理器2430可以执行程序并控制电子设备2400。将由处理器2430执行的程序代码可以存储在存储器2420中。电子***可以通过输入/输出设备(未示出)连接到外部设备并与外部设备交换数据。
存储器2420可以存储信息。存储器2420可以是易失性或非易失性存储器。存储器2420可以是非瞬时性计算机可读存储介质。存储器可以存储计算机可读指令，该计算机可读指令在执行时导致执行如这里所述的一个或更多个方法、功能、工艺等。在一些示例实施方式中，处理器2430可以执行存储在存储器2420处的计算机可读指令中的一条或更多条。
在一些示例实施方式中，通信接口2450可以包括USB和/或HDMI接口。在一些示例实施方式中，通信接口2450可以包括无线通信接口。
图25是示出根据一些示例实施方式的太阳能电池2500的截面图。参照图25，太阳能电池2500包括第一电极2502和第二电极2510以及位于第一电极2502和第二电极2510之间的光敏层2506。
衬底(未示出)可以位于第一电极2502或第二电极2510处，并可以包括透光材料。透光材料可以包括例如无机材料(例如玻璃)或有机材料(例如聚碳酸酯、聚甲基丙烯酸甲酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚酰胺、聚醚砜或其组合)。
第一电极2502和第二电极2510中的一个是阳极，另一个是阴极。第一电极2502和第二电极2510中的至少一个可以是透光电极，光可以朝向透光电极进入。透光电极可以由透明导体例如导电氧化物(例如铟锡氧化物(ITO)、铟掺杂的锌氧化物(IZO)、锡氧化物(SnO2)、铝掺杂的锌氧化物(AZO)、和/或镓掺杂的锌氧化物(GZO))、或导电碳复合物(例如碳纳米管(CNT)或石墨烯)制成。第一电极2502和第二电极2510中的至少一个可以是不透明电极，其可以由不透明导体例如铝(Al)、银(Ag)、金(Au)和/或锂(Li)制成。
光敏层2506可以包括根据如这里所述的一些示例实施方式的电子器件。
第一辅助层2504和第二辅助层2508可以分别位于第一电极2502和光敏层2506之间以及第二电极2510和光敏层2506之间。第一辅助层2504和第二辅助层2508可以提高第一电极2502和光敏层2506之间以及第二电极2510和光敏层2506之间的电荷迁移率。第一辅助层2504和第二辅助层2506可以是从例如电子注入层(EIL)、电子传输层、空穴注入层(HIL)、空穴传输层和空穴阻挡层中选择的至少一个，但是不限于此。第一辅助层2504和第二辅助层2508中的一个或两者可以被省略。
光敏层2506可以具有其至少两个被堆叠的串联结构。
图26是根据一些示例实施方式的有机发光显示装置2600的截面图。
参照图26，第一电极2603a和第二电极2603b位于衬底2601上，第一发射层2605a位于第一电极2603a上，第二发射层2605b位于第二电极2603b下面。
衬底2601可以包括从由玻璃、石英、硅、合成树脂、金属及其组合组成的组中选择的材料。合成树脂可以包括聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚乙烯醇、聚丙烯酸酯、聚酰亚胺、聚降冰片烯和/或聚醚砜(PES)等。金属可以包括不锈钢箔和/或铝箔等。
第一电极2603a可以包括具有约4.3eV至约5.0eV、约4.3eV至约4.7eV或者约4.3eV至约4.5eV的功函数的材料。根据示例实施方式，所述材料可以包括铝(Al)、铜(Cu)、镁(Mg)、钼(Mo)和/或其合金等。此外，这些金属可以被层压以提供第一电极2603a。
第二电极2603b可以包括具有约2.52eV至约2.70eV或约2.63eV至约2.67eV的功函数的材料。根据一些示例实施方式，第二电极2603b可以包括Ba:Al。
第一发射层2605a和第二发射层2605b可以包括根据这里所述的一些示例实施方式的电子器件。
中间电极2609位于第一发射层2605a和第二发射层2605b之间。中间电极2609可以包括具有约5.0eV至约5.2eV的功函数的材料。根据一些示例实施方式，所述材料可以包括导电聚合物。导电聚合物可以包括聚噻吩、聚苯胺、聚吡咯、聚并苯、聚苯撑、聚苯撑乙烯撑、其衍生物、其共聚物或其混合物。
缓冲层2607可以位于第一发射层2605a和中间电极2609之间，并可以包括从由金属氧化物、聚电解质及其组合组成的组中选择的材料。其组合是指将金属氧化物和聚电解质混合或层压以提供多层。此外，不同种类的金属氧化物或聚电解质可以被层压。
图27是示出根据一些示例实施方式的传感器2700的视图。
参照图27，传感器2700(例如气体传感器、光传感器、能量传感器，但是示例实施方式不限于此)包括配置为向处理器2730输出信号的至少一个电极2720。处理器2730可以包括微处理器，但是示例实施方式不限于此。电极2720可以包括根据这里描述的一些示例实施方式的电子器件。
尽管已经参照本发明构思的实施方式具体示出和描述了本发明构思，但是将理解，可以在其中进行形式和细节上的各种改变，而没有脱离权利要求书的精神和范围。
本申请要求于2017年11月14日在韩国知识产权局提交的韩国专利申请第10-2017-0151720号的权益，其公开内容通过引用整体地结合于此。

Claims (18)

1.一种图像传感器，包括：
半导体衬底，包括像素区域和焊盘区域；
在所述像素区域中的多个光电转换区域；
互连结构，在所述半导体衬底的前表面上；
在所述焊盘区域中的焊盘结构，所述焊盘结构在所述半导体衬底的后表面上；
在所述焊盘区域中的贯穿通路结构，所述贯穿通路结构穿过所述半导体衬底电连接到所述互连结构，且在平行于所述半导体衬底的所述后表面的方向上与所述焊盘结构间隔开；以及
隔离结构，从所述半导体衬底的所述后表面至少部分地延伸穿过所述半导体衬底的所述焊盘区域，所述隔离结构在平行于所述半导体衬底的所述后表面延伸的平面中围绕所述焊盘结构和所述贯穿通路结构，且不在所述半导体衬底内的所述贯穿通路结构和所述焊盘结构之间。
2.根据权利要求1所述的图像传感器，其中
所述隔离结构至少部分地限定所述半导体衬底中的隔离区域，并且
所述隔离区域和所述焊盘结构在垂直于所述半导体衬底的所述后表面延伸的方向上彼此重叠。
3.根据权利要求1所述的图像传感器，其中所述焊盘结构包括：
焊盘绝缘层，在焊盘沟槽的内壁上共形地延伸，该焊盘沟槽从所述半导体衬底的所述后表面延伸到所述半导体衬底中；和
在所述焊盘绝缘层上的焊盘导电层，所述焊盘导电层填充所述焊盘沟槽。
4.根据权利要求3所述的图像传感器，其中
所述焊盘绝缘层在所述焊盘导电层和所述半导体衬底之间，并且
所述焊盘导电层脱离与所述半导体衬底的直接接触。
5.根据权利要求3所述的图像传感器，还包括：
在所述半导体衬底的所述后表面上的背侧绝缘层，
其中所述背侧绝缘层的侧壁通过所述焊盘沟槽的所述内壁暴露，并且所述焊盘绝缘层在所述背侧绝缘层的所述侧壁上延伸。
6.根据权利要求3所述的图像传感器，其中
所述贯穿通路结构包括在贯穿通路沟槽的内壁上的通路导电层，所述贯穿通路沟槽延伸穿过所述半导体衬底，所述通路导电层脱离与所述焊盘沟槽的直接接触，并且
所述焊盘导电层的一部分延伸到所述半导体衬底的所述后表面上并且连接到所述通路导电层。
7.根据权利要求1所述的图像传感器，其中所述焊盘结构包括填充所述半导体衬底的所述后表面上的焊盘沟槽的焊盘导电层，所述焊盘导电层接触所述半导体衬底。
8.根据权利要求7所述的图像传感器，还包括：
背侧绝缘层，在所述半导体衬底的所述后表面上，
其中所述背侧绝缘层的侧壁通过所述焊盘沟槽的内壁暴露，并且所述焊盘导电层延伸到所述背侧绝缘层的所述侧壁上。
9.根据权利要求1所述的图像传感器，还包括：
背侧绝缘层，在所述半导体衬底的所述后表面上并且连接到所述隔离结构。
10.一种图像传感器，包括：
半导体衬底，包括像素区域和焊盘区域；
在所述像素区域中的多个光电转换区域；
在所述半导体衬底的前表面上的互连结构；
在所述焊盘区域中的焊盘结构，所述焊盘结构嵌入在所述半导体衬底中，所述焊盘结构包括暴露于所述半导体衬底的后表面的上表面；
在所述焊盘区域中的贯穿通路结构，所述贯穿通路结构穿过所述半导体衬底电连接到所述互连结构，且在平行于所述半导体衬底的所述后表面的方向上与所述焊盘结构间隔开；以及
隔离结构，从所述半导体衬底的所述后表面至少部分地延伸穿过所述半导体衬底的所述焊盘区域，所述隔离结构在平行于所述半导体衬底的所述后表面延伸的平面中围绕所述焊盘结构和所述贯穿通路结构，且不在所述半导体衬底内的所述贯穿通路结构和所述焊盘结构之间。
11.根据权利要求10所述的图像传感器，其中所述焊盘结构包括：
焊盘导电层，嵌入在所述半导体衬底中；和
焊盘绝缘层，在所述焊盘导电层和所述半导体衬底之间。
12.根据权利要求10所述的图像传感器，其中所述隔离结构包括填充隔离沟槽的隔离绝缘层，该隔离沟槽部分地延伸穿过所述焊盘区域中的所述半导体衬底。
13.一种图像传感器，包括：
半导体衬底，包括像素区域和焊盘区域；
在所述像素区域中的多个光电转换区域；
在所述半导体衬底的前表面上的互连结构；
在所述焊盘区域中的焊盘结构，所述焊盘结构在所述半导体衬底的后表面上；
在所述焊盘区域中的贯穿通路结构，所述贯穿通路结构穿过所述半导体衬底电连接到所述互连结构；
隔离结构，从所述半导体衬底的所述后表面至少部分地延伸穿过所述半导体衬底的所述焊盘区域，所述隔离结构在平行于所述半导体衬底的所述后表面延伸的平面中围绕所述焊盘结构和所述贯穿通路结构；以及
背侧绝缘层，在所述半导体衬底的所述后表面上并且连接到所述隔离结构，
其中所述半导体衬底的与所述焊盘结构重叠的部分通过所述隔离结构而与所述半导体衬底的在所述像素区域中的另一部分电绝缘，
其中所述焊盘结构包括：
焊盘绝缘层，在焊盘沟槽的内壁上共形地延伸且布置在所述背侧绝缘层上，该焊盘沟槽从所述半导体衬底的所述后表面延伸到所述半导体衬底中；以及
在所述焊盘绝缘层上的焊盘导电层，所述焊盘导电层填充所述焊盘沟槽。
14.根据权利要求13所述的图像传感器，其中所述贯穿通路结构包括在贯穿通路沟槽的内壁上的通路导电层，所述通路导电层脱离与所述焊盘沟槽的直接接触并延伸穿过所述半导体衬底。
15.根据权利要求14所述的图像传感器，其中所述焊盘导电层延伸到所述背侧绝缘层上并且连接到所述通路导电层。
16.根据权利要求14所述的图像传感器，其中所述通路导电层和所述焊盘导电层在垂直于所述半导体衬底的所述后表面延伸的方向上不与所述隔离结构重叠。
17.根据权利要求13所述的图像传感器，其中从所述半导体衬底的所述后表面看，所述隔离结构是环形的并围绕所述焊盘结构和所述贯穿通路结构。
18.根据权利要求13所述的图像传感器，其中
所述隔离结构在所述贯穿通路结构的一侧，并且
所述焊盘结构在与所述贯穿通路结构的所述一侧相反的一侧。
CN201811317620.2A 2017-11-14 2018-11-07 图像传感器 Active CN109786411B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0151720 2017-11-14
KR1020170151720A KR102525166B1 (ko) 2017-11-14 2017-11-14 이미지 센서

Publications (2)

Publication Number Publication Date
CN109786411A CN109786411A (zh) 2019-05-21
CN109786411B true CN109786411B (zh) 2023-08-29

Family

ID=66433585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811317620.2A Active CN109786411B (zh) 2017-11-14 2018-11-07 图像传感器

Country Status (3)

Country Link
US (2) US10672823B2 (zh)
KR (1) KR102525166B1 (zh)
CN (1) CN109786411B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102586792B1 (ko) * 2016-08-23 2023-10-12 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102654485B1 (ko) * 2016-12-30 2024-04-03 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102525166B1 (ko) * 2017-11-14 2023-04-24 삼성전자주식회사 이미지 센서
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US20200273794A1 (en) * 2019-02-25 2020-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of forming the same
US10991667B2 (en) * 2019-08-06 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for bond pad structure
US11217547B2 (en) 2019-09-03 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure with reduced step height and increased electrical isolation
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210122525A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210137677A (ko) * 2020-05-11 2021-11-18 에스케이하이닉스 주식회사 이미지 센서 장치
US11404378B2 (en) * 2020-11-24 2022-08-02 Omnivision Technologies, Inc. Semiconductor device with buried metal pad, and methods for manufacture
CN113629087B (zh) * 2021-08-06 2023-12-22 武汉新芯集成电路制造有限公司 Bsi图像传感器装置及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456683A (zh) * 2012-05-30 2013-12-18 三星电子株式会社 形成通孔结构、制造图像传感器和集成电路器件的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444778A (en) 1977-09-16 1979-04-09 Hitachi Ltd Variationninnspeed detector
KR20090033636A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2010267736A (ja) 2009-05-13 2010-11-25 Panasonic Corp 固体撮像素子
TWI502705B (zh) * 2009-08-19 2015-10-01 Xintec Inc 晶片封裝體及其製造方法
KR20130099425A (ko) * 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
US8779344B2 (en) * 2012-07-11 2014-07-15 United Microelectronics Corp. Image sensor including a deep trench isolation (DTI)that does not contact a connecting element physically
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
TWI706550B (zh) 2013-11-06 2020-10-01 日商新力股份有限公司 固體攝像裝置及其製造方法、及電子機器
KR102180102B1 (ko) * 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법
US10155091B2 (en) 2014-07-11 2018-12-18 Stat Medical Devices, Inc. Pen needle tip and method of making and using the same
KR102374110B1 (ko) * 2014-08-22 2022-03-14 삼성전자주식회사 쉴딩 구조를 갖는 이미지 센서
KR102441577B1 (ko) * 2015-08-05 2022-09-07 삼성전자주식회사 패드 구조체를 갖는 반도체 소자
US9871070B2 (en) * 2016-02-05 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage biased metal shielding and deep trench isolation for backside illuminated (BSI) image sensors
KR102515965B1 (ko) * 2016-04-29 2023-03-31 에스케이하이닉스 주식회사 Tsv 구조체를 갖는 적층형 이미지 센서
KR102525166B1 (ko) * 2017-11-14 2023-04-24 삼성전자주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456683A (zh) * 2012-05-30 2013-12-18 三星电子株式会社 形成通孔结构、制造图像传感器和集成电路器件的方法

Also Published As

Publication number Publication date
US10672823B2 (en) 2020-06-02
US20200279886A1 (en) 2020-09-03
CN109786411A (zh) 2019-05-21
US10971537B2 (en) 2021-04-06
US20190148439A1 (en) 2019-05-16
KR20190054769A (ko) 2019-05-22
KR102525166B1 (ko) 2023-04-24

Similar Documents

Publication Publication Date Title
CN109786411B (zh) 图像传感器
CN107017270B (zh) 图像传感器
CN111370458B (zh) 显示基板及其制备方法、显示装置
KR102661038B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법 및 고체 촬상 소자 및 전자 기기
CN106549027B (zh) 包括垂直传输门的图像传感器及其制造方法
CN106847838B (zh) 包括垂直传输门的图像传感器
CN111129072A (zh) 图像传感器
US10868067B2 (en) Image sensor device and manufacturing method for improving shutter efficiency
US20150001663A1 (en) Cmos image sensor
US11411052B2 (en) Image sensor
US10622395B2 (en) Image sensing device
KR20160017168A (ko) 이미지 센서
KR20080083969A (ko) 이미지 센서 및 그의 제조방법
CN108242510B (zh) 电子器件及其制造方法
CN110620122B (zh) 图像传感器
US10068937B2 (en) Image sensor and method for fabricating the same
US20200083268A1 (en) Image sensor and method of fabricating the same
US10546897B2 (en) Photoelectric device and image sensor and electronic device
JP2008227448A (ja) イメージセンサ及びその製造方法
US20230098790A1 (en) Image sensing device
US11011562B2 (en) Image sensor
US20100110247A1 (en) Image sensor and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant