CN109786271A - 一种三维堆叠封装方法及结构 - Google Patents

一种三维堆叠封装方法及结构 Download PDF

Info

Publication number
CN109786271A
CN109786271A CN201811640475.1A CN201811640475A CN109786271A CN 109786271 A CN109786271 A CN 109786271A CN 201811640475 A CN201811640475 A CN 201811640475A CN 109786271 A CN109786271 A CN 109786271A
Authority
CN
China
Prior art keywords
metallic circuit
layer
chip
conductive structure
partly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811640475.1A
Other languages
English (en)
Inventor
胡文华
陈�峰
孙鹏
徐健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201811640475.1A priority Critical patent/CN109786271A/zh
Publication of CN109786271A publication Critical patent/CN109786271A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明公开了三维堆叠封装方法及结构，该方法包括：在第一载板的表面贴附导电结构和第一芯片，且导电结构的第一表面朝向第一载板；其中，导电结构具有贯通第一表面和第二表面的至少一根导电金属线，导电结构的第一表面依次设置有第一金属线路层和第一介质层；在第一载板的第一表面形成第一模封层；在第一模封层表面形成第二金属线路层；在第二金属线路层表面贴附第二芯片。本发明通过导电结构实现第二芯片的焊点扇出设置，导电结构第二表面预先设置了第一金属线路与内部导电金属线电连接，由于不涉及扇出工艺，当制作导电结构的载板采用无机介质时，第一金属线路能够做的足够细，从而当第二芯片的焊点较多且密集时，导电结构整体体积可以较小。

Description

一种三维堆叠封装方法及结构
技术领域
本发明涉及电子封装技术领域，具体涉及一种三维堆叠封装方法及结构。
背景技术
三维堆叠封装是将至少两层芯片堆叠设置并予以封装，通常各层之间通过在封装体内的导电结构实现电信号连接，而为了减少封装体内的导电结构数量，通常会在包覆导电结构的模封层的表面设置布线层。
现有三维堆叠封装方法，通常包括如下步骤：在载板1上形成临时键合层2，在临时键合层2上形成第一布线层3，在第一布线层3上形成包覆第一芯片5和导电结构4的第一模封层6，如图1A所示；在第一模封层6的表面设置第二布线层7，然后在第二布线层7上设置第二芯片8，并形成包覆第二芯片8的第二模封层9，如图1B所示。
然而，发明人发现，由于第一布线层3和第二布线层7属于扇出(英文：Fan Out)工艺，且通常是先形成介质层，然后在介质层上形成金属线路。扇出工艺以及介质层的特性决定了第一布线层3和第二布线层7的金属线路无法做得足够细，尤其是布线层上位于导电结构两端的金属线路，这使得当第二芯片8的焊点较多且密集时，采用上述方法对其进行封装时，所采用的导电结构的整体体积较大。
发明内容
有鉴于此，本发明实施例提供了一种三维堆叠封装方法及结构，以解决布线层上位于导电结构两端的金属线路较粗的问题。
根据第一方面，本发明实施例提供了一种三维堆叠封装方法，包括：在第一载板的第一表面贴附导电结构和第一芯片，且所述导电结构的第一表面朝向所述第一载板；其中，所述导电结构具有贯通第一表面和第二表面的至少一根导电金属线，所述导电结构的第一表面依次设置有第一金属线路层和第一介质层，所述第一金属线路层中金属线路的至少部分与导电金属线电连接，所述第一介质层露出所述第一金属线路层中金属线路的至少部分；在所述第一载板的第一表面形成第一模封层，所述第一模封层包覆所述第一芯片，且包覆所述导电结构的侧壁，并露出所述导电结构第二表面上的导电金属线端部；在所述第一模封层表面形成第二金属线路层，所述第二金属线路层中金属线路的至少部分与露出的导电金属线端部电连接；在所述第二金属线路层表面贴附第二芯片，所述第二芯片的凸点朝向所述第一芯片，并与所述第二金属线路层中金属线路的至少部分电连接。
可选地，所述第一芯片的焊点朝向所述第一载板；所述方法还包括：拆除所述第一载板；在原先贴附所述第一载板的表面设置第二介质层，所述第二介质层露出所述第一芯片的焊点和所述导电结构第一表面上金属线路的至少部分；在所述第二介质层表面形成第三金属线路层，所述第三金属线路层中金属线路的至少部分与所述导电结构第一表面所露出的金属线路的至少部分电连接；在所述第三金属线路层表面形成第三介质层，所述第三介质层露出所述第三金属线路中金属线路的至少部分；在第三介质层上露出金属线路的位置植球。
可选地，所述导电结构的制作步骤包括：将无机材质的基板临时键合在第二载板上；在所述基板上至少一个预定位置打孔并在孔内填充导电金属，形成导电金属线；在所述基板表面形成第一金属线路层，所述第一金属线路层中金属线路的至少部分与导电金属线电连接；在所述第一金属线路层表面形成第一介质层，所述第一介质层露出所述第一金属线路层中金属线路的至少部分；拆除第二载板；根据需要切割，得到导电结构。
可选地，所述在所述第一金属线路层表面贴附第二芯片的步骤时，所述第二芯片的至少部分凸点与所述导电结构中导电金属线的位置对应。
可选地，所述在所述第三金属线路层表面形成第三介质层，所述第三介质层露出所述第三金属线路中金属线路的部分的步骤时，露出金属线路的位置中至少部分与所述导电结构中导电金属线的位置对应。
可选地，所述在所述第二金属线路层表面贴附第二芯片的步骤包括：在所述第二金属线路层表面形成第四介质层，所述第四介质层露出所述第二金属线路层中金属线路的部分；将第二芯片的凸点设置在第一四介质层上露出金属线路的位置。
可选地，所述在所述第二金属线路层表面贴附第二芯片的步骤包括：将第二芯片的凸点对应设置在露出金属线路的位置；在所述第二芯片与所述第二金属线路层之间填胶。
根据第二方面，本发明实施例提供了一种三维堆叠封装结构，包括：第一芯片；第一模封层，包覆所述第一芯片；并露出所述第一芯片的电连接点；导电结构，具有贯通第一表面和第二表面的至少一根导电金属线，所述导电结构的第一表面依次设置有第一金属线路层和第一介质层，所述第一金属线路层中金属线路的至少部分与导电金属线电连接，所述第一介质层露出所述第一金属线路层中金属线路的至少部分；所述导电结构贯通所述第一模封层，且所述导电结构中第一介质层所露出的金属线路在所述第一模封层的一侧表面露出，所述导电结构第二表面的导电金属线端部在所述第一模封层的另一侧表面露出；第二金属线路层，设置于所述第一模封层的表面，且位于所述导电结构的第二表面一侧，所述第二金属线路层中金属线路的至少部分与露出的导电金属线端部电连接；第二芯片，设置于所述第一金属线路层表面，且所述第二芯片的凸点朝向所述第一芯片，并与所述第二金属线路层中金属线路的至少部分电连接。
可选地，所述第一芯片的焊点朝向所述第一载板；所述结构还包括：第二介质层，设置于所述第一模封层的表面，且位于所述导电结构的第一表面一侧，所述第二介质层露出所述第一芯片的焊点和所述导电结构第一表面上金属线路的至少部分；第三金属线路层，设置于所述第二介质层表面，且所述第三金属线路层中金属线路的至少部分与所述导电结构第一表面所露出的金属线路的至少部分电连接；第三介质层，设置于所述第三金属线路层表面，所述第三介质层露出所述第三金属线路中金属线路的至少部分；焊球，设置于所述第三介质层上露出金属线路的位置。
可选地，所述第二芯片的至少部分凸点与所述导电结构中导电金属线的位置对应；和/或，所述第三介质层上露出金属线路的位置中至少部分与所述导电结构中导电金属线的位置对应。
本发明实施例所提供的三维堆叠封装方法及结构，通过导电结构实现第二芯片的焊点扇出设置，导电结构的第二表面预先设置了第一金属线路与导电结构内部的导电金属线电连接，由于不涉及扇出工艺，当制作导电结构的载板采用无机介质时，第一金属线路能够做的足够细，从而当第二芯片的焊点较多且密集时，导电结构整体体积可以较小。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A和图1B示出了现有三维堆叠封装方法的部分步骤所得到的结构示意图；
图2示出了根据本发明实施例的一种三维堆叠封装方法的流程图；
图3示出了根据本发明实施例的另一种三维堆叠封装方法的流程图；
图4A至图4M示出了根据本发明实施例的三维堆叠封装方法的部分步骤所得到的结构示意图；
图5A至图5E示出了根据本发明实施例的导电结构制作方法的步骤所得到的结构示意图；
图6示出了根据本发明实施例的一种导电结构的制作方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明提供了一种三维堆叠封装结构，如图4M所示，该三维堆叠封装结构包括第一芯片40、第一模封层50、导电结构30、第二金属线路层61、第二芯片70。
第一模封层50包覆第一芯片40，并露出第一芯片40的电连接点。第一芯片40的焊点可以朝向第二芯片70(如图4M所示)，那么所露出的第一芯片40的电连接点便可以是起焊盘或凸点；或者，第一芯片40的焊点也可以朝向远离第二芯片70的方向，那么所露出的第一芯片40的电连接点便可以是通过金属打线与第一芯片40的焊点电连接后所引出的电连接点。
导电结构30具有贯通第一表面和第二表面的至少一根导电金属线32，导电结构30的第一表面依次设置有第一金属线路层33和第一介质层34，第一金属线路层33中金属线路的至少部分与导电金属线32电连接，第一介质层34露出第一金属线路层33中金属线路的至少部分。
导电结构30贯通第一模封层50，且导电结构30中第一介质层34所露出的金属线路在第一模封层50的一侧表面露出，导电结构30第二表面的导电金属线32端部在第一模封层50的另一侧表面露出。
第二金属线路层61设置于第一模封层50的表面，且位于导电结构30的第二表面一侧，第二金属线路层61中金属线路的至少部分与露出的导电金属线端部电连接。
第二芯片70设置于第一金属线路层33表面，且第二芯片70的凸点朝向第一芯片40，并与第二金属线路层61中金属线路的至少部分电连接。
上述三维堆叠扇出封装结构，通过导电结构实现第二芯片的焊点扇出设置，导电结构的第二表面预先设置了第一金属线路与导电结构内部的导电金属线电连接，由于不涉及扇出工艺，当制作导电结构的载板采用无机介质时，第一金属线路能够做的足够细，从而当第二芯片的焊点较多且密集时，导电结构整体体积可以较小。
可选地，第一芯片40的焊点朝向第一载板10，该三维堆叠封装结构还包括第二介质层90、第三金属线路层100、第三介质层110和焊球120。
第二介质层90设置于第一模封层50的表面，且位于导电结构30的第一表面一侧，第二介质层90露出第一芯片40的焊点和导电结构30第一表面上金属线路的至少部分。
第三金属线路层100设置于第二介质层90表面，且第三金属线路层100中金属线路的至少部分与导电结构30第一表面所露出的金属线路的至少部分电连接。
第三介质层110设置于第三金属线路层100表面，第三介质层110露出第三金属线路100中金属线路的至少部分。
焊球120设置于第三介质层110上露出金属线路的位置。
可选地，第二芯片70的至少部分凸点与导电结构30中导电金属线的位置对应，或者，第三介质层110上露出金属线路的位置中至少部分与导电结构30中导电金属线32的位置对应。
实施例二
图2示出了根据本发明实施例的一种三维堆叠封装方法的流程图，该方法可以用于制作实施例一或者其任意可选实施方式所述的三维堆叠封装结构。如图2所示，该方法包括如下步骤：
S101：在第一载板的第一表面贴附导电结构和第一芯片，且导电结构的第一表面朝向第一载板；其中，导电结构具有贯通第一表面和第二表面的至少一根导电金属线，导电结构的第一表面依次设置有第一金属线路层和第一介质层，第一金属线路层中金属线路的至少部分与导电金属线电连接，第一介质层露出第一金属线路层中金属线路的至少部分。
步骤S101可以是如图4A至图4B所示：先在第一载板10的表面设置临时键合层20，再将导电结构30和第一芯片40贴附在临时键合层上；也可以在通过其他方式将导电结构30和第一芯片40直接键合在载板10上。本申请在此不对具体的贴附方法做限定。
S102：在第一载板的第一表面形成第一模封层，第一模封层包覆第一芯片，且包覆导电结构的侧壁，并露出导电结构第二表面上的导电金属线端部。
如图4D所示，50为第一模封层。
需要说明的是，步骤S102在第一载板10的第一表面形成第一模封层50之后，该第一模封层50未必会露出导电结构30中导电金属线端部(如图4C所示)，此时可以借助其他手段使其露出，例如通过研磨减薄的方式使其露出，或者通过激光钻孔的方式清除导电结构30中导电金属线端部所覆盖的第一模封层材质。本申请对使“并露出导电结构第二表面上的导电金属线端部”露出的方法不做限定。
S103：在第一模封层表面形成第二金属线路层，第二金属线路层中金属线路的至少部分与露出的导电金属线端部电连接。
如图4E所示，61为第二金属线路层，该第二金属线路层可通过物理或化学沉积的方法，如蒸发、溅射、电镀、化镀等，先在第一模封层50表面淀积一层金属，金属一般为铜，也可以为其他金属，如铝、钨等，再通过光刻的方法形成一层金属线路。需要说明的是，本申请对形成金属线路层的方法不做限定。
S104：在第二金属线路层表面贴附第二芯片，第二芯片的凸点朝向第一芯片，并与第二金属线路层中金属线路的至少部分电连接。
例如，如图4G所示，在第二金属线路层61表面贴附第二芯片70，第二芯片的凸点与第二金属线路层61的金属线路电连接。
可选地，步骤S104可以是先在第二金属线路层61表面形成第四介质层62，第四介质层62露出第二金属线路层61中金属线路的部分，然后将第二芯片70的凸点设置在第四介质层62上露出金属线路的位置，如图4G所示。
或者，步骤S104也可以是先将第二芯片70的凸点对应设置在露出金属线路的位置，然后在第二芯片70与第二金属线路层61之间填胶。
上述三维堆叠扇出封装的方法，通过导电结构实现第二芯片的焊点扇出设置，导电结构的第二表面预先设置了第一金属线路与导电结构内部的导电金属线电连接，由于不涉及扇出工艺，当制作导电结构的载板采用无机介质时，第一金属线路能够做的足够细，从而当第二芯片的焊点较多且密集时，导电结构整体体积可以较小。
实施例三
图3示出了根据本发明实施例的另一种三维堆叠封装方法的流程图，该方法可以用于制作实施例一或者其任意可选实施方式所述的三维堆叠封装结构。如图3所示，该方法包括如下步骤：
S201：在第一载板的第一表面贴附导电结构和第一芯片，且导电结构的第一表面朝向第一载板，第一芯片的焊点朝向第一载板；其中，导电结构具有贯通第一表面和第二表面的至少一根导电金属线，导电结构的第一表面依次设置有第一金属线路层和第一介质层，第一金属线路层中金属线路的至少部分与导电金属线电连接，第一介质层露出第一金属线路层中金属线路的至少部分。
该步骤具体请参见步骤S101，在此不再赘述。
S202：在第一载板的第一表面形成第一模封层，第一模封层包覆第一芯片，且包覆导电结构的侧壁，并露出导电结构第二表面上的导电金属线端部。
该步骤具体请参见步骤S102，在此不再赘述。
S203：在第一模封层表面形成第二金属线路层，第二金属线路层中金属线路的至少部分与露出的导电金属线端部电连接。
该步骤具体请参见步骤S103，在此不再赘述。
S204：在第二金属线路层表面贴附第二芯片，第二芯片的凸点朝向第一芯片，并与第二金属线路层中金属线路的至少部分电连接。
该步骤具体请参见步骤S104，在此不再赘述。
S205：在第二金属线路层表面形成第二模封层，该第二模封层包覆第二芯片。
如图4H所示，80为第二模封层。
S206：拆除第一载板。
S207：在第二模封层表面临时键合第三载板。
如图4I所示，130为第三载板，140为临时键合层。
S208：在原先贴附第一载板的表面设置第二介质层，第二介质层露出第一芯片的焊点和导电结构第一表面上金属线路的至少部分。
如图4J所示，90为第二介质层。
S209：在第二介质层表面形成第三金属线路层，第三金属线路层中金属线路的至少部分与导电结构第一表面所露出的金属线路的至少部分电连接。
如图4K所示，100为第三金属线路层。
S210：在第三金属线路层表面形成第三介质层，第三介质层露出第三金属线路层中金属线路的至少部分。
如图4L所示，110为第三介质层。
S211：在第三介质层上露出金属线路的位置植球。
如图4M所示，120为焊球。
S212：拆除第三载板。
上述三维堆叠扇出封装的方法，通过导电结构实现第二芯片的焊点扇出设置，导电结构的第二表面预先设置了第一金属线路与导电结构内部的导电金属线电连接，由于不涉及扇出工艺，当制作导电结构的载板采用无机介质时，第一金属线路能够做的足够细，从而当第二芯片的焊点较多且密集时，导电结构整体体积可以较小。
可选地，步骤S204在第二金属线路层表面贴附第二芯片的步骤时，第二芯片的至少部分凸点与导电结构中导电金属线的位置对应。
可选地，步骤S210在第三金属线路层表面形成第三介质层，第三介质层露出第三金属线路层中金属线路的部分时，露出金属线路的位置中至少部分与导电结构中导电金属线的位置对应。
实施例四
图6示出了根据本发明实施例的一种导电结构的制作方法的流程图，该方法可以用于制作实施例二或实施例三所述的导电结构，如图6所示，该方法包括如下步骤：
S301：将无机材质的基板临时键合在第二载板上。
如图5A所示，a为第二载板，b为临时键合层，31为无机材质的基板。
S302：在基板上至少一个预定位置打孔并在孔内填充导电金属，形成导电金属线。
如图5B所示，31为导电金属线。
S303：在基板表面形成第一金属线路层，第一金属线路层中金属线路的至少部分与导电金属线电连接。
如图5C所示，33为第一金属线路层。
S304：在第一金属线路层表面形成第一介质层，第一介质层露出第一金属线路层中金属线路的至少部分。
如图5D所示，34为第一介质层。
S305：拆除第二载板。
S306：根据需要切割，得到导电结构。
如图5D所示，可以沿图中虚线的位置切割，切割后得到的导电结构如图5E所示。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种三维堆叠封装方法，其特征在于，包括：
在第一载板的第一表面贴附导电结构和第一芯片，且所述导电结构的第一表面朝向所述第一载板；其中，所述导电结构具有贯通第一表面和第二表面的至少一根导电金属线，所述导电结构的第一表面依次设置有第一金属线路层和第一介质层，所述第一金属线路层中金属线路的至少部分与导电金属线电连接，所述第一介质层露出所述第一金属线路层中金属线路的至少部分；
在所述第一载板的第一表面形成第一模封层，所述第一模封层包覆所述第一芯片，且包覆所述导电结构的侧壁，并露出所述导电结构第二表面上的导电金属线端部；
在所述第一模封层表面形成第二金属线路层，所述第二金属线路层中金属线路的至少部分与露出的导电金属线端部电连接；
在所述第二金属线路层表面贴附第二芯片，所述第二芯片的凸点朝向所述第一芯片，并与所述第二金属线路层中金属线路的至少部分电连接。
2.根据权利要求1所述的三维堆叠封装方法，其特征在于，所述第一芯片的焊点朝向所述第一载板；所述方法还包括：
拆除所述第一载板；
在原先贴附所述第一载板的表面设置第二介质层，所述第二介质层露出所述第一芯片的焊点和所述导电结构第一表面上金属线路的至少部分；
在所述第二介质层表面形成第三金属线路层，所述第三金属线路层中金属线路的至少部分与所述导电结构第一表面所露出的金属线路的至少部分电连接；
在所述第三金属线路层表面形成第三介质层，所述第三介质层露出所述第三金属线路中金属线路的至少部分；
在第三介质层上露出金属线路的位置植球。
3.根据权利要求1所述的三维堆叠封装方法，其特征在于，所述导电结构的制作步骤包括：
将无机材质的基板临时键合在第二载板上；
在所述基板上至少一个预定位置打孔并在孔内填充导电金属，形成导电金属线；
在所述基板表面形成第一金属线路层，所述第一金属线路层中金属线路的至少部分与导电金属线电连接；
在所述第一金属线路层表面形成第一介质层，所述第一介质层露出所述第一金属线路层中金属线路的至少部分；
拆除第二载板；
根据需要切割，得到导电结构。
4.根据权利要求1所述的三维堆叠封装方法，其特征在于，所述在所述第一金属线路层表面贴附第二芯片的步骤时，所述第二芯片的至少部分凸点与所述导电结构中导电金属线的位置对应。
5.根据权利要求2所述的三维堆叠封装方法，其特征在于，所述在所述第三金属线路层表面形成第三介质层，所述第三介质层露出所述第三金属线路中金属线路的部分的步骤时，露出金属线路的位置中至少部分与所述导电结构中导电金属线的位置对应。
6.根据权利要求1所述的三维堆叠封装方法，其特征在于，所述在所述第二金属线路层表面贴附第二芯片的步骤包括：
在所述第二金属线路层表面形成第四介质层，所述第四介质层露出所述第二金属线路层中金属线路的部分；
将第二芯片的凸点设置在第一四介质层上露出金属线路的位置。
7.根据权利要求1所述的三维堆叠封装方法，其特征在于，所述在所述第二金属线路层表面贴附第二芯片的步骤包括：
将第二芯片的凸点对应设置在露出金属线路的位置；
在所述第二芯片与所述第二金属线路层之间填胶。
8.一种三维堆叠封装结构，其特征在于，包括：
第一芯片；
第一模封层，包覆所述第一芯片；并露出所述第一芯片的电连接点；
导电结构，具有贯通第一表面和第二表面的至少一根导电金属线，所述导电结构的第一表面依次设置有第一金属线路层和第一介质层，所述第一金属线路层中金属线路的至少部分与导电金属线电连接，所述第一介质层露出所述第一金属线路层中金属线路的至少部分；
所述导电结构贯通所述第一模封层，且所述导电结构中第一介质层所露出的金属线路在所述第一模封层的一侧表面露出，所述导电结构第二表面的导电金属线端部在所述第一模封层的另一侧表面露出；
第二金属线路层，设置于所述第一模封层的表面，且位于所述导电结构的第二表面一侧，所述第二金属线路层中金属线路的至少部分与露出的导电金属线端部电连接；
第二芯片，设置于所述第一金属线路层表面，且所述第二芯片的凸点朝向所述第一芯片，并与所述第二金属线路层中金属线路的至少部分电连接。
9.根据权利要求7所述的三维堆叠封装结构，其特征在于，所述第一芯片的焊点朝向所述第一载板；所述结构还包括：
第二介质层，设置于所述第一模封层的表面，且位于所述导电结构的第一表面一侧，所述第二介质层露出所述第一芯片的焊点和所述导电结构第一表面上金属线路的至少部分；
第三金属线路层，设置于所述第二介质层表面，且所述第三金属线路层中金属线路的至少部分与所述导电结构第一表面所露出的金属线路的至少部分电连接；
第三介质层，设置于所述第三金属线路层表面，所述第三介质层露出所述第三金属线路中金属线路的至少部分；
焊球，设置于所述第三介质层上露出金属线路的位置。
10.根据权利要求8所述的三维堆叠封装结构，其特征在于，所述第二芯片的至少部分凸点与所述导电结构中导电金属线的位置对应；和/或，
所述第三介质层上露出金属线路的位置中至少部分与所述导电结构中导电金属线的位置对应。
CN201811640475.1A 2018-12-29 2018-12-29 一种三维堆叠封装方法及结构 Withdrawn CN109786271A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811640475.1A CN109786271A (zh) 2018-12-29 2018-12-29 一种三维堆叠封装方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811640475.1A CN109786271A (zh) 2018-12-29 2018-12-29 一种三维堆叠封装方法及结构

Publications (1)

Publication Number Publication Date
CN109786271A true CN109786271A (zh) 2019-05-21

Family

ID=66499112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811640475.1A Withdrawn CN109786271A (zh) 2018-12-29 2018-12-29 一种三维堆叠封装方法及结构

Country Status (1)

Country Link
CN (1) CN109786271A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110024916A1 (en) * 2008-12-01 2011-02-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
US20130182402A1 (en) * 2012-01-18 2013-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. PoP Structures Including Through-Assembly Via Modules
US20150359098A1 (en) * 2012-12-26 2015-12-10 Hana Micron Inc. Circuit Board Having Interposer Embedded Therein, Electronic Module Using Same, and Method for Manufacturing Same
US9490167B2 (en) * 2012-10-11 2016-11-08 Taiwan Semiconductor Manufactoring Company, Ltd. Pop structures and methods of forming the same
US20180308824A1 (en) * 2012-09-10 2018-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device with Discrete Blocks

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110024916A1 (en) * 2008-12-01 2011-02-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
US20130182402A1 (en) * 2012-01-18 2013-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. PoP Structures Including Through-Assembly Via Modules
US20180308824A1 (en) * 2012-09-10 2018-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device with Discrete Blocks
US9490167B2 (en) * 2012-10-11 2016-11-08 Taiwan Semiconductor Manufactoring Company, Ltd. Pop structures and methods of forming the same
US20150359098A1 (en) * 2012-12-26 2015-12-10 Hana Micron Inc. Circuit Board Having Interposer Embedded Therein, Electronic Module Using Same, and Method for Manufacturing Same

Similar Documents

Publication Publication Date Title
KR101233751B1 (ko) 마이크로피드 스택 다이 컴포넌트 어셈블리
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
CN110600386B (zh) 半导体器件封装
JP2809115B2 (ja) 半導体装置とその製造方法
CN101529586B (zh) 封装半导体器件和预制连接器的方法
KR101510073B1 (ko) 로우 프로파일 미세 전자 패키지, 그 제조 방법, 및 그것을 포함한 전자 조립체
CN109216314A (zh) 具有穿硅过孔的嵌入式桥接器
CN110233112A (zh) 电子封装件及其制法
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN104615979A (zh) 指纹识别模块及封装方法、指纹识别模组及封装方法
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
JP2005517287A (ja) 構成要素をベースに埋め込み接触を形成する方法
TW200810025A (en) Semiconductor device and memory card using the same
JP2013065869A (ja) 垂直に取り付けることのできるｉｃパッケージを作る方法
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
CN107546186B (zh) 衬底、包含衬底的半导体封装及其制造方法
CN102530824A (zh) 具微机电元件的封装结构及其制法
JP2015115549A (ja) 半導体装置、および、半導体装置の製造方法
CN106098658A (zh) 半导体装置封装及其制造方法
CN108962840A (zh) 电子封装件及其制法
CN109817589A (zh) 对芯片实现电磁屏蔽的封装结构及方法
JP2009177114A (ja) 半導体チップおよびこれを有する積層半導体パッケージ
CN105939573B (zh) 电路板结构及预留盲孔转换成盲孔的方法
CN209276148U (zh) 一种基于扇出型封装结构的混合封装***
CN109786271A (zh) 一种三维堆叠封装方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190521