CN109767986A - 半导体器件及其制造方法 - Google Patents

Abstract

本发明提供了一种半导体器件及其制造方法，涉及半导体技术领域。通过在制作栅极的过程中，先去除电极材料的一部分，使电极槽内保留的电极材料与第一隔离层之间形成隔离沟槽，同时隔离沟槽内可以再制作第二隔离层。如此，第一隔离层和第二隔离层的厚度之和会明显大于第一氧化层的厚度，从而使得第一电极和场板之间的隔离层的总体质量得到提高，使得半导体器件的栅源最大电压的极限值更高，同时可以解决器件的IGSS/HTGB失效问题，可以提高电极间的坚固性，提高器件的可靠性，器件的制作流程简单，隔离层的厚度可控，制作成本较低。

Description

半导体器件及其制造方法

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种半导体器件及其制造方法。

背景技术

半导体器件在某些应用场景中，器件的某些性能会对实际使用造成一定影响。例如，对于某些场效应晶体管，某些应用场景中需要器件的栅源最大电压的极限值更高，但现有的场效应晶体管中，制约器件的性能的因素很多，使得某些器件无法适应一些应用场景。例如，在现有器件中，如果在栅极氧化层生长期间，隔离氧化层同时形成。虽然隔离氧化层比栅氧化层稍微厚一点(多晶硅的氧化速度比单晶硅快，第一氧化层的厚度大概在200A～900A之间，它的厚度由设计的阈值电压所限制)，但是由多晶硅形成的隔离氧化层比由单晶硅形成的栅氧化层质量差。通常，栅极多晶硅与场板多晶硅之间的隔离氧化物层比较薄弱。器件V_GSS的极限值受到限制，I_GSS/HTGB失效会造成很多困扰。

如果采用美国专利7098500B2所描述的方法来形成隔离氧化层36，如图1a所示，可以采用高密度等离子体化学气相淀积(HDPCVD)形成氧化物填充沟槽，再进过化学机械抛光工艺，再进行氧化物回刻的工艺进行制作。隔离氧化层36虽然可以做得比较厚，但工艺是很复杂并且制作成本很高，制造过程中难以控制隔离氧化层36的厚度，其厚度取决于多晶硅38的保留厚度和隔离氧化层36本身刻蚀的终止点。同时，该制作工艺很难控制栅极多晶硅34底部的位置，其影响因素与上面类似。如果栅极多晶硅34的底部比P阱16的底部浅，则器件将难以导通。如果栅极多晶硅34的底部太深，将形成不期望的较大米勒电容(MillerCapacitance)。

发明内容

有鉴于此，本发明提供了一种半导体器件及其制造方法。

本发明提供的技术方案如下：

一种半导体器件的制造方法，包括：

提供一基底，所述基底包括第一半导体层和位于所述第一半导体层一侧的第二半导体层，所述第一半导体层具有第一导电类型，所述第二半导体层具有第二导电类型，所述第一导电类型与第二导电类型相同或不同；

在所述第二半导体层中形成沟槽；

在所述沟槽内形成场氧化层和场板，所述场氧化层覆盖所述沟槽的底部以及侧壁的一部分，所述场板和所述第二半导体层远离所述第一半导体层一侧的部分之间形成空隙；

在所述空隙的侧壁、所述场板远离所述第一半导体层的表面以及所述第二半导体层远离所述第一半导体层的表面制作介质材料，以在所述场板和所述第二半导体层之间形成用于沉积电极材料的电极槽；

在所述电极槽内沉积电极材料制作第一电极，形成所述电极槽的场板表面制作的介质材料形成第一隔离层，形成所述电极槽的第二半导体层表面制作的介质材料形成第一氧化层；

去除靠近所述第一隔离层的部分电极材料，以使所述电极槽内保留的电极材料与所述第一隔离层之间形成隔离沟槽，所述隔离沟槽用于制作第二隔离层；

在所述隔离沟槽内制作形成所述第二隔离层；

在所述基底中制作第一导电类型区和第二导电类型区；

在所述基底一侧制作覆盖所述第一电极的介质层；及

在所述基底两侧制作第二电极和第三电极。

进一步地，所述电极槽包括位于所述场板两侧的两个电极槽，所述电极材料填充于每个所述电极槽内，且所述电极材料覆盖所述第二半导体层远离所述第一半导体层表面的介质材料；其中，去除靠近所述第一隔离层的部分电极材料的步骤包括：

去除每个电极槽内靠近所述第一隔离层的部分电极材料；

去除位于所述第二半导体层远离所述第一半导体层一侧的电极材料的一部分，保留覆盖所述第二半导体层远离所述第一半导体层一侧的电极材料中靠近所述电极槽的部分材料；

所述电极槽内保留下的电极材料与所述第一隔离层之间的空隙形成所述隔离沟槽。

进一步地，所述电极槽包括位于所述场板两侧的两个电极槽，所述电极材料填充于每个所述电极槽内；其中，去除靠近所述第一隔离层的部分电极材料的步骤包括：

去除每个电极槽内靠近所述第一隔离层的部分电极材料，所述电极槽内保留下的电极材料与所述第一隔离层之间的空隙形成所述隔离沟槽。

进一步地，所述隔离沟槽包括位于所述场板两侧的两个隔离沟槽；在所述隔离沟槽内形成所述第二隔离层的步骤包括：

在每个所述隔离沟槽内填充隔离材料，所述电极槽内保留下的电极材料与所述第一隔离层之间的隔离材料形成所述第二隔离层；

所述隔离材料还覆盖所述电极槽内保留下的电极材料以及位于所述第二半导体层远离所述第一半导体层表面上的介质材料。

进一步地，所述隔离沟槽包括位于所述场板两侧的两个隔离沟槽；在所述隔离沟槽内形成所述第二隔离层的步骤包括：

在热氧化生长条件中，所述电极槽内保留的电极材料生长形成热生长氧化层，所述热生长氧化层填充所述隔离沟槽，形成所述第二隔离层。

进一步地，所述第一导电类型为N或P型，所述第二导电类型为N型或P型。

本发明还提供了一种半导体器件，包括：

基底，所述基底包括第一半导体层和第二半导体层，所述第一半导体层具有第一导电类型，所述第二半导体层具有第二导电类型，所述第一导电类型与第二导电类型相同或不同；

位于所述第二半导体层内的场氧化层和场板，所述场氧化层位于所述场板与所述第二半导体层之间；

第一电极，所述第一电极位于所述场板两侧，所述第一电极与所述场板之间制作有第一隔离层和第二隔离层，所述第一电极与所述第二半导体层之间制作有第一氧化层，所述第一隔离层和第二隔离层厚度的和大于所述第一氧化层的厚度；其中，所述第二隔离层是以第一电极为生长基础在热氧生长环境下生长得到的，或者，所述第二隔离层是将所述第一电极的一部分去除后，使保留的电极材料与所述第一隔离层之间形成隔离沟槽，所述第二隔离层制作于所述隔离沟槽内；

覆盖所述第一电极的介质层；

制作于所述基底中的第一导电类型区和第二导电类型区；以及

制作于所述基底两侧的第二电极和第三电极。

进一步地，所述第一电极设置在所述场板和所述第二半导体层之间。

进一步地，所述第一电极包括第一部分和第二部分，所述第一部分设置在所述场板和第二半导体层之间，所述第二部分设置在所述第二半导体层远离所述第一半导体层一侧。

进一步地，所述第一导电类型为N或P型，所述第二导电类型为N型或P型。

本申请实施例中通过在制作栅极的过程中，先去除电极材料的一部分，使电极槽内保留的电极材料与第一隔离层之间形成隔离沟槽，同时隔离沟槽内可以再制作第二隔离层。如此，第一隔离层和第二隔离层的厚度之和会明显大于第一氧化层的厚度，从而使得第一电极和场板之间的隔离层的总体质量得到提高。半导体器件的栅源最大电压的极限值更高，同时，可以解决器件的IGSS/HTGB失效问题，可以制作出具有更高栅源最大电压的器件，同时可以提高电极间的坚固性，提高器件的可靠性。器件的制作流程简单，隔离层的厚度可控，制作成本较低。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1a为现有技术中制作隔离氧化层和栅极氧化层的器件示意图。

图1b为本申请实施例提供的一种半导体器件的制造方法的流程示意图。

图1c为本申请实施例提供的一种半导体器件的制造方法中步骤S101对应的结构示意图。

图2为本申请实施例提供的一种半导体器件的制造方法中步骤S102对应的结构示意图。

图3至图5为本申请实施例提供的一种半导体器件的制造方法中步骤S103对应的结构示意图。

图6为本申请实施例提供的一种半导体器件的制造方法中步骤S104对应的结构示意图。

图7为本申请实施例提供的一种半导体器件的制造方法中步骤S105对应的结构示意图。

图8为本申请实施例提供的一种半导体器件的制造方法中形成第一隔离层和第一氧化层后的结构示意图。

图9为图8中I部分的局部放大示意图。

图10为本申请实施例提供的一种半导体器件的制造方法中一种栅极结构的示意图。

图11为本申请实施例提供的一种半导体器件的制造方法中另一种栅极结构的示意图。

图12为本申请实施例提供的一种半导体器件的制造方法中子步骤S161对应的结构示意图。

图13为本申请实施例提供的一种半导体器件的制造方法中去除部分电极材料后的结构示意图。

图14为本申请实施例提供的一种半导体器件的制造方法中子步骤S162和子步骤S163对应的结构示意图。

图15为本申请实施例提供的一种半导体器件的制造方法中去除部分电极材料后的另一结构示意图。

图16和图17为本申请实施例提供的一种半导体器件的制造方法中子步骤S171对应的结构示意图。

图18为本申请实施例提供的一种半导体器件的制造方法中形成第二隔离层的结构示意图。

图19为图18中II部分的局部放大示意图。

图20为本申请实施例提供的一种半导体器件的制造方法中形成第二隔离层的另一结构示意图。

图21为图20中III部分的局部放大示意图。

图22至图25为本申请实施例提供的一种半导体器件的制造方法中制作第一导电类型区、第二导电类型区、介质层、第二电极对应的结构示意图。

图26、图27和图28为本申请实施例提供的一种半导体器件的结构示意图。

图标：10-半导体器件；101-基底；111-第一半导体层；112-第二半导体层；113-沟槽；114-第一导电类型区；115-第二导电类型区；116-接触孔离子注入区；102-场氧化层；103-场板；131-空隙；104-介质材料；141-电极槽；142-第一隔离层；143-第一氧化层；105-电极材料；151-第一电极；106-光刻胶；107-隔离沟槽；108-第二隔离层；181-隔离材料；109-介质层；110-第二电极；120-第三电极。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

本申请实施例提供了一种半导体器件的制造方法，如图1b所示，包括以下步骤。

步骤S101，如图1c所示，提供一基底101，所述基底101包括第一半导体层111和位于所述第一半导体层111一侧的第二半导体层112，所述第一半导体层111具有第一导电类型，所述第二半导体层112具有第二导电类型，所述第一导电类型与第二导电类型相同或不同。第一半导体层111和第二半导体层112都可以进行N型掺杂，具体的，第一半导体层111可以进行N型重掺杂，第二半导体层112进行N型轻掺杂，从而使得第一半导体层111和第二半导体层112具有相同的导电类型。可以理解的是，所述第一导电类型为N或P型，所述第二导电类型为N型或P型。在第一半导体层111形成P型掺杂，第二半导体层112形成N型掺杂时，可以制作形成绝缘栅双极性晶体管IGBT，本申请实施例对第一半导体层111和第二半导体层112的导电类型并不做出限制。

步骤S102，如图2所示，在所述第二半导体层112中形成沟槽113。

第二半导体层112中的沟槽113的深度可以根据实际情况确定，本申请实施例并不限制沟槽113的具体深度。可以理解的是，在第二半导体层112中刻蚀形成沟槽113后，还可以进行牺牲氧化层的生长与移除。

步骤S103，在所述沟槽113内形成场氧化层102和场板103，所述场氧化层102覆盖所述沟槽113的底部以及侧壁的一部分，所述场板103和所述第二半导体层112之间形成空隙131。

在完成沟槽113的制作后，即可在沟槽113内继续制作场氧化层102和场板103。详细的，如图3所示，可以先在沟槽113内生长形成场氧化层102，再如图4所示，在场氧化层102内制作形成场板103。再进行场氧化层102的回刻，形成如图5所示的结构。可以理解的是，场板103可以采用多晶硅材料进行制作。在完成场氧化层102的回刻后，场板103与第二半导体层112之间即形成了空隙131。

步骤S104，如图6所示，在所述空隙131的侧壁和底部、所述场板103远离所述第一半导体层111的表面以及所述第二半导体层112远离所述第一半导体层111的表面生长介质材料104，以在所述场板103和所述第二半导体层112之间形成用于沉积电极材料105的电极槽141。

步骤S105，如图7所示，在所述电极槽141内沉积所述电极材料105。

电极材料105可以不仅将电极槽141填充，还可以覆盖第二半导体层112的表面。

为了方便描述，如图8所示，电极材料105与场板103之间的介质材料104作为第一隔离层142，电极材料105与第二半导体层112之间的氧化材料作为第一氧化层143。第一隔离层142和第一氧化层143都是在通过前述生长的介质材料104形成的。

在本申请实施例中，第一隔离层142是以场板103为基础进行氧化生长得到的，第一氧化层143是以第二半导体层112为基础氧化生长得到的。场板103在采用多晶硅材料，且基底101采用单晶硅材料时，在同样的生长环境下，得到第一隔离层142的生长速率相比得到第一氧化层143的生长速率更快，从而使得第一隔离层142的厚度D2要大于第一氧化层143的厚度D1，如图9所示。可以理解的是，第一氧化层143的具体厚度可以根据设计器件时的阈值电压来确定，本申请实施例并不限制第一氧化层143的具体厚度。可选的，第一氧化层143的厚度可以在200A至900A之间。

本申请实施例中的半导体器件可以作为场效应管，其中的第一电极151可以作为场效应管中的栅极。发明人经过研究发现，虽然场板103和第一电极151之间的第一隔离层142的厚度厚于第一氧化层143，但是直接以场板103为基础生长得到的第一隔离层142仍然是比较薄弱的，比较薄弱的第一隔离层142就会对器件的栅源最大电压VGSS的极限值造成限制，同时，还会存在IGSS/HTGB失效的问题。

步骤S106，去除靠近所述第一隔离层142的部分电极材料105，以使所述电极槽141内保留的电极材料105与所述第一隔离层142之间形成隔离沟槽107，所述隔离沟槽107用于制作第二隔离层108。

为了提高器件的栅源电压以及解决IGSS/HTGB失效造成的困扰，在本申请实施例中，在电极槽141内填充电极材料105后，并不继续制作其他结构，而是先去除电极槽141中电极材料105的一部分。详细的，可以将靠近第一隔离层142的部分电极材料105去除，使得电极槽141内保留下的电极材料105与第一隔离层142之间形成新的隔离沟槽107。

在本申请实施例中，电极槽141的数量为两个，分别位于场板103两侧，从而可以使得制作的第一电极151也为两个第一电极151，从而形成分栅结构。在进行隔离沟槽107的制作时，同样将每个电极槽141内靠近第一隔离层142的部分电极材料105去除，从而在场板103两侧形成两个隔离沟槽107。

详细的，第一电极151的结构可以形成两种情况，一种是如图10所示，第一电极151仅位于场板103和第二半导体层112之间；另一种是如图11所示，第一电极151不仅包含位于场板103和第二半导体层112之间的部分，还包括位于第二半导体层112远离第一半导体层111表面的另一部分。

随着第一电极151结构的不同，形成隔离沟槽107的步骤也不同。具体的，在一种实施方式中，所述电极槽141还可以包括位于所述场板103两侧的两个电极槽141，所述电极材料105填充于每个所述电极槽141内。其中，去除靠近所述第一隔离层142的部分电极材料105的步骤包括以下子步骤。

子步骤S161，去除每个电极槽141内靠近所述第一隔离层142的部分电极材料105，所述电极槽141内保留下的电极材料105与所述第一隔离层142之间的空隙形成所述隔离沟槽107。

在对如图10所示的电极材料105进行去除时，可以在器件的一侧涂覆光刻胶106，如图12所示，光刻胶106将电极槽141中靠近第一隔离层142的部分电极材料105暴露出，从而可以在后续步骤中将靠近第一隔离层142的部分电极材料105去除，得到如图13所示的结构，电极槽141内保留下的电极材料105形成第一电极151。

在另一种实施方式中，所述电极槽141包括位于所述场板103两侧的两个电极槽141，所述电极材料105填充于每个所述电极槽141内，且所述电极材料105覆盖所述第二半导体层112远离所述第一半导体层111表面的介质材料104。去除靠近所述第一隔离层142的部分电极材料105的步骤包括以下子步骤。

子步骤S162，去除每个电极槽141内靠近所述第一隔离层142的部分电极材料105。

子步骤S163，去除位于所述第二半导体层112远离所述第一半导体层111一侧的电极材料105的一部分，保留覆盖所述第二半导体层112远离所述第一半导体层111一侧的电极材料105中靠近所述电极槽141的部分材料；所述电极槽141内保留下的电极材料105与所述第一隔离层142之间的空隙形成所述隔离沟槽107。

在对如图11所示的第一电极151结构进行部分去除时，可以如图14所示，在部分电极材料105上涂覆光刻胶106，再对电极材料105进行刻蚀，去除部分电极材料105，使保留下的电极材料105与场板103之间形成隔离沟槽107，得到如图15所示的结构，本申请实施例中的隔离沟槽107为两个。在电极材料105的刻蚀去除过程中，为了尽量避免刻蚀到电极槽141内的电极材料105下方的介质材料104，可以采用高选择比的刻蚀方法。在对电极材料105去除完成后，即可去除光刻胶106。

步骤S107，在所述隔离沟槽107内制作形成所述第二隔离层108。

在隔离沟槽107中制作第二隔离层108的方法可以包括两种，一种是在隔离沟槽107内填充隔离材料181，另一种是在热氧化条件下，以场板103多晶硅和第一电极151多晶硅为基础生长得到。

详细的，可以通过以下子步骤制作形成第二隔离层108。

子步骤S171，在每个所述隔离沟槽107内填充隔离材料181，所述电极槽141内保留下的电极材料105与所述第一隔离层142之间的隔离材料181形成所述第二隔离层108。

如图16和图17所示，隔离材料181在填充隔离沟槽107的同时，所述隔离材料181还覆盖所述电极槽141内保留下的电极材料105的表面，同时隔离材料181还覆盖位于所述第二半导体层112远离所述第一半导体层111表面上的介质材料104。所述隔离材料181可以通过高密度等离子体化学气相淀积工艺在所述隔离沟槽107中形成所述第二隔离层108。

在另一种实施方式中，可以通过以下子步骤制作形成第二隔离层108。

子步骤S172，在热氧化生长条件中，所述电极槽141内保留的电极材料105和所述第一隔离层142生长形成热生长氧化层，所述热生长氧化层填充所述隔离沟槽107，形成所述第二隔离层108。

第二隔离层108可以在第一电极151多晶硅和场板103多晶硅的基础上，在热氧化生长条件下生长得到。可选的，第二隔离层108可以在P型的第二导电类型区115推结过程中对第一电极151多晶硅和场板103多晶硅氧化得到。

位于第一电极151和第一隔离层142之间的隔离材料181形成所述第二隔离层108，为示意方便，图18和图20仅显示出了第二隔离层108，其他部分的隔离材料181没有进行图示。如图19和图21所示，第一电极151与场板103之间的介质材料包括第一隔离层142和第二隔离层108，两者的厚度之和为D3，第一氧化层143的厚度为D1，D3明显是大于D1的，可以理解的是，在相同的器件规格中，D3也大于上述D2。

步骤S108，在所述基底101中制作第一导电类型区114和第二导电类型区115。

步骤S109，在所述基底101一侧制作覆盖所述第一电极151的介质层109。

步骤S110，在所述基底101两侧制作第二电极110和第三电极120。

在完成第二隔离层108的制作后，即可制作器件的其他结构。如图22至图25，可以先在第二半导体层112中进行离子注入，形成第一导电类型区114和P型第二导电类型区115，并进行P型第二导电类型区115的推结。在制作形成MOS结构时，第一导电类型区114可以形成器件的源区，第二导电类型区115可以形成器件的阱区。再制作形成覆盖第一电极151的介质层109，然后可以对介质层109没有覆盖的第二半导体层112的表面进行光刻，形成第二电极110与第二半导体层112接触的接触孔。进一步的，可以在接触孔部位进行离子注入，形成接触孔离子注入区116。再进行金属材料的沉积，形成第二电极110和第三电极120。此外，在制作过程中还可以进行金属材料的光刻、减薄等操作，本申请并不做出限制。本申请实施例中的半导体器件在作为场效应管时，如前所述，第一电极151可以作为场效应管的栅极，位于器件两侧的第二电极110和第三电极120就可以作为场效应管的源极和漏极。

通过以上制造方法，可以制作形成具有分栅结构的场效应晶体管，在这样的半导体器件中，第一电极151和场板103之间具有两层隔离层，即第一隔离层142和第二隔离层108，第二隔离层108可以通过填充隔离材料181形成，也可以在第一电极151多晶硅和场板103多晶硅基础上热氧化生长得到。如此，第一电极151和场板103之间的隔离材料181的厚度就会明显大于第一电极151与第二半导体层112之间的第一氧化层143的厚度，并且，通过另外制作第二隔离层108，使得第一电极151和场板103之间的隔离层的总体质量得到提高。使得半导体器件的栅源最大电压的极限值更高，同时，可以解决器件的IGSS/HTGB失效问题。

综上所述，本申请实施例中通过在制作第一电极151的过程中，先去除电极材料105的一部分，使电极槽141内保留的电极材料105与第一隔离层142之间形成隔离沟槽107，同时隔离沟槽107内可以再制作第二隔离层108。如此，第一隔离层142和第二隔离层108的厚度之和会明显大于第一氧化层143的厚度，从而使得第一电极151和场板103之间的隔离层的总体质量得到提高。半导体器件的栅源最大电压的极限值更高，同时，可以解决器件的IGSS/HTGB失效问题，可以制作出具有更高栅源最大电压的器件，同时可以提高电极间的坚固性，提高器件的可靠性。器件的制作流程简单，隔离层的厚度可控，制作成本较低。

本申请实施例还提供了一种半导体器件10，包括基底101、场氧化层102、场板103、第一隔离层142、第二隔离层108、第一电极151、第一氧化层143、介质层109、第二电极110和第三电极120。

如前所述，所述基底101包括第一半导体层111和第二半导体层112，所述第二半导体层112的导电类型与所述第一半导体层111的导电类型相同。可选的，所述第一半导体层111为N型重掺杂层，所述第二半导体层112为N型轻掺杂层。

场氧化层102和场板103位于所述第二半导体层112内，所述场氧化层102位于所述场板103与所述第二半导体层112之间。

所述第一电极151位于所述场板103两侧，所述第一电极151与所述场板103之间制作有第一隔离层142和第二隔离层108，所述第一电极151与所述第二半导体层112之间制作有第一氧化层143，所述第一隔离层142和第二隔离层108厚度的和大于所述第一氧化层143的厚度。其中，所述第二隔离层108是以所述第一隔离层142和第一电极151为生长基础在热氧生长环境下生长得到的，或者，所述第二隔离层108是将所述第一电极151的一部分去除后，使保留的电极材料105与所述第一隔离层142之间形成隔离沟槽107，所述第二隔离层108制作于所述隔离沟槽107内。

在本申请实施例中，第二隔离层108与第一隔离层142不是同时制作的，第二隔离层108是在第一隔离层142制作完成，且在电极槽141内填充了电极材料105，再去除电极材料105的一部分后再制作形成的。第一隔离层142和第一氧化层143是同时制作形成的，第一隔离层142是在场板103的表面形成，第一氧化层143形成在第二半导体层112表面。如前所述，场板103可以采用多晶硅制作，如此，以场板103为基础形成的第一隔离层142的厚度会稍大于第一氧化层143的厚度，但并不足以大幅度的提高器件的栅源最大电压的极限值。

本申请实施例中，在第一电极151和第一隔离层142之间还单独制作了第二隔离层108，使得第一电极151和场板103之间的隔离材料181的厚度较仅设置第一隔离层142的情况要更厚，也就是第一电极151和场板103之间的隔离材料181的厚度明显大于第一氧化层143的厚度。如此，就可以明显的提高器件的栅源最大电压VGSS的极限值，同时，可以解决IGSS/HTGB失效的问题。

介质层109可以覆盖所述第一电极151，或者介质层109可以覆盖形成第二隔离层108的隔离材料181，所述基底101中还制作有第二导电类型区115和第一导电类型区114，所述基底101两侧还制作有第二电极110和第三电极120。

在本申请实施例中，第一电极151的结构可以包括两种，一种是如图26所示中，所述第一电极151设置在所述场板103和所述第二半导体层112之间。另一种实施方式中，如图27所示，所述第一电极151包括第一部分和第二部分，所述第一部分设置在所述场板103和第二半导体层112之间，所述第二部分设置在所述第二半导体层112远离所述第一半导体层111一侧。

不同的第一电极151结构在形成隔离沟槽107时，光刻胶106的覆盖位置有所不同，本申请实施例并不限制不同第一电极151结构的实际制作方法。

在另一种实施方式中，如图28所示，半导体器件10中的基底还可以采用经过掺杂的衬底材料，基底并不形成第一半导体层和第二半导体层。

本申请实施例中的半导体器件10中，栅极和场板之间具有两层隔离层，第一隔离层142和第二隔离层108的厚度之和明显大于第一氧化层143的厚度，并且第二隔离层是独立制作的，从而使得第一电极151和场板103之间的隔离层的总体质量得到提高。使得半导体器件的栅源最大电压的极限值更高，同时，可以解决器件的IGSS/HTGB失效问题，同时电极间的坚固性更好，能够承受更大的尖峰电压，器件的可靠性更高。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：

提供一基底，所述基底包括第一半导体层和位于所述第一半导体层一侧的第二半导体层，所述第一半导体层具有第一导电类型，所述第二半导体层具有第二导电类型，所述第一导电类型与第二导电类型相同或不同；

在所述第二半导体层中形成沟槽；

在所述沟槽内形成场氧化层和场板，所述场氧化层覆盖所述沟槽的底部以及侧壁的一部分，所述场板和所述第二半导体层远离所述第一半导体层一侧的部分之间形成空隙；

在所述空隙的侧壁、所述场板远离所述第一半导体层的表面以及所述第二半导体层远离所述第一半导体层的表面制作介质材料，以在所述场板和所述第二半导体层之间形成用于沉积电极材料的电极槽；

在所述电极槽内沉积电极材料制作第一电极，形成所述电极槽的场板表面制作的介质材料形成第一隔离层，形成所述电极槽的第二半导体层表面制作的介质材料形成第一氧化层；

去除靠近所述第一隔离层的部分电极材料，以使所述电极槽内保留的电极材料与所述第一隔离层之间形成隔离沟槽，所述隔离沟槽用于制作第二隔离层；

在所述隔离沟槽内制作形成所述第二隔离层；

在所述基底中制作第一导电类型区和第二导电类型区；

在所述基底一侧制作覆盖所述第一电极的介质层；及

在所述基底两侧制作第二电极和第三电极。

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述电极槽包括位于所述场板两侧的两个电极槽，所述电极材料填充于每个所述电极槽内，且所述电极材料覆盖所述第二半导体层远离所述第一半导体层表面的介质材料；其中，去除靠近所述第一隔离层的部分电极材料的步骤包括：

去除每个电极槽内靠近所述第一隔离层的部分电极材料；

去除位于所述第二半导体层远离所述第一半导体层一侧的电极材料的一部分，保留覆盖所述第二半导体层远离所述第一半导体层一侧的电极材料中靠近所述电极槽的部分材料；

所述电极槽内保留下的电极材料与所述第一隔离层之间的空隙形成所述隔离沟槽。

3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述电极槽包括位于所述场板两侧的两个电极槽，所述电极材料填充于每个所述电极槽内；其中，去除靠近所述第一隔离层的部分电极材料的步骤包括：

去除每个电极槽内靠近所述第一隔离层的部分电极材料，所述电极槽内保留下的电极材料与所述第一隔离层之间的空隙形成所述隔离沟槽。

4.根据权利要求2或3所述的半导体器件的制造方法，其特征在于，所述隔离沟槽包括位于所述场板两侧的两个隔离沟槽；在所述隔离沟槽内形成所述第二隔离层的步骤包括：

在每个所述隔离沟槽内填充隔离材料，所述电极槽内保留下的电极材料与所述第一隔离层之间的隔离材料形成所述第二隔离层；

所述隔离材料还覆盖所述电极槽内保留下的电极材料以及位于所述第二半导体层远离所述第一半导体层表面上的介质材料。

5.根据权利要求2或3所述的半导体器件的制造方法，其特征在于，所述隔离沟槽包括位于所述场板两侧的两个隔离沟槽；在所述隔离沟槽内形成所述第二隔离层的步骤包括：

在热氧化生长条件中，所述电极槽内保留的电极材料生长形成热生长氧化层，所述热生长氧化层填充所述隔离沟槽，形成所述第二隔离层。

6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一导电类型为N或P型，所述第二导电类型为N型或P型。

7.一种半导体器件，其特征在于，包括：

基底，所述基底包括第一半导体层和第二半导体层，所述第一半导体层具有第一导电类型，所述第二半导体层具有第二导电类型，所述第一导电类型与第二导电类型相同或不同；

位于所述第二半导体层内的场氧化层和场板，所述场氧化层位于所述场板与所述第二半导体层之间；

第一电极，所述第一电极位于所述场板两侧，所述第一电极与所述场板之间制作有第一隔离层和第二隔离层，所述第一电极与所述第二半导体层之间制作有第一氧化层，所述第一隔离层和第二隔离层厚度的和大于所述第一氧化层的厚度；其中，所述第二隔离层是以第一电极为生长基础在热氧生长环境下生长得到的，或者，所述第二隔离层是将所述第一电极的一部分去除后，使保留的电极材料与所述第一隔离层之间形成隔离沟槽，所述第二隔离层制作于所述隔离沟槽内；

覆盖所述第一电极的介质层；

制作于所述基底中的第一导电类型区和第二导电类型区；以及

制作于所述基底两侧的第二电极和第三电极。

8.根据权利要求7所述的半导体器件，其特征在于，所述第一电极设置在所述场板和所述第二半导体层之间。

9.根据权利要求7所述的半导体器件，其特征在于，所述第一电极包括第一部分和第二部分，所述第一部分设置在所述场板和第二半导体层之间，所述第二部分设置在所述第二半导体层远离所述第一半导体层一侧。

10.根据权利要求7至9任意一项所述的半导体器件，其特征在于，所述第一导电类型为N或P型，所述第二导电类型为N型或P型。