CN107170671A - 一种基于离子注入的GaN功率器件及其制造方法 - Google Patents

一种基于离子注入的GaN功率器件及其制造方法 Download PDF

Info

Publication number
CN107170671A
CN107170671A CN201710483029.3A CN201710483029A CN107170671A CN 107170671 A CN107170671 A CN 107170671A CN 201710483029 A CN201710483029 A CN 201710483029A CN 107170671 A CN107170671 A CN 107170671A
Authority
CN
China
Prior art keywords
gan
power devices
potential barrier
cushions
ion implanting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710483029.3A
Other languages
English (en)
Inventor
任远
陈志涛
刘晓燕
刘宁炀
刘久澄
李叶林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Semiconductor Industry Technology Research Institute
Original Assignee
Guangdong Semiconductor Industry Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Semiconductor Industry Technology Research Institute filed Critical Guangdong Semiconductor Industry Technology Research Institute
Priority to CN201710483029.3A priority Critical patent/CN107170671A/zh
Publication of CN107170671A publication Critical patent/CN107170671A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种基于离子注入的GaN功率器件及其制造方法，包括由下往上依次设置的GaN缓冲层、GaN沟道层和AlGaN势垒层，所述AlGaN势垒层上设置有源电极、栅电极和漏电极，其中所述源电极和漏电极均为欧姆接触，所述栅电极为肖特基接触，且各电极之间覆盖有与AlGaN势垒层相连接的钝化层，所述AlGaN势垒层与GaN沟道层为异质结构且在两者的界面处由于极化效应而形成有作为GaN功率器件横向工作导电沟道的二维电子气，所述GaN缓冲层中由GaN缓冲层的底面通过离子注入形成有离子隔离区，所述离子隔离区位于GaN缓冲层的上部并与GaN沟道层相连接，且所述GaN缓冲层中设置了离子隔离区后而在GaN缓冲层的底面键合有高导热衬底。本发明由于采用在GaN缓冲层中通过离子注入形成有隔离区，将GaN沟道与GaN缓冲层隔离开，从而减少了器件漏电流并提高击穿电压。

Description

一种基于离子注入的GaN功率器件及其制造方法
技术领域
本发明涉及半导体器件领域，具体是涉及一种基于离子注入的GaN功率器件及其制造方法。
背景技术
作为第三代宽禁带半导体材料的代表，GaN是继以 Si、 Ge 为代表的第一代及以GaAs、 InP 为代表的第二代半导体材料之后，近二三十年来发展起来的新型半导体材料。GaN材料具有临界击穿场强高、禁带宽度大、载流子迁移率高、饱和电子漂移速度高、热导率大等特点，具备传统 Si 材料无法比拟的优势，非常适合于制作高温(300℃以上)、大功率、低损耗的电力电子器件，可实现***的小型化、轻量化和低成本化，且可在提高***驱动能力的情况下使***更加高效节能。
尽管近年来 GaN 基电力电子器件取得了巨大进展，但仍然面临着一些关键技术问题，如功率器件耐压偏低、关态漏电流较大、可靠性差等。目前，成熟的GaN功率器件多采用横向传导进行工作，由AlGaN势垒层与GaN沟道层之间极化效应形成的二维电子气作为导电沟道。在生长GaN沟道层之前需要沉积一层GaN缓冲层，用来改善材料质量，减少位错，增强绝缘性，实现更好的沟道关断。
目前，报道的器件击穿电压还远小于GaN材料的理论极限。一个主要原因是电流通过位错或缺陷进入GaN缓冲层甚至生长衬底导致器件的提前击穿。提高耐压可通过高质量外延以及加大GaN缓冲层材料厚度来实现，但是材料生长使用金属有机化学气相外延，沉积速率缓慢，生产成本很高，生长条件调控复杂。另一种提高耐压的方法是对GaN缓冲层进行受主掺杂，通过在 GaN 体材料中引入一定量的受主杂质，来补偿过剩的电子，从而降低体材料漏电，提高击穿电压。但是这些受主杂质会导致器件可靠性降低，动态特性变差。
对于这些存在的问题，国内国际都展开了一系列的研究，通过去除漏电路径或者将缓冲层变为高阻层来改善器件性能。
比利时的Puneet Srivastava等人采用了Si衬底部分剥离方案，通过选择区域剥离 Si 衬底，有效改善了器件的击穿特性，使栅漏间距为 20 μm 的器件的击穿电压达到了标志性的 2200 V[55]。但是，选择性衬底剥离技术工艺复杂，难度极大，增加了器件制作成本。而且，Si 衬底剥离后，其热导性能也变差，大功率工作下发热会非常明显，不适用于大功率器件的制备（参考文献：Srivastava P, Das J, Visalli D, et al. RecordBreakdown Voltage (2200 V) of GaN DHFETs on Si With 2-$\ mu\ hbox {m} $Buffer Thickness by Local Substrate Removal[J]. IEEE Electron Device Letters,2011, 32(1): 30-32.）。
华中科技大学的Shichuang Sun等人通过Al离子注入制备了AlGaN/GaN金属绝缘层半导体高电子迁移率晶体管，他们首先在Si衬底上生长GaN缓冲层，使用Al离子注入进行绝缘化处理，然后通过二次生长制备GaN沟道层及AlGaN势垒层。采用离子注入的器件相比对照组，关态漏电流降低了3倍，同时击穿电压提高了6倍。然而，其离子注入会造成注入损伤，在二次外延时会引起材料生长的质量劣化，此外对样品的一系列处理也有可能引入污染（参考文献：Sun S, Fu K, Yu G, et al. AlGaN/GaN metal-insulator-semiconductorhigh electron mobility transistors with reduced leakage current and enhancedbreakdown voltage using aluminum ion implantation[J]. Applied PhysicsLetters, 2016, 108(1): 013507.）。
发明内容
本发明的目的在于针对上述存在问题和不足，提供一种结构新颖、抑制漏电流、击穿电压高的基于离子注入的GaN功率器件及其制造方法。
本发明的技术方案是这样实现的：
本发明所述的基于离子注入的GaN功率器件，其特点是：包括由下往上依次设置的GaN缓冲层、GaN沟道层和AlGaN势垒层，所述AlGaN势垒层上设置有源电极、栅电极和漏电极，其中所述源电极和漏电极均为欧姆接触，所述栅电极为肖特基接触，且各电极之间覆盖有与AlGaN势垒层相连接的钝化层，所述AlGaN势垒层与GaN沟道层为异质结构且在两者的界面处由于极化效应而形成有作为GaN功率器件横向工作导电沟道的二维电子气，所述GaN缓冲层中由GaN缓冲层的底面通过离子注入形成有离子隔离区，所述离子隔离区位于GaN缓冲层的上部并与GaN沟道层相连接，且所述GaN缓冲层中设置了离子隔离区后而在GaN缓冲层的底面键合有高导热衬底。
本发明所述的基于离子注入的GaN功率器件的制造方法，其特点是包括以下步骤：
① 利用金属有机化学气相沉积法在生长衬底上依次外延生长GaN缓冲层、GaN沟道层和AlGaN势垒层；
② 在AlGaN势垒层上使用紫外光刻制备第一次掩膜，作为有源区台面刻蚀的图案，并使用干法刻蚀工艺进行台面刻蚀以实现分立的GaN功率器件，刻蚀深度为50nm～200nm；
③ 通过光刻在AlGaN势垒层上进行第二次掩膜制备，蒸镀源电极和漏电极的金属，并使用有机溶剂进行超声对金属剥离，获得源电极和漏电极的金属图形，且通过快速热退火工艺实现源电极和漏电极与AlGaN势垒层的欧姆接触；
④ 在AlGaN势垒层的表面上沉积厚度为50nm～500nm的钝化层，并使用光刻制备掩膜，在钝化层上刻蚀源电极窗口、漏电极窗口以及栅槽；
⑤ 在栅槽中沉积用于形成栅电极的金属，且栅电极与AlGaN势垒层形成肖特基接触；
⑥ 在钝化层的表面上制备一层覆盖了源电极、漏电极和栅电极的绝缘层作为临时转移层；
⑦ 去除生长衬底，露出GaN缓冲层的底面，并从GaN缓冲层的底面通过离子注入而在GaN缓冲层中形成一高阻的离子隔离区，且该离子隔离区位于GaN缓冲层的上部并与GaN沟道层相连接；
⑧ 在GaN缓冲层的底面上生长一层键合材料，并通过该层键合材料键合有高导热衬底；
⑨ 去除临时转移层，完成整个GaN功率器件的制备。
其中，本发明在进行上述步骤①之后，可先对AlGaN势垒层进行表面清洗，再进行上述步骤②，其清洗方式是分别在丙酮和异丙醇溶液中超声清洗5分钟，然后在硫酸与双氧水混合溶液以及纯盐酸中各浸泡10分钟，并在去离子水中漂洗后用氮气吹干，使用热板烘干表面残留的水分。
所述源电极和漏电极的金属均选自 Ti、 Al、 Mo、Au、Ni、W中的一种或几种的组合或它们的合金，厚度为50～200 nm，且快速热退火工艺是在氮气环境下进行，处理温度为700～950℃。
所述钝化层选择由PECVD、LPCVD、ALD或Sputter沉积制备的SiNx、SiO2、SiNO、Al2O3、AlN中的一种或多种。
所述栅电极的金属选自Ni、Au、Pt、Al、TiW、TiN中的一种或几种的组合，厚度为 50～200nm。
所述键合材料为Au、Sn、In、Ti、Ni、Pt、Pb中的一种或几种的组合或它们的合金。
所述键合的温度为200～350℃，压力为0～5000 Kg。
所述高导热衬底为热导性好的硅或铜或碳化硅或陶瓷。
所述去除生长衬底的方法为激光剥离法、光辅助电化学法腐蚀法、湿法腐蚀法、研磨法、抛光法、ICP/RIE干法刻蚀法中的一种或几种的组合。
所述离子注入是使用Fe、C、B、Zn、Al中的一种或多种元素，并采用 20KeV ～150KeV 的能量进行注入，注入剂量为 1012～1016/cm2。
本发明所采用的离子注入工艺能够在GaN材料中形成深能级，将GaN缓冲层转变为绝缘性能良好的高阻材料，实现电阻率＞108Ω·cm，从而抑制体材料漏电流，同时提高器件的击穿电压。与现有技术相比，本发明具有如下显著优点：
1、本发明通过离子注入将GaN缓冲层变为高阻层，减少了器件经过GaN缓冲层的漏电，提高了击穿电压；
2、与采用外延生长改善位错密度的方法相比，本发明采用离子注入的工艺不需要沉积较厚的GaN缓冲层，减少了材料总厚度，缩短了生长时间，同时节省了生产成本；
3、本发明采用的离子注入方式的重复性高，可精确控制剂量与深度，采用不同离子可获得特定要求的材料绝缘性能，实用性广泛；
4、本发明采用背侧离子注入的方式，避免了常规正面注入对势垒层以及沟道层的损伤；
5、本发明通过衬底剥离隔绝了衬底漏电流，同时键合的新型导热衬底能够大幅改善器件散热特性，能够更好的支持GaN功率器件的高功率、高电压应用。
下面结合附图对本发明作进一步的说明。
附图说明
图1为本发明所述器件的结构示意图。
图2为本发明制造所述器件的工艺流程图。
具体实施方式
如图1所示，本发明所述的基于离子注入的GaN功率器件，包括由下往上依次设置的GaN缓冲层2、GaN沟道层3和AlGaN势垒层4，所述AlGaN势垒层4上设置有源电极5、栅电极8和漏电极6，其中所述源电极5和漏电极6均为欧姆接触，所述栅电极8为肖特基接触，且各电极之间覆盖有与AlGaN势垒层4相连接的钝化层7，所述AlGaN势垒层4与GaN沟道层3为异质结构且在两者的界面处由于极化效应而形成有作为GaN功率器件横向工作导电沟道的二维电子气，所述GaN缓冲层2中由GaN缓冲层2的底面通过离子注入形成有离子隔离区10，所述离子隔离区10位于GaN缓冲层2的上部并与GaN沟道层3相连接，且所述GaN缓冲层2中设置了离子隔离区10后而在GaN缓冲层2的底面键合有高导热衬底11。其中，高导热衬底11为绝缘性及导热性能良好的材料，用于提高GaN功率器件反向电压以及改善散热问题；所述源电极5、栅电极8和漏电极6用于控制GaN功率器件的开启和关断；所述钝化层7为使用化学或物理沉积方式制备的高质量薄膜，用于降低半导体界面态，减少源电极和漏电极与栅电极之间的漏电流；所述离子隔离区10用于形成电学隔离以减少经过缓冲层及衬底传导的漏电流。
如图2所示，本发明所述的基于离子注入的GaN功率器件的制造方法，包括以下步骤：
① 利用金属有机化学气相沉积法在生长衬底1上依次外延生长GaN缓冲层2、GaN沟道层3和AlGaN势垒层4；
② 在AlGaN势垒层4上使用紫外光刻制备第一次掩膜，作为有源区台面刻蚀的图案，并使用干法刻蚀工艺进行台面刻蚀以实现分立的GaN功率器件，刻蚀深度为50nm～200nm；
③ 通过光刻在AlGaN势垒层4上进行第二次掩膜制备，蒸镀源电极和漏电极的金属，源电极和漏电极的金属均选自 Ti、 Al、 Mo、Au、Ni、W中的一种或几种的组合或它们的合金，厚度为50～200 nm，并使用有机溶剂进行超声对金属剥离，获得源电极5和漏电极6的金属图形，且通过快速热退火工艺实现源电极5和漏电极6与AlGaN势垒层4的欧姆接触，快速热退火工艺是在氮气环境下进行，处理温度为700～950℃；
④ 在AlGaN势垒层4的表面上沉积厚度为50nm～500nm的钝化层7，钝化层选择由PECVD、LPCVD、ALD或Sputter沉积制备的SiNx、SiO2、SiNO、Al2O3、AlN中的一种或多种，并使用光刻制备掩膜，在钝化层7上刻蚀源电极窗口、漏电极窗口以及栅槽；
⑤ 在栅槽中沉积用于形成栅电极8的金属，栅电极的金属选自Ni、Au、Pt、Al、TiW、TiN中的一种或几种的组合，厚度为 50～200nm，且栅电极8与AlGaN势垒层4形成肖特基接触；
⑥ 在钝化层7的表面上制备一层覆盖了源电极5、漏电极6和栅电极8的绝缘层作为临时转移层9；
⑦ 采用激光剥离法、光辅助电化学法腐蚀法、湿法腐蚀法、研磨法、抛光法、ICP/RIE干法刻蚀法中的一种或几种的组合去除生长衬底1，露出GaN缓冲层2的底面，并从GaN缓冲层2的底面通过离子注入而在GaN缓冲层2中形成一高阻的离子隔离区10，离子注入是使用Fe、C、B、Zn、Al中的一种或多种元素，并采用 20KeV ～150KeV 的能量进行注入，注入剂量为1012～1016/cm2，且该离子隔离区10位于GaN缓冲层2的上部并与GaN沟道层3相连接；
⑧ 在GaN缓冲层2的底面上生长一层键合材料，键合材料为Au、Sn、In、Ti、Ni、Pt、Pb中的一种或几种的组合或它们的合金，并通过该层键合材料键合有高导热衬底11，键合的温度为200～350℃，压力为0～5000 Kg，且高导热衬底为热导性好的硅或铜或碳化硅或陶瓷；
⑨ 去除临时转移层9，完成整个GaN功率器件的制备。
为了进一步提高本发明的质量，本发明在进行上述步骤①之后，可先对AlGaN势垒层4进行表面清洗，再进行上述步骤②，其清洗方式是分别在丙酮和异丙醇溶液中超声清洗5分钟，然后在硫酸与双氧水混合溶液以及纯盐酸中各浸泡10分钟，并在去离子水中漂洗后用氮气吹干，使用热板烘干表面残留的水分。
下面通过具体实施例对本发明作进一步的说明。
实施例一：
本发明实施案例提供了一种基于离子注入的GaN功率器件的制造方法，其包括以下步骤：
步骤1）、在硅衬底上使用金属有机化学气相沉积设备依次生长GaN缓冲层、GaN沟道层和AlGaN势垒层，外延生长温度在950℃至1350℃之间；
步骤2）、将硅衬底上生长的AlGaN/GaN样品进行表面清洗，具体方法是：分别在丙酮和异丙醇溶液中超声清洗5分钟，然后在硫酸与双氧水混合溶液以及纯盐酸中各浸泡10分钟，并在去离子水中漂洗后用氮气吹干，使用热板烘干表面残留的水分；
步骤3）、在AlGaN势垒层上使用常规紫外光刻工艺制备光刻胶掩膜，作为有源区台面刻蚀的图案，并使用干法刻蚀工艺进行台面刻蚀，去除部分区域的AlGaN势垒层和部分GaN沟道层，以实现分立的GaN功率器件，具体的刻蚀方式为感应耦合等离子体刻蚀（ICP），使用Cl2/BCl3/Ar作为工作气体，ICP功率为250W，RF功率为400W，刻蚀深度为50nm～200nm；
步骤4）、通过光刻在AlGaN势垒层上进行第二次掩膜制备，使用电子束蒸镀机蒸镀多层金属Ti/Al/Ni/Au，厚度分别为20/150/50/80 nm，使用有机溶剂进行超声对金属剥离，获得源电极和漏电极的金属图形，并通过快速热退火工艺实现金属与半导体的欧姆接触，合金化处理在氮气环境下进行，处理温度为850摄氏度，时间为30s；
步骤5）、使用等离子体增强化学气相沉积设备（PECVD）在GaN功率器件的上表面沉积厚度为100nm的SiO2作为钝化层，沉积温度为300℃，使用的工作气体为N2O、N2、5%SiH4/N2，并通过光刻制备掩膜，采用湿法腐蚀工艺在钝化层上刻蚀源电极窗口、漏电极窗口以及栅槽，具体的腐蚀溶液为BOE，腐蚀时间为30s；
步骤6）、在栅槽中沉积用于形成栅电极的金属，栅电极的金属使用Ni/Au双层金属，厚度分别为20/200nm，使用有机溶剂进行超声对金属剥离，获得栅电极的金属图形，且栅电极与AlGaN势垒层形成肖特基接触；
步骤7）、旋涂紫外固化胶覆盖钝化层、源电极、漏电极和栅电极的上表面作为临时转移层，使用紫外曝光机照射30min进行固化；
步骤8）、采用湿法腐蚀去除用于外延生长的硅衬底，具体是将样品浸泡在HF溶液中缓慢腐蚀掉Si衬底；并在暴露出的GaN缓冲层一面，通过离子注入而在GaN缓冲层中形成一高阻的离子隔离区，且该离子隔离区是位于GaN缓冲层靠近GaN沟道层的一侧，离子注入使用B+离子，采用110 KeV 的能量进行注入隔离，注入剂量为 5×1015 cm2；
步骤9）、在GaN缓冲层暴露出的面上生长一层键合材料，并通过该层键合材料键合有陶瓷材料作为高导热衬底；具体地，键合材料采用金、锡、铟、钛、铅、镍、铂、钛等金属中的一种或几种组合或它们的合金，优选地，键合材料采用金锡合金和金铟合金，而且键合工艺采用的温度为200-350℃，压力为0-5000 Kg；
步骤10）、将样品浸泡在去胶剂中30分钟，加热到80℃，去除临时转移层，完成整个GaN功率器件的制备。
实施例二：
该实施例与实施例一的不同之处在于：
步骤1）中是在SiC衬底上依次生长GaN缓冲层、GaN沟道层和AlGaN势垒层；
步骤5）中是使用LPCVD设备制作SiNx作为GaN功率器件的钝化层，沉积温度为780℃，SiNx厚度为300nm；
步骤8）中是采用研磨结合ICP刻蚀的方法去除碳化硅衬底。
实施例三：
该实施例与实施例一的不同之处在于：
步骤1）中是在蓝宝石衬底上依次生长GaN缓冲层、GaN沟道层和AlGaN势垒层；
步骤5）中是使用原子层沉积设备（ALD）制作Al2O3作为器件的钝化层，沉积源采用Al-CH3以及Al-OH，沉积厚度为50nm；
步骤8）中是采用激光剥离的方法去除蓝宝石衬底；而且，离子注入是使用Al离子进行注入隔离，并采用两次注入方式进行，第一次使用135 KeV 的能量进行注入，注入剂量为 5×1014 cm2，第二次使用90 KeV 的能量进行注入，注入剂量为3×1014 cm2。
实施例四：
该实施例与实施例一的不同之处在于：
步骤4）中是使用电子束蒸镀多层金属Pd/Ni/Au，厚度分别为50/100/200 nm，作为源电极和漏电极的金属；
步骤6）中栅电极的金属是通过反应磁控溅射制备，具体金属层为TiN/Ti/Au多层金属，厚度分别为150/100/200nm；
步骤9）中是采用高导热的高阻碳化硅材料作为高导热衬底。
本发明是通过实施例来描述的，但并不对本发明构成限制，参照本发明的描述，所公开的实施例的其他变化，如对于本领域的专业人士是容易想到的，这样的变化应该属于本发明权利要求限定的范围之内。

Claims (10)

1.一种基于离子注入的GaN功率器件，其特征在于：包括由下往上依次设置的GaN缓冲层（2）、GaN沟道层（3）和AlGaN势垒层（4），所述AlGaN势垒层（4）上设置有源电极（5）、栅电极（8）和漏电极（6），其中所述源电极（5）和漏电极（6）均为欧姆接触，所述栅电极（8）为肖特基接触，且各电极之间覆盖有与AlGaN势垒层（4）相连接的钝化层（7），所述AlGaN势垒层（4）与GaN沟道层（3）为异质结构且在两者的界面处由于极化效应而形成有作为GaN功率器件横向工作导电沟道的二维电子气，所述GaN缓冲层（2）中由GaN缓冲层（2）的底面通过离子注入形成有离子隔离区（10），所述离子隔离区（10）位于GaN缓冲层（2）的上部并与GaN沟道层（3）相连接，且所述GaN缓冲层（2）中设置了离子隔离区（10）后而在GaN缓冲层（2）的底面键合有高导热衬底（11）。
2.一种基于离子注入的GaN功率器件的制造方法，该方法用于制造上述权利要求1所述的GaN功率器件，其特征在于包括以下步骤：
① 利用金属有机化学气相沉积法在生长衬底（1）上依次外延生长GaN缓冲层（2）、GaN沟道层（3）和AlGaN势垒层（4）；
② 在AlGaN势垒层（4）上使用紫外光刻制备第一次掩膜，作为有源区台面刻蚀的图案，并使用干法刻蚀工艺进行台面刻蚀以实现分立的GaN功率器件，刻蚀深度为50nm～200nm；
③ 通过光刻在AlGaN势垒层（4）上进行第二次掩膜制备，蒸镀源电极和漏电极的金属，并使用有机溶剂进行超声对金属剥离，获得源电极（5）和漏电极（6）的金属图形，且通过快速热退火工艺实现源电极（5）和漏电极（6）与AlGaN势垒层（4）的欧姆接触；
④ 在AlGaN势垒层（4）的表面上沉积厚度为50nm～500nm的钝化层（7），并使用光刻制备掩膜，在钝化层（7）上刻蚀源电极窗口、漏电极窗口以及栅槽；
⑤ 在栅槽中沉积用于形成栅电极（8）的金属，且栅电极（8）与AlGaN势垒层（4）形成肖特基接触；
⑥ 在钝化层（7）的表面上制备一层覆盖了源电极（5）、漏电极（6）和栅电极（8）的绝缘层作为临时转移层（9）；
⑦ 去除生长衬底（1），露出GaN缓冲层（2）的底面，并从GaN缓冲层（2）的底面通过离子注入而在GaN缓冲层（2）中形成一高阻的离子隔离区（10），且该离子隔离区（10）位于GaN缓冲层（2）的上部并与GaN沟道层（3）相连接；
⑧ 在GaN缓冲层（2）的底面上生长一层键合材料，并通过该层键合材料键合有高导热衬底（11）；
⑨ 去除临时转移层（9），完成整个GaN功率器件的制备。
3.根据权利要求2所述的基于离子注入的GaN功率器件的制造方法，其特征在于：所述源电极和漏电极的金属均选自 Ti、 Al、 Mo、Au、Ni、W中的一种或几种的组合或它们的合金，厚度为50～200 nm，且快速热退火工艺是在氮气环境下进行，处理温度为700～950℃。
4.根据权利要求2所述的基于离子注入的GaN功率器件的制造方法，其特征在于：所述钝化层选择由PECVD、LPCVD、ALD或Sputter沉积制备的SiNx、SiO2、SiNO、Al2O3、AlN中的一种或多种。
5.根据权利要求2所述的基于离子注入的GaN功率器件的制造方法，其特征在于：所述栅电极的金属选自Ni、Au、Pt、Al、TiW、TiN中的一种或几种的组合，厚度为 50～200nm。
6.根据权利要求2所述的基于离子注入的GaN功率器件的制造方法，其特征在于：所述键合材料为Au、Sn、In、Ti、Ni、Pt、Pb中的一种或几种的组合或它们的合金。
7.根据权利要求2所述的基于离子注入的GaN功率器件的制造方法，其特征在于：所述键合的温度为200～350℃，压力为0～5000 Kg。
8.根据权利要求2所述的基于离子注入的GaN功率器件的制造方法，其特征在于：所述高导热衬底为热导性好的硅或铜或碳化硅或陶瓷。
9.根据权利要求2所述的基于离子注入的GaN功率器件的制造方法，其特征在于：所述去除生长衬底的方法为激光剥离法、光辅助电化学法腐蚀法、湿法腐蚀法、研磨法、抛光法、ICP/RIE干法刻蚀法中的一种或几种的组合。
10.根据权利要求2所述的基于离子注入的GaN功率器件的制造方法，其特征在于：所述离子注入是使用Fe、C、B、Zn、Al中的一种或多种元素，并采用 20KeV ～150KeV 的能量进行注入，注入剂量为 1012～1016/cm2。
CN201710483029.3A 2017-06-22 2017-06-22 一种基于离子注入的GaN功率器件及其制造方法 Pending CN107170671A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710483029.3A CN107170671A (zh) 2017-06-22 2017-06-22 一种基于离子注入的GaN功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710483029.3A CN107170671A (zh) 2017-06-22 2017-06-22 一种基于离子注入的GaN功率器件及其制造方法

Publications (1)

Publication Number Publication Date
CN107170671A true CN107170671A (zh) 2017-09-15

Family

ID=59819109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710483029.3A Pending CN107170671A (zh) 2017-06-22 2017-06-22 一种基于离子注入的GaN功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN107170671A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198747A (zh) * 2018-01-09 2018-06-22 湖南理工学院 一种二次外延生长制备氮化镓系材料的方法
CN110808285A (zh) * 2019-11-26 2020-02-18 华南理工大学 一种基于Cu衬底HEMT器件及其制备方法
CN111048471A (zh) * 2019-12-05 2020-04-21 中国电子科技集团公司第五十五研究所 n沟道和p沟道增强型GaN器件集成结构的制备方法
CN111755524A (zh) * 2020-07-20 2020-10-09 西安电子科技大学 一种肖特基积累层碳化硅横向场效应晶体管及其制作方法
US20210118871A1 (en) * 2019-10-22 2021-04-22 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits
CN113130643A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
CN113555431A (zh) * 2021-07-21 2021-10-26 西安电子科技大学 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN113823681A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于栅极场板和双源极场板的hemt器件及其制备方法
CN113871477A (zh) * 2021-08-30 2021-12-31 瑶芯微电子科技(上海)有限公司 基于栅极场板和源极场板的双异质结hemt器件及其制备方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN110808285B (zh) * 2019-11-26 2024-08-02 华南理工大学 一种基于Cu衬底HEMT器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419713A (zh) * 2000-02-04 2003-05-21 美商克立光学公司 具减低捕捉之三族氮化物基础场效晶体管和高电子移动晶体管及其制造方法
CN101908511A (zh) * 2010-07-27 2010-12-08 南京大学 一种金属衬底的氮化镓肖特基整流器及其制备方法
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
US20130175539A1 (en) * 2012-01-11 2013-07-11 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of manufacturing the same
US20140021481A1 (en) * 2012-07-23 2014-01-23 Samsung Electronics Co., Ltd. Nitride-based semiconductor device and manufacturing method thereof
WO2015123534A1 (en) * 2014-02-14 2015-08-20 Dow Corning Corporation Group iii-n substrate and transistor with implanted buffer layer
CN104916771A (zh) * 2014-03-12 2015-09-16 山东浪潮华光光电子股份有限公司 一种换衬底的正装GaN基发光二极管及其制备方法
CN206907738U (zh) * 2017-06-22 2018-01-19 广东省半导体产业技术研究院 一种基于离子注入的GaN功率器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419713A (zh) * 2000-02-04 2003-05-21 美商克立光学公司 具减低捕捉之三族氮化物基础场效晶体管和高电子移动晶体管及其制造方法
CN101908511A (zh) * 2010-07-27 2010-12-08 南京大学 一种金属衬底的氮化镓肖特基整流器及其制备方法
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
US20130175539A1 (en) * 2012-01-11 2013-07-11 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of manufacturing the same
US20140021481A1 (en) * 2012-07-23 2014-01-23 Samsung Electronics Co., Ltd. Nitride-based semiconductor device and manufacturing method thereof
WO2015123534A1 (en) * 2014-02-14 2015-08-20 Dow Corning Corporation Group iii-n substrate and transistor with implanted buffer layer
CN104916771A (zh) * 2014-03-12 2015-09-16 山东浪潮华光光电子股份有限公司 一种换衬底的正装GaN基发光二极管及其制备方法
CN206907738U (zh) * 2017-06-22 2018-01-19 广东省半导体产业技术研究院 一种基于离子注入的GaN功率器件

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198747A (zh) * 2018-01-09 2018-06-22 湖南理工学院 一种二次外延生长制备氮化镓系材料的方法
US20210118871A1 (en) * 2019-10-22 2021-04-22 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits
US11569182B2 (en) * 2019-10-22 2023-01-31 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits
CN110808285A (zh) * 2019-11-26 2020-02-18 华南理工大学 一种基于Cu衬底HEMT器件及其制备方法
CN110808285B (zh) * 2019-11-26 2024-08-02 华南理工大学 一种基于Cu衬底HEMT器件及其制备方法
CN111048471A (zh) * 2019-12-05 2020-04-21 中国电子科技集团公司第五十五研究所 n沟道和p沟道增强型GaN器件集成结构的制备方法
CN111755524B (zh) * 2020-07-20 2022-06-07 西安电子科技大学 一种肖特基积累层碳化硅横向场效应晶体管及其制作方法
CN111755524A (zh) * 2020-07-20 2020-10-09 西安电子科技大学 一种肖特基积累层碳化硅横向场效应晶体管及其制作方法
CN113130643A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12027615B2 (en) 2020-12-18 2024-07-02 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113555431A (zh) * 2021-07-21 2021-10-26 西安电子科技大学 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN113555431B (zh) * 2021-07-21 2022-12-02 西安电子科技大学 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN113823681A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 基于栅极场板和双源极场板的hemt器件及其制备方法
CN113871477A (zh) * 2021-08-30 2021-12-31 瑶芯微电子科技(上海)有限公司 基于栅极场板和源极场板的双异质结hemt器件及其制备方法

Similar Documents

Publication Publication Date Title
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN104992974B (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN108666359A (zh) 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法
CN110112215A (zh) 兼具栅极电介质和刻蚀阻挡层功能结构的常关型功率器件及其制备方法
CN206907738U (zh) 一种基于离子注入的GaN功率器件
CN108305834A (zh) 一种增强型氮化镓场效应器件的制备方法
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
CN208028062U (zh) 一种增强型和耗尽型GaN HEMT集成结构
CN115312389A (zh) 制备具有垂直结构的半导体器件的方法以及半导体器件
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN101252100B (zh) 一种A1GaN/GaN HEMT器件的隔离方法
CN107919390A (zh) 基于wo3栅介质的金刚石场效应晶体管及制作方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN104681646A (zh) 碳化硅嵌入式电极平面型光导开关及其制作方法
CN105448974B (zh) 一种GaN基薄膜晶体管结构及其制备方法
CN110364575A (zh) 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN116705605B (zh) 一种硅基氮化镓hemt器件及其制备方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN110504299A (zh) 基于图形化再生长的GaN凹槽阳极肖特基二极管制备方法
CN207068860U (zh) 一种GaN MIS沟道HEMT器件
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination