CN109743834B - 一种优化usb链路阻抗的方法 - Google Patents
一种优化usb链路阻抗的方法 Download PDFInfo
- Publication number
- CN109743834B CN109743834B CN201811619514.XA CN201811619514A CN109743834B CN 109743834 B CN109743834 B CN 109743834B CN 201811619514 A CN201811619514 A CN 201811619514A CN 109743834 B CN109743834 B CN 109743834B
- Authority
- CN
- China
- Prior art keywords
- usb
- link
- impedance
- area
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000008054 signal transmission Effects 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 claims description 2
- 238000005457 optimization Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
一种优化USB链路阻抗的方法，包括安装有信号发射端、连接器的主板以及USB线缆，所述信号发射端、连接器、USB线缆之间依次形成USB信号传输链路，所述USB信号传输链路阻抗优化方法通过以下步骤实现：S1.将主板信号发射端至连接器的USB信号传输链路，根据主板布局分布分成BGA区和正常走线区，所述BGA区和正常走线区内的USB链路阻抗相同；S2.将主板连接器和USB线缆之间的USB信号传输链路，其USB链路阻抗设置为BGA区或正常走线区内的USB链路阻抗相同。本发明与现有技术所采用的常见阻抗优化措施相反，本发明通过增高正常区走线USB链路阻抗，保证了整体链路阻抗的统一性，取得了较好的效果。
Description
技术领域
本发明涉及主板信号传输线路的改进，尤其涉及一种优化USB链路阻抗的方法。
背景技术
USB(Universal Serial Bus)全称通用串行总线，用于规范主机与外部设备的连接和通讯。USB是应用在PC、电子通讯领域的接口技术，支持设备的即插即用和热插拔功能，由于其传输数据信号强、适用范围广，因而被广泛用于多种电子设备中。
USB设备***分为两个部分，USB Host端和USB Device端，以USB接口的U盘为例子，U盘自身是一个USB Device，PC机的USB接口以及相关的控制电路为USB Host部分。每个部分由硬件部分和软件部分组成，硬件部分由USB主机控制器和USB接口芯片来组成，固件(软件)由两侧的驱动程序组成。
在传统数字***中，高速互联现象常常可以忽略不计，因为它们对***的性能影响很微弱。然而，随着计算机技术发展，在众多决定***性能的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了***设计及使用的复杂性。
在服务器***高速信号链路设计过程中，链路阻抗的优化设计尤其重要，若链路阻抗连续性较差，会引起信号反射、增加链路损耗，进而影响信号传输质量，甚至导致设计失败和产品故障。在USB链路中由于常会含有线缆cable，阻抗不连续点较多，因此在USB链路设计时进行阻抗优化显得尤为重要。
在现有的USB链路中，针对链路阻抗连续性问题，通常会采用分板卡阻抗管控，尽量保证每块板卡上的阻抗一致，例如，在PCB上使用均匀传输线以保证传输线在板卡上感受到的容性及感性相同，降低阻抗突变带来的反射等影响。通常，主板上会以85ohm的差分阻抗管控PCB走线。
虽然这种措施能够在一定程度上降低阻抗不连续性，保证局部的阻抗连续性，但由于整个USB链路除了主板外还会有Cable、前控板等部分，这些部分的阻抗和主板走线阻抗并不一定相同，这就导致USB链路局部阻抗一致但整体仍存在阻抗不连续的现象，同样会影响信号传输质量。对此，现有技术中大多通过降低链路阻抗的方式，来优化USB链路，但导致USB链路在整体的阻抗优化上存在不足，也是本领域迫切需要解决的问题。
发明内容
本发明提供一种优化USB链路阻抗的方法，用于解决现有技术存在的问题。
本发明通过以下技术方案予以实现：
一种优化USB链路阻抗的方法，包括安装有信号发射端、连接器的主板以及用于外部USB设备与连接器之间信号传输的USB线缆，所述信号发射端、连接器、USB线缆之间依次电连接并形成USB信号传输链路，所述USB信号传输链路阻抗优化方法通过以下步骤实现：
S1.将主板信号发射端至连接器的USB信号传输链路，根据主板布局分布分成BGA区和正常走线区，所述BGA区和正常走线区内的USB链路阻抗相同；
S2.将主板连接器和USB线缆之间的USB信号传输链路，其USB链路阻抗设置为BGA区或正常走线区内的USB链路阻抗相同。
如上所述的一种优化USB链路阻抗的方法，所述BGA区和正常走线区内的USB链路阻抗均为90ohm。
如上所述的一种优化USB链路阻抗的方法，所述BGA区和正常走线区内的USB链路具有相同的走线宽度和间距。
如上所述的一种优化USB链路阻抗的方法，所述BGA区的USB链路走线宽度和间距分别为3.5mil、4mil，所述正常走线区内的USB链路走线宽度和间距分别为4.4mil、7.8mil。
如上所述的一种优化USB链路阻抗的方法，所述信号发射端为中央处理器、逻辑芯片或发射芯片。
与现有技术相比，本发明的优点在于：
本发明提出了在USB链路设计时需要关注链路整体的阻抗，通过优化主板正常区走线的阻抗，保证主板正常区走线与BGA走线的阻抗一致，避免信号阻抗先降后升，提高链路阻抗一致性；同时，与现有技术所采用的常见阻抗优化措施相反，本发明通过增高正常区走线USB链路阻抗，保证了整体链路阻抗的统一性，取得了较好的效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍。
图1是本实施例的USB链路拓扑图；
图2是本实施例的USB链路阻抗仿真对比图；
图3是本实施例的正常走线区USB链路损耗仿真图。
附图标记：1-主板，11-BGA区，12-正常走线区，2-信号发射端，3-连接器，4-USB线缆，5-USB设备，51-USB接收端。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
如图1-图3所示，本实施例公开的一种优化USB链路阻抗的方法，包括安装有信号发射端2、连接器3的主板1以及用于外部USB设备5与连接器3之间信号传输的USB线缆4，信号发射端2、连接器3、USB线缆4之间依次电连接并形成USB信号传输链路，USB信号传输链路阻抗优化方法通过以下步骤实现：
S1.将主板1信号发射端2至连接器3的USB信号传输链路，根据主板1布局分布分成BGA区11和正常走线区12，BGA区11和正常走线区12内的USB链路阻抗相同；
S2.将主板1连接器3和USB线缆4之间的USB信号传输链路，其USB链路阻抗设置为BGA区11或正常走线区12内的USB链路阻抗相同。
本实施例针对现有技术中存在的USB整体链路阻抗不连续的问题，对传统主板的USB链路方式和采用本发明的主板USB链路阻抗优化进行对比仿真，比较不同情况下链路的阻抗连续性。
以图1所示的某特定主板上的USB链路拓扑为例详细说明。在USB链路的传输路径中，信号从发射端发出后经BGA区和正常区走线到达连接器3，经USB线缆4到达终端USB设备5和USB接收端51。
设该链路BGA区阻抗90ohm，BGA区走线长度L1为1.5inch，正常区走线L2为8inch，USB线缆4cable长度20inch，阻抗90ohm。
为了突出主板1正常区走线对整体链路的影响，仿真验证过程中忽略链路中USB线缆4两端连接器3及过孔的影响，分别对BGA区11走线、正常走线区12、USB线缆4进行建模。改进后的设计通过调整正常区走线的线宽线距以达到目标阻抗，改进前后的链路信息对比如下表1所示：
表1改进前后的链路信息表
使用两种方法形成的链路阻抗仿真结果，如图2所示，可以明显看出，改前链路阻抗有先降后升的变化趋势，这是由于信号先后经过BGA区走线90ohn、正常区走线85ohmh和USB线缆90ohm。改进后的设计明显比较平滑，信号在主板1上的阻抗都是90ohm，避免先降后升的过程，有利于链路整体的阻抗连续性，阻抗一致性优于原始设计。
在正常区走线的阻抗管控过程中，也可以让正常走线区的线宽、线距与BGA区保持一致，选择线宽线距为3.5/4mil，这样也能保证阻抗与BGA区相同。但是正常区走线空间比BGA区大，若线宽线距较小，会增加整体链路的损耗，所以本实施例中如上表所示，根据主板实际布线空间分布，选择线宽线距为4.4/7.8mil，在保证链路阻抗的前提下，又尽量不增加额外的链路损耗，最大程度的优化信号质量。
如图3所示，根据正常走线区USB链路损耗仿真结果看，上述两种情况下主板走线L2的损耗，可以看出优化后的链路损耗优于BGA设计。
综合上述仿真结果分析，通过优化USB链路中主板正常走线区的阻抗设计，可以有效提高整体链路的阻抗一致性，降低反射；通过设计合理的线宽线距，可以降低链路损耗，提高信号传输质量。
链路阻抗一致性对链路信号质量有重要影响，在USB链路设计时要整体考量各部分阻抗设计规则，设计时通过合理优化主板正常走线区的线宽线距，保证主板正常区走线与BGA走线的阻抗一致，同时避免增加链路损耗，提高链路阻抗一致性，优化信号传输质量。
本发明未详尽描述的技术内容均为公知技术。
Claims (5)
1.一种优化USB链路阻抗的方法，包括安装有信号发射端、连接器的主板以及用于外部USB设备与连接器之间信号传输的USB线缆，所述信号发射端、连接器、USB线缆之间依次电连接并形成USB信号传输链路，其特征在于，所述USB信号传输链路阻抗优化方法通过以下步骤实现：
S1.将主板信号发射端至连接器的USB信号传输链路，根据主板布局分布分成BGA区和正常走线区，所述BGA区和正常走线区内的USB链路阻抗相同；
S2.将主板连接器和USB线缆之间的USB信号传输链路，其USB链路阻抗设置为与BGA区或正常走线区内的USB链路阻抗相同。
2.根据权利要求1所述的一种优化USB链路阻抗的方法，其特征在于，所述BGA区和正常走线区内的USB链路阻抗均为90ohm。
3.根据权利要求1所述的一种优化USB链路阻抗的方法，其特征在于，所述BGA区和正常走线区内的USB链路具有相同的走线宽度和间距。
4.根据权利要求2所述的一种优化USB链路阻抗的方法，其特征在于，所述BGA区的USB链路走线宽度和间距分别为3.5mil、4mil，所述正常走线区内的USB链路走线宽度和间距分别为4.4mil、7.8mil。
5.根据权利要求1所述的一种优化USB链路阻抗的方法，其特征在于，所述信号发射端为中央处理器、逻辑芯片或发射芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811619514.XA CN109743834B (zh) | 2018-12-28 | 2018-12-28 | 一种优化usb链路阻抗的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811619514.XA CN109743834B (zh) | 2018-12-28 | 2018-12-28 | 一种优化usb链路阻抗的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109743834A CN109743834A (zh) | 2019-05-10 |
| CN109743834B true CN109743834B (zh) | 2020-07-28 |
Family
ID=66361638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811619514.XA Active CN109743834B (zh) | 2018-12-28 | 2018-12-28 | 一种优化usb链路阻抗的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109743834B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1329812A (zh) * | 1998-12-02 | 2002-01-02 | 泰拉丁公司 | 印刷电路板及其制造方法 |
| JP4720184B2 (ja) * | 2005-01-07 | 2011-07-13 | 船井電機株式会社 | プリント回路基板及びそれを備えた電子機器 |
| CN103296988A (zh) * | 2012-02-10 | 2013-09-11 | 英飞凌科技股份有限公司 | 可调阻抗匹配网络 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060044083A1 (en) * | 2004-08-27 | 2006-03-02 | Maksim Kuzmenka | Circuit board and method for producing a circuit board |
| KR20090072154A (ko) * | 2007-12-28 | 2009-07-02 | 엘지전자 주식회사 | 다층 인쇄회로기판 |
-
2018
- 2018-12-28 CN CN201811619514.XA patent/CN109743834B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1329812A (zh) * | 1998-12-02 | 2002-01-02 | 泰拉丁公司 | 印刷电路板及其制造方法 |
| JP4720184B2 (ja) * | 2005-01-07 | 2011-07-13 | 船井電機株式会社 | プリント回路基板及びそれを備えた電子機器 |
| CN103296988A (zh) * | 2012-02-10 | 2013-09-11 | 英飞凌科技股份有限公司 | 可调阻抗匹配网络 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109743834A (zh) | 2019-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9515031B2 (en) | Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects | |
| US10158339B2 (en) | Capacitive compensation structures using partially meshed ground planes | |
| US7459985B2 (en) | Connector having a cut-out for reduced crosstalk between differential conductors | |
| US8624687B2 (en) | Differential signal crosstalk reduction | |
| KR100689967B1 (ko) | 개선된 멀티 모듈 메모리 버스 구조를 가진 메모리 시스템 | |
| US10897813B2 (en) | Differential trace pair system | |
| US10879636B2 (en) | Connector and communications device | |
| US20160179733A1 (en) | Two-part electrical connector | |
| CN101389183A (zh) | 一种差分信号线的贯孔区域设计***及方法 | |
| CN109743834B (zh) | 一种优化usb链路阻抗的方法 | |
| US20230246353A1 (en) | Dual-path high-speed interconnect pcb layout solution | |
| TWI695658B (zh) | 於記憶體模組電耦合提供電子帶隙(ebg)結構之電路及方法 | |
| CN113807044B (zh) | 抗串扰pcie端口通道设计方法、***、终端及存储介质 | |
| US11026321B2 (en) | Information handling system comprising a processor coupled to a board and including a differential trace pair having a first straight differential trace and a second serpentine shape differential trace | |
| TW201414103A (zh) | 高速傳輸介面電路及其設計方法 | |
| US9444165B2 (en) | Pin arrangement and electronic assembly | |
| CN112347009A (zh) | 多个处理器共享硬盘存储的实现装置 | |
| Ye et al. | Full link impedance optimization for serial IOs | |
| CN108684142B (zh) | 一种链路及服务器 | |
| Orekhov et al. | Signal integrity analysis and Peripheral Component Interconnect Express backplane link compliance assessment | |
| US9236645B2 (en) | Serpentine delay line structure | |
| TW201141332A (en) | Printed circuit board and layout method thereof | |
| CN108882518B (zh) | 一种基于差分pth过孔的主板及主板*** | |
| US20040225807A1 (en) | Method and assembly having a matched filter connector | |
| CN114423145A (zh) | 改善信号链路阻抗的方法、装置、pcb板、设备、介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200630 Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd. Address before: 450018 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601 Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |