CN109728801B - 比较器和模数转换器 - Google Patents
比较器和模数转换器 Download PDFInfo
- Publication number
- CN109728801B CN109728801B CN201910001454.3A CN201910001454A CN109728801B CN 109728801 B CN109728801 B CN 109728801B CN 201910001454 A CN201910001454 A CN 201910001454A CN 109728801 B CN109728801 B CN 109728801B
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- electrode
- node
- voltage terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明的实施例提供一种比较器。该比较器包括:第一电流源电路、预放大电路、放大电路、比较电路和输出电路。第一电流源电路被配置为向预放大电路提供第一恒定电流。预放大电路被配置为根据第一恒定电流,将第一输入信号放大为第一预放大信号,以及将第二输入信号放大为第二预放大信号。放大电路包括电流镜和负载电路,并被配置为通过电流镜产生第一预放大信号的第一镜像信号和第二预放大信号的第二镜像信号,并分别基于第一和第二镜像信号通过负载电路产生第一和第二放大信号。负载电路包括差分的二极管连接的晶体管。比较电路被配置为比较第一放大信号和第二放大信号。输出电路被配置为基于比较的结果,输出第一电压或第二电压。
Description
技术领域
本发明涉及集成电路技术领域,具体地,涉及比较器以及相应的模数转换器。
背景技术
随着集成电路的飞速发展,数字通信得到了广泛的应用。模数转换器作为实现模数转换的关键器件,得了飞速发展。在大多数模数转换器中,比较器都是核心器件,其精度和速度对整个模数转换器起着至关重要的作用。
比较器的精度决定了比较器能够比较出的两路信号的差别的细微程度。比较器的速度决定了比较器的响应时间。精度高的比较器通常比较复杂,因此响应速度相对较慢。一些简化的比较器能够实现较快的响应速度,但是其精度可能无法满足产品需求。
发明内容
本文中描述的实施例提供了比较器以及模数转换器。
根据本发明的第一方面,提供了一种比较器。所述比较器包括:第一电流源电路、预放大电路、放大电路、比较电路和输出电路。所述第一电流源电路被配置为向所述预放大电路提供第一恒定电流。所述预放大电路被配置为根据所述第一恒定电流,将来自第一输入端的第一输入信号放大为第一预放大信号,将来自第二输入端的第二输入信号放大为第二预放大信号,并分别经由第一节点和第二节点向所述放大电路提供所述第一预放大信号和所述第二预放大信号。所述放大电路包括电流镜和负载电路。所述放大电路被配置为通过所述电流镜产生所述第一预放大信号的第一镜像信号和所述第二预放大信号的第二镜像信号,分别基于所述第一镜像信号和所述第二镜像信号,通过所述负载电路产生第一放大信号和第二放大信号,并分别经由第三节点和第四节点向所述比较电路提供所述第一放大信号和所述第二放大信号。所述负载电路包括差分的二极管连接的晶体管(differential diode-connected transistor)。所述比较电路被配置为比较所述第一放大信号和所述第二放大信号,并经由第五节点向所述输出电路提供所述比较的结果。所述输出电路被配置为基于所述比较的所述结果,输出第一电压或第二电压。
在本发明的一些实施例中,所述电流镜包括第一电流镜和第二电流镜。所述第一电流镜与所述第一节点、第一电压端、所述负载电路和所述第三节点耦接。所述第一电流镜被配置为根据所述第一预放大信号产生所述第一镜像信号,以及向所述第三节点提供所述第一镜像信号。所述第二电流镜与所述第二节点、所述第一电压端、所述负载电路和所述第四节点耦接。所述第二电流镜被配置为根据所述第二预放大信号产生所述第二镜像信号,以及向所述第四节点提供所述第二镜像信号。
在本发明的一些实施例中,所述第一电流镜包括第一晶体管和第三晶体管。所述第二电流镜包括第二晶体管和第四晶体管。所述第一晶体管的第二极耦接所述第一晶体管的控制极和所述第一节点。所述第一晶体管的第一极耦接所述第一电压端。所述第二晶体管的第二极耦接所述第二晶体管的控制极和所述第二节点。所述第二晶体管的第一极耦接所述第一电压端。所述第三晶体管的控制极耦接所述第一晶体管的控制极。所述第三晶体管的第一极耦接所述第一电压端。所述第三晶体管的第二极耦接所述第三节点。所述第四晶体管的控制极耦接所述第二晶体管的控制极。所述第四晶体管的第一极耦接所述第一电压端。所述第四晶体管的第二极耦接所述第四节点。
在本发明的一些实施例中,所述差分的二极管连接的晶体管包括第五晶体管和第六晶体管。所述第五晶体管的第二极耦接所述第五晶体管的控制极和所述第三节点。所述第五晶体管的第一极耦接第二电压端。所述第六晶体管的第二极耦接所述第六晶体管的控制极和所述第四节点。所述第六晶体管的第一极耦接所述第二电压端。
在本发明的进一步的实施例中,所述差分的二极管连接的晶体管还包括第七晶体管和第八晶体管。所述第七晶体管的控制极耦接所述第五晶体管的控制极。所述第七晶体管的第一极耦接所述第二电压端。所述第七晶体管的第二极耦接所述第六晶体管的第二极。所述第八晶体管的控制极耦接所述第六晶体管的控制极。所述第八晶体管的第一极耦接所述第二电压端。所述第八晶体管的第二极耦接所述第五晶体管的第二极。
在本发明的进一步的实施例中,所述放大电路还包括第二电流源电路。所述第二电流源电路与所述电流镜和所述负载电路耦接,并被配置为向所述负载电路提供第二恒定电流。
在本发明的一些实施例中,所述第二电流源电路包括第九晶体管和第十晶体管。所述第九晶体管的控制极耦接第二偏置电压端。所述第九晶体管的第一极耦接第二电压端。所述第九晶体管的第二极耦接所述第三节点。所述第十晶体管的控制极耦接所述第二偏置电压端。所述第十晶体管的第一极耦接所述第二电压端。所述第十晶体管的第二极耦接所述第四节点。
在本发明的一些实施例中,所述第一电流源电路包括第十一晶体管。所述第十一晶体管的控制极耦接第一偏置电压端。所述第十一晶体管的第一极耦接第二电压端。所述第十一晶体管的第二极耦接所述预放大电路。
在本发明的一些实施例中,所述预放大电路包括第十二晶体管和第十三晶体管。所述第十二晶体管的控制极耦接所述第一输入端。所述第十二晶体管的第一极耦接所述第一电流源电路。所述第十二晶体管的第二极耦接所述第一节点。所述第十三晶体管的控制极耦接所述第二输入端。所述第十三晶体管的第一极耦接所述第十二晶体管的第一极。所述第十三晶体管的第二极耦接所述第二节点。
在本发明的一些实施例中,所述比较电路包括第十四晶体管、第十五晶体管、第十六晶体管和第十七晶体管。所述第十四晶体管的控制极耦接所述第四节点。所述第十四晶体管的第一极耦接第一电压端。所述第十四晶体管的第二极耦接所述第十六晶体管的第二极。所述第十五晶体管的控制极耦接所述第三节点。所述第十五晶体管的第一极耦接所述第一电压端。所述第十五晶体管的第二极耦接所述第五节点。所述第十六晶体管的第一极耦接第二电压端。所述第十六晶体管的控制极耦接所述第十六晶体管的第二极。所述第十七晶体管的控制极耦接所述第十六晶体管的控制极。所述第十七晶体管的第一极耦接所述第二电压端。所述第十七晶体管的第二极耦接所述第五节点。
在本发明的一些实施例中,所述输出电路包括第十八晶体管和第十九晶体管。所述第十八晶体管的控制极耦接所述第五节点。所述第十八晶体管的第一极耦接第一电压端。所述第十八晶体管的第二极耦接输出信号端。所述第十九晶体管的控制极耦接所述第五节点。所述第十九晶体管的第一极耦接第二电压端。所述第十九晶体管的第二极耦接所述输出信号端。
在本发明的一些实施例中,所述第一恒定电流和所述第二恒定电流的比值大于2。
根据本发明的第二方面,提供了一种比较器。所述比较器包括第一至第八晶体管和第十一至第十九晶体管。第一晶体管的第二极耦接所述第一晶体管的控制极和第一节点。第一晶体管的第一极耦接第一电压端。第二晶体管的第二极耦接所述第二晶体管的控制极和第二节点。第二晶体管的第一极耦接所述第一电压端。第三晶体管的控制极耦接所述第一晶体管的控制极。所述第三晶体管的第一极耦接所述第一电压端。所述第三晶体管的第二极耦接第三节点。第四晶体管的控制极耦接所述第二晶体管的控制极。所述第四晶体管的第一极耦接所述第一电压端。所述第四晶体管的第二极耦接第四节点。第五晶体管的第二极耦接所述第五晶体管的控制极和所述第三节点。所述第五晶体管的第一极耦接第二电压端。第六晶体管的第二极耦接所述第六晶体管的控制极和所述第四节点。所述第六晶体管的第一极耦接所述第二电压端。第七晶体管的控制极耦接所述第五晶体管的控制极。所述第七晶体管的第一极耦接所述第二电压端。所述第七晶体管的第二极耦接所述第六晶体管的第二极。第八晶体管的控制极耦接所述第六晶体管的控制极。所述第八晶体管的第一极耦接所述第二电压端。所述第八晶体管的第二极耦接所述第五晶体管的第二极。第十一晶体管的控制极耦接第一偏置电压端。所述第十一晶体管的第一极耦接所述第二电压端。所述第十一晶体管的第二极耦接第十二晶体管的第一极和第十三晶体管的第一极。所述第十二晶体管的控制极耦接所述第一输入端。所述第十二晶体管的第二极耦接所述第一节点。所述第十三晶体管的控制极耦接所述第二输入端。所述第十三晶体管的第二极耦接所述第二节点。第十四晶体管的控制极耦接所述第四节点。所述第十四晶体管的第一极耦接所述第一电压端。所述第十四晶体管的第二极耦接第十六晶体管的第二极。第十五晶体管的控制极耦接所述第三节点。所述第十五晶体管的第一极耦接所述第一电压端。所述第十五晶体管的第二极耦接第五节点。所述第十六晶体管的第一极耦接所述第二电压端。所述第十六晶体管的控制极耦接所述第十六晶体管的第二极。所述第十七晶体管的控制极耦接所述第十六晶体管的控制极。所述第十七晶体管的第一极耦接所述第二电压端。所述第十七晶体管的第二极耦接所述第五节点。第十八晶体管的控制极耦接所述第五节点。所述第十八晶体管的第一极耦接所述第一电压端。所述第十八晶体管的第二极耦接输出信号端。第十九晶体管的控制极耦接所述第五节点。所述第十九晶体管的第一极耦接所述第二电压端。所述第十九晶体管的第二极耦接所述输出信号端。
在本发明的进一步的实施例中,所述比较器还包括第九晶体管和第十晶体管。第九晶体管的控制极耦接第二偏置电压端。所述第九晶体管的第一极耦接所述第二电压端。所述第九晶体管的第二极耦接所述第三节点。第十晶体管的控制极耦接所述第二偏置电压端。所述第十晶体管的第一极耦接所述第二电压端。所述第十晶体管的第二极耦接所述第四节点。
根据本发明的第三方面,提供了一种模数转换器,其包括如本发明的第一方面和第二方面所述的比较器。
附图说明
为了更清楚地说明本发明的实施例的技术方案,下面将对实施例的附图进行简要说明,应当知道,以下描述的附图仅仅涉及本发明的一些实施例,而非对本发明的限制,其中:
图1是根据本发明的实施例的比较器的示意性框图;
图2是根据本发明的实施例的比较器中的放大电路的示意性框图;
图3是根据本发明的实施例的比较器的示例性电路图;
图4是根据本发明的另一实施例的比较器的示例性电路图;
图5是根据本发明的再一实施例的比较器的示例性电路图;以及
图6是根据本发明的实施例的模数转换器的示意性框图。
在附图中,最后两位数字相同的标记对应于相同的元素。需要注意的是,附图中的元素是示意性的,没有按比例绘制。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚,下面将结合附图,对本发明的实施例的技术方案进行清楚、完整的描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例,也都属于本发明保护的范围。
除非另外定义,否则在此使用的所有术语(包括技术和科学术语)具有与本发明主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是,诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义,并且将不以理想化或过于正式的形式来解释,除非在此另外明确定义。如在此所使用的,将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本发明的所有实施例中,由于晶体管的源极和漏极(发射极和集电极)是对称的,并且N型晶体管和P型晶体管的源极和漏极(发射极和集电极)之间的导通电流方向相反,因此在本发明的实施例中,将晶体管的受控中间端称为控制极,将晶体管的其余两端分别称为第一极和第二极。另外,诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
当前对比较器的研究主要包括多级开环比较器、开关电容比较器以及动态锁存再生比较器。多级开环比较器具有较高的精度,但是由于受到多级放大器的带宽限制,响应速度难以提升。开关电容比较器可以采用失调消除技术消除失调电压,以提高精度。但是开关电容比较器存在较为严重的电荷注入和时钟馈通效应。这增加了设计开关电容比较器的难度。动态锁存比较器响应速度快,但是回踢噪声和失调电压较大,不适合高精度***。为此,期望一种具有高精度(低失调电压)和高速度的比较器。
本发明的实施例提供了一种具有高精度的高速比较器。图1示出根据本发明的实施例的比较器100的示意性框图。如图1所示,比较器100可包括第一电流源电路110、预放大电路120、放大电路130、比较电路140和输出电路150。
第一电流源电路110可耦接预放大电路120、第二电压端V2和第一偏置电压端Vb1。第一电流源电路110可被配置为向预放大电路120提供第一恒定电流。第一恒定电流可用于维持流过预放大电路120的总电流恒定。
预放大电路120可耦接第一电流源电路110、放大电路130、第一电压端V1、第一输入端INP和第二输入端INN。预放大电路120可被配置为根据第一恒定电流,将来自第一输入端INP的第一输入信号放大为第一预放大信号并经由第一节点N1向放大电路130提供第一预放大信号,以及将来自第二输入端INN的第二输入信号放大为第二预放大信号并经由第二节点N2向放大电路130提供第二预放大信号。
放大电路130可包括电流镜131和负载电路132。电流镜131可耦接预放大电路120、比较电路140、负载电路132和第一电压端V1。负载电路132可耦接电流镜131、比较电路140和第二电压端V2。负载电路132可包括差分的二极管连接的晶体管。由于差分的二极管连接的晶体管具有高阻抗值,因此,包括这种晶体管的负载电路132具有高阻抗值,使得放大电路130具有较高的增益。放大电路130可被配置为通过电流镜131产生第一预放大信号的第一镜像信号和第二预放大信号的第二镜像信号,基于第一镜像信号通过负载电路132产生第一放大信号,并经由第三节点N3向比较电路140提供第一放大信号,以及基于第二镜像信号通过负载电路132产生第二放大信号,并经由第四节点N4向比较电路140提供第二放大信号。
比较电路140可耦接放大电路130、输出电路150、第一电压端V1和第二电压端V2。比较电路140可被配置为比较第一放大信号和第二放大信号,并经由第五节点N5向输出电路150提供比较的结果。
输出电路150可耦接比较电路140、第一电压端V1、第二电压端V2和输出信号端OUT。输出电路150可被配置为基于比较的结果,从输出信号端OUT输出第一电压V1或第二电压V2。第一电压V1例如为高电平,而第二电压V2为低电平。
根据本发明的实施例的比较器100通过放大第一输入信号和第二输入信号来放大第一输入信号与第二输入信号之间的电压差。由于放大电路130以具有高阻抗值的差分的二极管连接的晶体管作为负载,因此,放大电路130能够获得高增益。这样,即使第一输入信号与第二输入信号之间的电压差很小,也能够使得第一放大信号与第二放大信号之间的电压差足够大,从而能够准确地比较第一输入信号和第二输入信号的大小。因此,根据本发明的实施例的比较器100的失调小。此外,由于预放大电路120和放大电路130通过电流镜131连接,因此没有增加比较器100中的极点。由于比较器100的增益高且极点少,因此,比较器100具有大的带宽,从而具有高的工作频率。因此,本发明的实施例实现了一种低失调的高速比较器。
图2示出根据本发明的实施例的比较器100中的放大电路230的示意性框图。如图2所示,放大电路230可包括第一电流镜234、第二电流镜235和负载电路132。第一电流镜234和第二电流镜235构成图1中所示的电流镜131。第一电流镜234与第一节点N1、第一电压端V1、负载电路132和第三节点N3耦接。第一电流镜234被配置为根据第一预放大信号产生第一镜像信号,以及向第三节点N3提供第一镜像信号。第二电流镜235与第二节点N2、第一电压端V1、负载电路132和第四节点N4耦接。第二电流镜235被配置为根据第二预放大信号产生第二镜像信号,以及向第四节点N4提供第二镜像信号。
此外,在本发明的一些实施例中,放大电路230还可包括第二电流源电路236。第二电流源电路236与第一电流镜234、第二电流镜235和负载电路132耦接,并被配置为向负载电路132提供第二恒定电流。在本发明的实施例中,第一恒定电流和第二恒定电流的比值为N:1,N>2。通过设置第二恒定电流的流向,可以使得流过图2所示的负载电路132的电流为流过图1所示的负载电路132的电流的(0.5N-1)/0.5N。例如,如果N为2.5,则流过图2所示的负载电路132的电流为流过图1所示的负载电路132的电流的1/5。这样,图2所示的放大电路230的增益将变为图1所示的放大电路130的增益的5倍。由于放大电路230的增益变大,因此,即使第一输入信号和第二输入信号之间的电压差很小,也能够使得第一放大信号和第二放大信号的电压差足够大,从而能够准确地比较第一输入信号和第二输入信号的大小。因此,根据本实施例的比较器100的失调更小。
图3示出根据本发明的实施例的比较器100的示例性电路图。如图3所示,放大电路130可包括第一至第六晶体管(M1-M6)。第一晶体管M1和第三晶体管M3构成第一电流镜234,第二晶体管M2和第四晶体管M4构成第二电流镜235,第五晶体管M5和第六晶体管M6构成差分的二极管连接的晶体管,作为负载电路132。第一晶体管M1的第二极耦接第一晶体管M1的控制极和第一节点N1。第一晶体管M1的第一极耦接第一电压端V1。第二晶体管M2的第二极耦接第二晶体管M2的控制极和第二节点N2。第二晶体管M2的第一极耦接第一电压端V1。第三晶体管M3的控制极耦接第一晶体管M1的控制极。第三晶体管M3的第一极耦接第一电压端V1。第三晶体管M3的第二极耦接第三节点N3。第四晶体管M4的控制极耦接第二晶体管M2的控制极。第四晶体管M4的第一极耦接第一电压端V1。第四晶体管M4的第二极耦接第四节点N4。第五晶体管M5的第二极耦接第五晶体管M5的控制极和第三节点N3。第五晶体管M5的第一极耦接第二电压端V2。第六晶体管M6的第二极耦接第六晶体管M6的控制极和第四节点N4。第六晶体管M6的第一极耦接第二电压端V2。
第一电流源电路110可包括第十一晶体管M11。第十一晶体管M11的控制极耦接第一偏置电压端Vb1。第十一晶体管M11的第一极耦接第二电压端V2。第十一晶体管M11的第二极耦接预放大电路120。
预放大电路120可包括第十二晶体管M12和第十三晶体管M13。第十二晶体管M12的控制极耦接第一输入端INP。第十二晶体管M12的第一极耦接第十一晶体管M11的第二极。第十二晶体管M12的第二极耦接第一节点N1。第十三晶体管M13的控制极耦接第二输入端INN。第十三晶体管M13的第一极耦接第十二晶体管M12的第一极。第十三晶体管M13的第二极耦接第二节点N2。
比较电路140可包括第十四晶体管M14、第十五晶体管M15、第十六晶体管M16和第十七晶体管M17。第十四晶体管M14的控制极耦接第四节点N4。第十四晶体管M14的第一极耦接第一电压端V1。第十四晶体管M14的第二极耦接第十六晶体管M16的第二极。第十五晶体管M15的控制极耦接第三节点N3。第十五晶体管M15的第一极耦接第一电压端V1。第十五晶体管M15的第二极耦接第五节点N5。第十六晶体管M16的第一极耦接第二电压端V2。第十六晶体管M16的控制极耦接第十六晶体管M16的第二极。第十七晶体管M17的控制极耦接第十六晶体管M16的控制极。第十七晶体管M17的第一极耦接第二电压端V2。第十七晶体管M17的第二极耦接第五节点N5。
输出电路150可包括第十八晶体管M18和第十九晶体管M19。第十八晶体管M18的控制极耦接第五节点N5。第十八晶体管M18的第一极耦接第一电压端V1。第十八晶体管M18的第二极耦接输出信号端OUT。第十九晶体管M19的控制极耦接第五节点N5。第十九晶体管M19的第一极耦接第二电压端V2。第十九晶体管M19的第二极耦接输出信号端OUT。
在图3所示的实施例中,第一至第四晶体管(M1-M4)、第十四晶体管M14、第十五晶体管M15和第十八晶体管M18为P型晶体管。第五晶体管M5、第六晶体管M6、第十一至第十三晶体管(M11-M13)、第十六晶体管M16、第十七晶体管M17和第十九晶体管M19为N型晶体管。
在比较器100的工作过程中,向第十一晶体管M11的控制极提供第一偏置电压Vb1。这样,可从第十一晶体管M11的第二极输出第一恒定电流。可通过设置第十一晶体管M11的宽长比来调节第一恒定电流的大小。
在本实施例中,第一输入信号和第二输入信号为电压信号。向第十二晶体管M12的控制极提供第一输入信号。第十二晶体管M12将第一输入信号放大为第一预放大信号并经由第一节点N1向第一晶体管M1的第二极提供第一预放大信号。向第十三晶体管M13的控制极提供第二输入信号。第十三晶体管M13将第二输入信号放大为第二预放大信号并经由第二节点N2向第二晶体管M2的第二极提供第二预放大信号。在这里,第一预放大信号和第二预放大信号为电流信号。第一预放大信号和第二预放大信号之和等于第一恒定电流。
在放大电路130中,第一电流镜234根据第一预放大信号在第三晶体管M3的第二极产生第一镜像信号,以及向第三节点N3提供第一镜像信号。第二电流镜235根据第二预放大信号在第四晶体管M4的第二极产生第二镜像信号,以及向第四节点N4提供第二镜像信号。在这里,第一镜像信号和第二镜像信号为电流信号。
虽然第三节点N3耦接第十五晶体管M15的控制极,但是流向第十五晶体管M15的控制极的电流较小,可以忽略不计。因此,可认为第一镜像信号被全部提供给第五晶体管M5的第二极。由于第三节点N3耦接作为负载的第五晶体管M5,因此,在第三节点N3生成与第一镜像信号相应的电压信号(其在上下文中被称为“第一放大信号”)。该电压信号与第五晶体管M5的跨导成反比。同样地,虽然第四节点N4耦接第十四晶体管M14的控制极,但是流向第十四晶体管M14的控制极的电流较小,可以忽略不计。因此,可认为第二镜像信号被全部提供给第六晶体管M6的第二极。由于第四节点N4耦接作为负载的第六晶体管M6,因此,在第四节点N4生成与第二镜像信号相应的电压信号(其在上下文中被称为“第二放大信号”)。该电压信号与第六晶体管M6的跨导成反比。
在比较电路140中,第一放大信号使得第十五晶体管M15导通。流过第十五晶体管M15的电流在第五节点N5生成一个电压信号,作为第一比较信号。第二放大信号使得第十四晶体管M14导通。流过第十四晶体管M14的电流被第十六晶体管M16和第十七晶体管M17形成的电流镜镜像到第十七晶体管M17的第二极,从而在第五节点N5生成另一个电压信号,作为第二比较信号。
如果第一输入信号大于第二输入信号,则第一预放大信号大于第二预放大信号。因此,第一放大信号大于第二放大信号。这样,第一比较信号大于第二比较信号,从而在第五节点N5产生一个正电压。该正电压使得第十九晶体管M19导通,从而在输出信号端OUT输出第二电压V2。
如果第一输入信号小于第二输入信号,则第一预放大信号小于第二预放大信号。因此,第一放大信号小于第二放大信号。这样,第一比较信号小于第二比较信号,从而在第五节点N5产生一个负电压。该负电压使得第十八晶体管M18导通,从而在输出信号端OUT输出第一电压V1。
图4示出根据本发明的另一实施例的比较器的示例性电路图。与图3所示的比较器不同,在本实施例中,放大电路130还包括第七晶体管M7和第八晶体管M8。第七晶体管M7和第八晶体管M8构成另一个差分的二极管连接的晶体管,并与第五晶体管M5和第六晶体管M6构成的差分的二极管连接的晶体管耦接,共同构成负载电路132。在本实施例中,第七晶体管M7和第八晶体管M8为N型晶体管。第七晶体管M7的控制极耦接第五晶体管M5的控制极。第七晶体管M7的第一极耦接第二电压端V2。第七晶体管M7的第二极耦接第六晶体管M6的第二极。第八晶体管M8的控制极耦接第六晶体管M6的控制极。第八晶体管M8的第一极耦接第二电压端V2。第八晶体管M8的第二极耦接第五晶体管M5的第二极。
与图3相比,如图4所示的放大电路130的负载的阻抗值更大,因此,放大电路130具有更大的增益。这样,即使第一输入信号与第二输入信号之间的电压差很小,也能够使得第一放大信号与第二放大信号之间的电压差足够大,从而能够准确地比较第一输入信号和第二输入信号的大小。因此,与图3相比,如图4所示的比较器100的失调更小。
图5示出根据本发明的再一实施例的比较器的示例性电路图。在本实施例中,放大电路230还可包括第九晶体管M9和第十晶体管M10。第九晶体管M9和第十晶体管M10构成第二电流源电路236。在本实施例中,第九晶体管M9和第十晶体管M10为N型晶体管。第九晶体管M9的控制极耦接第二偏置电压端Vb2。第九晶体管M9的第一极耦接第二电压端V2。第九晶体管M9的第二极耦接第三节点N3。第十晶体管M10的控制极耦接第二偏置电压端Vb2。第十晶体管M10的第一极耦接第二电压端V2。第十晶体管M10的第二极耦接第四节点N4。
在本发明的实施例中,第一偏置电压端Vb1提供第一偏置电压Vb1。第二偏置电压端Vb2提供第二偏置电压Vb2。在本发明的一些实施例中,通过设置第一偏置电压Vb1与第二偏置电压Vb2的比值,可使得第一恒定电流和第二恒定电流的比值为N:1。在本发明的另一些实施例中,第二偏置电压Vb2可以等于第一偏置电压Vb1。通过设置第九晶体管M9和第十晶体管M10的宽长比,可以使得第一恒定电流和第二恒定电流的比值为N:1。
通过设置第二恒定电流的流向,可以使得流过负载电路132的电流减小,因此,负载电路中的晶体管的跨导减小。所以,负载电路的阻抗增加,从而使得放大电路的增益增加。因此,如图5所示的比较器的失调减小。
本领域的技术人员应了解,对上述实施例中的晶体管的类型的适应性修改也将落入本发明的保护范围之内。
图6示出根据本发明的实施例的模数转换器600的示意性框图。如图6所示,模数转换器600可包括一个或多个如图1-5任一所示的比较器(100,200)。模数转换器600的精度取决于模数转换器600所包括的比较器的数量。在一个实施例中,模数转换器可包括一个比较器。比较器经由第一输入端接收模拟信号,经由第二输入端接收参考信号。如果模拟信号大于或等于参考信号,则比较器输出逻辑“1”,作为该模拟信号对应的数字信号。如果模拟信号小于参考信号,则比较器输出逻辑“0”。在另一个实施例中,模数转换器可包括多个比较器,以将模拟信号转换成多位的数字信号。
此外,模数转换器600可应用于显示装置的保护电路中,例如过压保护电路或过流保护电路。在一个实施例中,过压保护电路可包括模数转换器600和检测电路。通过模数转换器600,输入显示装置的电压被转换成数字信号,并提供给检测电路。检测电路检测数字信号是否超过阈值,并在数字信号超过阈值的情况下,启动对显示装置的过压保护。显示装置可以应用于任何具有显示功能的产品,例如,电子纸、移动电话、平板电脑、电视机、笔记本电脑、数码相框、可穿戴设备或导航仪等。
除非上下文中另外明确地指出,否则在本文和所附权利要求中所使用的词语的单数形式包括复数,反之亦然。因而,当提及单数时,通常包括相应术语的复数。相似地,措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地,术语“包括”和“或”应当解释为包括在内的,除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处,特别是当其位于一组术语之后时,所述“示例”仅仅是示例性的和阐述性的,且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解,本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解,本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本发明的若干实施例进行了详细描述,但显然,本领域技术人员可以在不脱离本发明的精神和范围的情况下对本发明的实施例进行各种修改和变型。本发明的保护范围由所附的权利要求限定。
Claims (17)
1.一种比较器,包括:第一电流源电路、预放大电路、放大电路、比较电路和输出电路;
其中,所述第一电流源电路被配置为向所述预放大电路提供第一恒定电流;
所述预放大电路被配置为根据所述第一恒定电流,将来自第一输入端的第一输入信号放大为第一预放大信号,将来自第二输入端的第二输入信号放大为第二预放大信号,并分别经由第一节点和第二节点向所述放大电路提供所述第一预放大信号和所述第二预放大信号;
所述放大电路包括电流镜、负载电路和第二电流源电路,所述放大电路被配置为通过所述电流镜产生所述第一预放大信号的第一镜像信号和所述第二预放大信号的第二镜像信号,分别基于所述第一镜像信号和所述第二镜像信号,通过所述负载电路产生第一放大信号和第二放大信号,并分别经由第三节点和第四节点向所述比较电路提供所述第一放大信号和所述第二放大信号,其中,所述负载电路包括差分的二极管连接的晶体管,其中,所述差分的二极管连接的晶体管包括第五晶体管、第六晶体管、第七晶体管和第八晶体管,其中,所述第五晶体管的第二极耦接所述第五晶体管的控制极和所述第三节点,所述第五晶体管的第一极耦接第二电压端;所述第六晶体管的第二极耦接所述第六晶体管的控制极和所述第四节点,所述第六晶体管的第一极耦接所述第二电压端;其中,所述第七晶体管的控制极耦接所述第五晶体管的控制极,所述第七晶体管的第一极耦接所述第二电压端,所述第七晶体管的第二极耦接所述第六晶体管的第二极;所述第八晶体管的控制极耦接所述第六晶体管的控制极,所述第八晶体管的第一极耦接所述第二电压端,所述第八晶体管的第二极耦接所述第五晶体管的第二极,其中,所述第二电流源电路与所述电流镜和所述负载电路耦接,并被配置为向所述负载电路提供第二恒定电流;
所述比较电路被配置为比较所述第一放大信号和所述第二放大信号,并经由第五节点向所述输出电路提供所述比较的结果;
所述输出电路被配置为基于所述比较的所述结果,输出第一电压或第二电压。
2.根据权利要求1所述的比较器,其中,所述电流镜包括第一电流镜和第二电流镜;
所述第一电流镜与所述第一节点、第一电压端、所述负载电路和所述第三节点耦接,并被配置为根据所述第一预放大信号产生所述第一镜像信号,以及向所述第三节点提供所述第一镜像信号;
所述第二电流镜与所述第二节点、所述第一电压端、所述负载电路和所述第四节点耦接,并被配置为根据所述第二预放大信号产生所述第二镜像信号,以及向所述第四节点提供所述第二镜像信号。
3.根据权利要求2所述的比较器,其中,所述第一电流镜包括第一晶体管和第三晶体管,所述第二电流镜包括第二晶体管和第四晶体管,
其中,所述第一晶体管的第二极耦接所述第一晶体管的控制极和所述第一节点,所述第一晶体管的第一极耦接所述第一电压端;
所述第二晶体管的第二极耦接所述第二晶体管的控制极和所述第二节点,所述第二晶体管的第一极耦接所述第一电压端;
所述第三晶体管的控制极耦接所述第一晶体管的控制极,所述第三晶体管的第一极耦接所述第一电压端,所述第三晶体管的第二极耦接所述第三节点;
所述第四晶体管的控制极耦接所述第二晶体管的控制极,所述第四晶体管的第一极耦接所述第一电压端,所述第四晶体管的第二极耦接所述第四节点。
4.根据权利要求1-3中任一项所述的比较器,其中,所述第二电流源电路包括第九晶体管和第十晶体管,
其中,所述第九晶体管的控制极耦接第二偏置电压端,所述第九晶体管的第一极耦接第二电压端,所述第九晶体管的第二极耦接所述第三节点;
所述第十晶体管的控制极耦接所述第二偏置电压端,所述第十晶体管的第一极耦接所述第二电压端,所述第十晶体管的第二极耦接所述第四节点。
5.根据权利要求1-3中任一项所述的比较器,其中,所述第一电流源电路包括第十一晶体管,
其中,所述第十一晶体管的控制极耦接第一偏置电压端,所述第十一晶体管的第一极耦接第二电压端,所述第十一晶体管的第二极耦接所述预放大电路。
6.根据权利要求4所述的比较器,其中,所述第一电流源电路包括第十一晶体管,
其中,所述第十一晶体管的控制极耦接第一偏置电压端,所述第十一晶体管的第一极耦接第二电压端,所述第十一晶体管的第二极耦接所述预放大电路。
7.根据权利要求1-3和6中任一项所述的比较器,其中,所述预放大电路包括第十二晶体管和第十三晶体管,
其中,所述第十二晶体管的控制极耦接所述第一输入端,所述第十二晶体管的第一极耦接所述第一电流源电路,所述第十二晶体管的第二极耦接所述第一节点;
所述第十三晶体管的控制极耦接所述第二输入端,所述第十三晶体管的第一极耦接所述第十二晶体管的第一极,所述第十三晶体管的第二极耦接所述第二节点。
8.根据权利要求4所述的比较器,其中,所述预放大电路包括第十二晶体管和第十三晶体管,
其中,所述第十二晶体管的控制极耦接所述第一输入端,所述第十二晶体管的第一极耦接所述第一电流源电路,所述第十二晶体管的第二极耦接所述第一节点;
所述第十三晶体管的控制极耦接所述第二输入端,所述第十三晶体管的第一极耦接所述第十二晶体管的第一极,所述第十三晶体管的第二极耦接所述第二节点。
9.根据权利要求5所述的比较器,其中,所述预放大电路包括第十二晶体管和第十三晶体管,
其中,所述第十二晶体管的控制极耦接所述第一输入端,所述第十二晶体管的第一极耦接所述第一电流源电路,所述第十二晶体管的第二极耦接所述第一节点;
所述第十三晶体管的控制极耦接所述第二输入端,所述第十三晶体管的第一极耦接所述第十二晶体管的第一极,所述第十三晶体管的第二极耦接所述第二节点。
10.根据权利要求1-3、6、8和9中任一项所述的比较器,其中,所述比较电路包括第十四晶体管、第十五晶体管、第十六晶体管和第十七晶体管,
其中,所述第十四晶体管的控制极耦接所述第四节点,所述第十四晶体管的第一极耦接第一电压端,所述第十四晶体管的第二极耦接所述第十六晶体管的第二极;
所述第十五晶体管的控制极耦接所述第三节点,所述第十五晶体管的第一极耦接所述第一电压端,所述第十五晶体管的第二极耦接所述第五节点;
所述第十六晶体管的第一极耦接第二电压端,所述第十六晶体管的控制极耦接所述第十六晶体管的第二极;
所述第十七晶体管的控制极耦接所述第十六晶体管的控制极,所述第十七晶体管的第一极耦接所述第二电压端,所述第十七晶体管的第二极耦接所述第五节点。
11.根据权利要求4所述的比较器,其中,所述比较电路包括第十四晶体管、第十五晶体管、第十六晶体管和第十七晶体管,
其中,所述第十四晶体管的控制极耦接所述第四节点,所述第十四晶体管的第一极耦接第一电压端,所述第十四晶体管的第二极耦接所述第十六晶体管的第二极;
所述第十五晶体管的控制极耦接所述第三节点,所述第十五晶体管的第一极耦接所述第一电压端,所述第十五晶体管的第二极耦接所述第五节点;
所述第十六晶体管的第一极耦接第二电压端,所述第十六晶体管的控制极耦接所述第十六晶体管的第二极;
所述第十七晶体管的控制极耦接所述第十六晶体管的控制极,所述第十七晶体管的第一极耦接所述第二电压端,所述第十七晶体管的第二极耦接所述第五节点。
12.根据权利要求5所述的比较器,其中,所述比较电路包括第十四晶体管、第十五晶体管、第十六晶体管和第十七晶体管,
其中,所述第十四晶体管的控制极耦接所述第四节点,所述第十四晶体管的第一极耦接第一电压端,所述第十四晶体管的第二极耦接所述第十六晶体管的第二极;
所述第十五晶体管的控制极耦接所述第三节点,所述第十五晶体管的第一极耦接所述第一电压端,所述第十五晶体管的第二极耦接所述第五节点;
所述第十六晶体管的第一极耦接第二电压端,所述第十六晶体管的控制极耦接所述第十六晶体管的第二极;
所述第十七晶体管的控制极耦接所述第十六晶体管的控制极,所述第十七晶体管的第一极耦接所述第二电压端,所述第十七晶体管的第二极耦接所述第五节点。
13.根据权利要求7所述的比较器,其中,所述比较电路包括第十四晶体管、第十五晶体管、第十六晶体管和第十七晶体管,
其中,所述第十四晶体管的控制极耦接所述第四节点,所述第十四晶体管的第一极耦接第一电压端,所述第十四晶体管的第二极耦接所述第十六晶体管的第二极;
所述第十五晶体管的控制极耦接所述第三节点,所述第十五晶体管的第一极耦接所述第一电压端,所述第十五晶体管的第二极耦接所述第五节点;
所述第十六晶体管的第一极耦接第二电压端,所述第十六晶体管的控制极耦接所述第十六晶体管的第二极;
所述第十七晶体管的控制极耦接所述第十六晶体管的控制极,所述第十七晶体管的第一极耦接所述第二电压端,所述第十七晶体管的第二极耦接所述第五节点。
14.根据权利要求1至3中任一项所述的比较器,其中,所述输出电路包括第十八晶体管和第十九晶体管,
其中,所述第十八晶体管的控制极耦接所述第五节点,所述第十八晶体管的第一极耦接第一电压端,所述第十八晶体管的第二极耦接输出信号端;
所述第十九晶体管的控制极耦接所述第五节点,所述第十九晶体管的第一极耦接第二电压端,所述第十九晶体管的第二极耦接所述输出信号端。
15.根据权利要求1至3中任一项所述的比较器,其中,所述第一恒定电流和所述第二恒定电流的比值大于2。
16.一种比较器,包括第一至第十九晶体管;
其中,第一晶体管的第二极耦接所述第一晶体管的控制极和第一节点,第一晶体管的第一极耦接第一电压端;
第二晶体管的第二极耦接所述第二晶体管的控制极和第二节点,第二晶体管的第一极耦接所述第一电压端;
第三晶体管的控制极耦接所述第一晶体管的控制极,所述第三晶体管的第一极耦接所述第一电压端,所述第三晶体管的第二极耦接第三节点;
第四晶体管的控制极耦接所述第二晶体管的控制极,所述第四晶体管的第一极耦接所述第一电压端,所述第四晶体管的第二极耦接第四节点;
第五晶体管的第二极耦接所述第五晶体管的控制极和所述第三节点,所述第五晶体管的第一极耦接第二电压端;
第六晶体管的第二极耦接所述第六晶体管的控制极和所述第四节点,所述第六晶体管的第一极耦接所述第二电压端;
第七晶体管的控制极耦接所述第五晶体管的控制极,所述第七晶体管的第一极耦接所述第二电压端,所述第七晶体管的第二极耦接所述第六晶体管的第二极;
第八晶体管的控制极耦接所述第六晶体管的控制极,所述第八晶体管的第一极耦接所述第二电压端,所述第八晶体管的第二极耦接所述第五晶体管的第二极;
第九晶体管的控制极耦接第二偏置电压端,所述第九晶体管的第一极耦接所述第二电压端,所述第九晶体管的第二极耦接所述第三节点;
第十晶体管的控制极耦接所述第二偏置电压端,所述第十晶体管的第一极耦接所述第二电压端,所述第十晶体管的第二极耦接所述第四节点;
第十一晶体管的控制极耦接第一偏置电压端,所述第十一晶体管的第一极耦接所述第二电压端,所述第十一晶体管的第二极耦接第十二晶体管的第一极和第十三晶体管的第一极;
所述第十二晶体管的控制极耦接第一输入端,所述第十二晶体管的第二极耦接所述第一节点;
所述第十三晶体管的控制极耦接第二输入端,所述第十三晶体管的第二极耦接所述第二节点;
第十四晶体管的控制极耦接所述第四节点,所述第十四晶体管的第一极耦接所述第一电压端,所述第十四晶体管的第二极耦接第十六晶体管的第二极;
第十五晶体管的控制极耦接所述第三节点,所述第十五晶体管的第一极耦接所述第一电压端,所述第十五晶体管的第二极耦接第五节点;
所述第十六晶体管的第一极耦接所述第二电压端,所述第十六晶体管的控制极耦接所述第十六晶体管的第二极;
第十七晶体管的控制极耦接所述第十六晶体管的控制极,所述第十七晶体管的第一极耦接所述第二电压端,所述第十七晶体管的第二极耦接所述第五节点;
第十八晶体管的控制极耦接所述第五节点,所述第十八晶体管的第一极耦接所述第一电压端,所述第十八晶体管的第二极耦接输出信号端;
第十九晶体管的控制极耦接所述第五节点,所述第十九晶体管的第一极耦接所述第二电压端,所述第十九晶体管的第二极耦接所述输出信号端。
17.一种模数转换器,包括根据权利要求1-16中任一项所述的比较器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910001454.3A CN109728801B (zh) | 2019-01-02 | 2019-01-02 | 比较器和模数转换器 |
PCT/CN2019/104546 WO2020140469A1 (zh) | 2019-01-02 | 2019-09-05 | 比较器和模数转换器 |
US16/643,241 US10924099B2 (en) | 2019-01-02 | 2019-09-05 | Comparator and analog-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910001454.3A CN109728801B (zh) | 2019-01-02 | 2019-01-02 | 比较器和模数转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109728801A CN109728801A (zh) | 2019-05-07 |
CN109728801B true CN109728801B (zh) | 2021-09-14 |
Family
ID=66298611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910001454.3A Active CN109728801B (zh) | 2019-01-02 | 2019-01-02 | 比较器和模数转换器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10924099B2 (zh) |
CN (1) | CN109728801B (zh) |
WO (1) | WO2020140469A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109728801B (zh) | 2019-01-02 | 2021-09-14 | 京东方科技集团股份有限公司 | 比较器和模数转换器 |
CN111313872B (zh) * | 2020-02-23 | 2023-05-09 | 电子科技大学 | 一种高分辨率低功耗的动态锁存比较器 |
CN115437441B (zh) * | 2022-08-09 | 2023-07-25 | 圣邦微电子(北京)股份有限公司 | 电压电流转换电路,以及电流反馈型仪表放大器 |
CN115441717B (zh) * | 2022-09-23 | 2024-05-03 | 圣邦微电子(北京)股份有限公司 | 适用于电压模环路的自适应加速电路 |
CN117492509B (zh) * | 2023-12-27 | 2024-03-22 | 苏州贝克微电子股份有限公司 | 一种低电压比较电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101038617A (zh) * | 2006-03-17 | 2007-09-19 | 上海华虹集成电路有限责任公司 | 用于非接触式ic卡和射频识别标签芯片的时钟恢复电路 |
CN102111126A (zh) * | 2009-12-24 | 2011-06-29 | 上海华虹Nec电子有限公司 | 差分比较器电路结构 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4030085A1 (de) * | 1990-09-22 | 1992-03-26 | Philips Patentverwaltung | Auswerteschaltung fuer einen magnetoresistiven drehzahlsensor o. dgl. |
TW295746B (zh) * | 1995-02-06 | 1997-01-11 | Hitachi Ltd | |
US6714886B2 (en) * | 2002-02-13 | 2004-03-30 | Eric C. Sung | System and method of DC calibration of amplifiers |
US7075353B1 (en) * | 2004-01-05 | 2006-07-11 | National Semiconductor Corporation | Clock generator circuit stabilized over temperature, process and power supply variations |
TWI333326B (en) | 2007-03-26 | 2010-11-11 | Novatek Microelectronics Corp | Low differential output voltage circuit |
JP2008306504A (ja) * | 2007-06-08 | 2008-12-18 | Renesas Technology Corp | 差動増幅回路及びa/d変換器 |
CN101355351B (zh) * | 2007-07-23 | 2010-06-02 | 杭州中科微电子有限公司 | 一种cmos低功耗、低失调电压、低回程噪声比较器 |
CN101562441B (zh) * | 2008-10-08 | 2011-06-08 | 西安电子科技大学 | 一种低失调的超高速比较器 |
JP5825260B2 (ja) * | 2010-09-15 | 2015-12-02 | ミツミ電機株式会社 | 差動回路 |
CN104579260B (zh) | 2013-10-21 | 2017-05-10 | 上海华虹集成电路有限责任公司 | 用于射频识别的迟滞比较器 |
CN103762962B (zh) | 2014-01-03 | 2016-01-20 | 东南大学 | 一种低失调的预放大锁存比较器 |
JP2015130611A (ja) * | 2014-01-08 | 2015-07-16 | 株式会社東芝 | アナログデジタル変換器およびイメージセンサ |
US9484944B2 (en) * | 2014-07-11 | 2016-11-01 | Qualcomm Incorporated | Current counting analog-to-digital converter for load current sensing including dynamically biased comparator |
US20160087607A1 (en) * | 2014-09-24 | 2016-03-24 | Qualcomm Incorporated | Bias Circuit for Comparators |
CN104579202A (zh) | 2014-12-30 | 2015-04-29 | 上海贝岭股份有限公司 | 一种三角波比较器电路 |
CN105119602B (zh) * | 2015-08-28 | 2019-01-29 | 西安启微迭仪半导体科技有限公司 | 一种模数转换器中开关电容比较器电路 |
CN105078439B (zh) * | 2015-08-31 | 2019-04-30 | 京东方科技集团股份有限公司 | 显示装置、心率监测***以及心率监测的方法 |
CN106067822B (zh) | 2016-06-06 | 2020-02-18 | 东南大学 | 一种高速高精度的cmos锁存比较器 |
CN107888171A (zh) * | 2017-11-16 | 2018-04-06 | 上海北京大学微电子研究院 | 一种高速低回踢噪声动态比较器及电路 |
CN109728801B (zh) | 2019-01-02 | 2021-09-14 | 京东方科技集团股份有限公司 | 比较器和模数转换器 |
-
2019
- 2019-01-02 CN CN201910001454.3A patent/CN109728801B/zh active Active
- 2019-09-05 US US16/643,241 patent/US10924099B2/en active Active
- 2019-09-05 WO PCT/CN2019/104546 patent/WO2020140469A1/zh active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101038617A (zh) * | 2006-03-17 | 2007-09-19 | 上海华虹集成电路有限责任公司 | 用于非接触式ic卡和射频识别标签芯片的时钟恢复电路 |
CN102111126A (zh) * | 2009-12-24 | 2011-06-29 | 上海华虹Nec电子有限公司 | 差分比较器电路结构 |
Also Published As
Publication number | Publication date |
---|---|
WO2020140469A1 (zh) | 2020-07-09 |
US20200266811A1 (en) | 2020-08-20 |
US10924099B2 (en) | 2021-02-16 |
CN109728801A (zh) | 2019-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109728801B (zh) | 比较器和模数转换器 | |
US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
US20090058527A1 (en) | Common Mode Stabilization In A Fully Differential Amplifier | |
US10574221B2 (en) | Comparator, integrated circuit, and method | |
CN106067822B (zh) | 一种高速高精度的cmos锁存比较器 | |
US9829906B2 (en) | Current mirror circuit and receiver using the same | |
JP2001185964A (ja) | カレントミラー回路および演算増幅器 | |
US20140111278A1 (en) | Dynamically biased output structure | |
CN114070213A (zh) | 运算放大器 | |
WO2022116729A1 (zh) | 运算放大器的带宽调整电路及带宽调整方法 | |
CN216873190U (zh) | 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器 | |
CN112636728B (zh) | 一种具有输出级加速功能的电压比较器 | |
CN111510090B (zh) | 一种高压摆率和宽输出范围的运算放大器 | |
US10840865B1 (en) | Differential reference buffer for analog-to-digital converters | |
Mukahar et al. | A 93.36 dB, 161 MHz gain improved CMOS OTA for a 16 bit pipeline analog to digital converter | |
US6831501B1 (en) | Common-mode controlled differential gain boosting | |
CN116488623B (zh) | 一种电流比较器 | |
KR102269731B1 (ko) | 차동 앰프 | |
US11936354B2 (en) | Amplifier circuit | |
US20220173744A1 (en) | Low noise hybrid comparator | |
CN113037236B (zh) | 一种运算放大器 | |
CN216252676U (zh) | 一种放大电路 | |
US11381207B2 (en) | Apparatus and method for an analog to digital converter | |
US11233513B2 (en) | Reference voltage buffer with settling enhancement | |
CN214281351U (zh) | 一种动态比较器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |