CN103762962B

CN103762962B - 一种低失调的预放大锁存比较器

Info

Publication number: CN103762962B
Application number: CN201410001389.1A
Authority: CN
Inventors: 吴建辉; 林志伦; 李红; 汤旭婷; 薛金伟; 田茜
Original assignee: Southeast University
Current assignee: Southeast University
Priority date: 2014-01-03
Filing date: 2014-01-03
Publication date: 2016-01-20
Anticipated expiration: 2034-01-03
Also published as: CN103762962A

Abstract

本发明公开了一种低失调的预放大锁存比较器，包括基础预放大锁存比较器、失调补偿对管、失调校准开关和失调校准控制电路，所述基础预放大锁存比较器包括第一级的预放大器、第二级的锁存器，所述失调补偿对管包括失调调整管，所述失调调整管并联在预放大器的输出端，通过改变失调调整管的栅压来调整整个比较器的失调电压；所述失调校准控制电路采用数字双向移位器存储失调信息并控制失调补偿电路进行失调校准。本发明提供的低失调的预放大锁存比较器，在现有的预放大锁存比较器的基础上加入了基于数字存储和控制的失调校准控制电路，能够将预放大锁存比较器的失调减小到原来的1/N，经过校准后的比较器大幅度地减小了失调。

Description

一种低失调的预放大锁存比较器

技术领域

本发明涉及一种低失调的预放大锁存比较器，属于比较器技术。

背景技术

比较器将输入模拟信号转化为数字信号，是模拟到数字的一个重要接口，广泛运用于模数转换器，数模转换器等电路。其中预放大锁存比较器由于预放大器能够放大输入模拟信号、隔离输出数字对输入信号影响，以及锁存器的快速比较锁存，相对于精度高速度慢的放大器型比较器，能够很好的发挥锁存型比较器的速度优势，并在精度上有一定的提高。因而预放大锁存比较器在实际工程实践中得到广泛应用。但是随着数字电路的飞速发展，对模数转换器，数模转换器等电路的速度、精度要求不断提高，利用传统的预放大锁存比较器很难满足高精度要求，因此对预放大锁存比较器的失调校准在高速高精度的应用中发挥着重要的作用。

传统的失调校准技术是在比较器工作的时候用电容存储失调，再对预放大器进行失调校准。这种方法会限制比较器的速度，并且只能校准预放大器的失调，并没有对锁存器进行失调校准。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种低失调的预放大锁存比较器，提高比较器的精度。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种低失调的预放大锁存比较器，包括基础预放大锁存比较器、失调补偿对管、失调校准开关和失调校准控制电路，所述基础预放大锁存比较器包括第一级的预放大器、第二级的锁存器，所述失调补偿对管包括失调调整管，所述失调调整管并联在预放大器的输出端，作为比较器失调补偿的载体，通过改变失调调整管的差分栅压来补偿比较器的失调电压；所述失调校准开关作为失调校准控制电路是否进行失调校准操作的使能开关；所述失调校准控制电路采用双向移位寄存器，用于存储失调信息并调整失调调整管的栅压以补偿比较器的失调。失调校准控制电路采用有源器件，能够保证校准后的失调补偿对管的偏置电压V_{cal_L}/V_{cal_R}保持不变，避免了用电容作为存储失调的器件时，电路中MOS漏电流使得电容漏电的情况。

所述失调校准控制电路包括失调补偿对管偏置电路、偏置调整电路、偏置调整选通开关和偏置调整控制模块；所述失调补偿对管偏置电路用于将电流源产生的电流转化为偏置电压；所述偏置调整电路用于产生调整电流，通过失调补偿对管偏置电路调整失调补偿对管的栅压；所述偏置调整选通开关用于将偏置调整电路产生的调整电流源选通至失调补偿对管偏置电路进行偏置；所述偏置调整控制模块主要由双向移位寄存器构成，对偏置调整电路的电流源开关进行控制。

所述失调补偿对管偏置电路主要由第二十PMOS管M20、二十一PMOS管M21、第二十二PMOS管M22、第二十五NMOS管M25和第二十六NMOS管M26构成；第二十PMOS管M20与第二十一PMOS管M21和第二十二PMOS管M22构成电流镜；第二十五NMOS管M25和第二十六NMOS管M26连接成二极管形式作为MOS管电阻，将由电流源镜像而来的电流I_r1叠加上由失调调整电路产生的补偿电流I_CL/I_CR转化为失调补偿对管的偏置电压V_{cal_L}/V_{cal_R}。

所述偏置调整电路包括一组并联的调整电流源，每个调整电流源串联一个电流源开关；每个调整电流源为一个PMOS管，每个电流源开关为一个PMOS管；所述第二十PMOS管M20与调整电流源构成电流镜。本发明所采取的失调校准方法能够将失调电压降低为校准前的1/N，其中N为调整电流源的数量。调整电流源的数量取决于所要达到的精度，增加调整电流源的个数能够提高失调校准的精度，而相应减少调整电流源的个数则会减小失调校正的效果；电流源开关的状态决定了所串联的调整电流源的是否有效。设计所有作为调整电流源的PMOS管是带有权重的，权重体现在PMOS管的宽长比；加入权重可以使得每一步调整的比较器失调电压相同，即输入失调电压调整步长相同。

所述偏置调整选通开关包括选通开关控制电路和选通开关主体；所述选通开关控制电路包括第一SR触发器SR1、第二RS触发器SR2、第一反相器N1、第五十一NMOS管M51和第五十二NMOS管M52，第一SR触发器SR1由第一或非门NOR1和第二或非门NOR2组成，第二RS触发器SR2由第三或非门NOR3和第四或非门NOR4组成；所述选通开关主体包括一个二选一数据选择器，所述数据选择器主要由第五十三NMOS管M53和第五十五NMOS管M55构成，在数据选择器中串联第五十四NMOS管M54和第五十六NMOS管M56，所述第五十四NMOS管M54和第五十六NMOS管M56作为数据选择器的复位端。

所述偏置调整控制模块主要由双向移位寄存器及其控制电路构成，双向移位寄存器的数目与偏置调整电路中电流源开关的个数相等，表示失调校正的精度（设N个双向移位寄存器的比较器校准后的失调为a，只有1个双向移位寄存器的比较器校准后的失调为b，a=1b/N），每个双向移位寄存器控制一个电流源开关，双向移位寄存器的输出信号接入电流源开关的栅极；所述双向移位寄存器主要由二选一数据选择器（可以设计与偏置调整选通开关中的数据选择器结构相同）和边缘D触发器构成，通过偏置调整选通开关的输出CONT控制第一传输门TG1和第二传输门TG2选通OP3或者ON3作为二选一数据选择器的选择信号。一般设计：双向移位寄存器最低位的数据选择器正端（1端）连接电流源开关的闭合电平，由于使用PMOS开关，闭合电平为低电平；双向移位寄存器最低位的数据选择器负端（0端）连接电流源开关的断开电平，即高电平。

有益效果：本发明提供的低失调的预放大锁存比较器，在现有的预放大锁存比较器的基础上加入了基于数字存储和控制的失调校准控制电路，能够将预放大锁存比较器的失调减小到原来的1/N，N为移位寄存器的位数；经过校准后的比较器大幅度地减小了失调，并且能够根据应用场合灵活的调整校准位数N；不同于传统的失调校准控制电路，本发明在加入了失调校准控制电路之后并不影响比较器的速度，在比较器校准结束之后，由数字电路构成的调整控制模块并不产生静态功耗；本发明的调整属于复位型调整，在比较器正常工作的时候，失调校准控制电路保持着失调校准后的状态，因此本发明还可以与比较器工作过程进行失调校准的技术兼容，从而进一步提高比较器的精度。

附图说明

图1为基于本发明的一种预放大锁存比较器失调校准电路拓扑结构图；

图2为基于本发明的一种偏置调整电路拓扑结构图；

图3为基于本发明的一种偏置调整选通开关拓扑结构图；

图4为基于本发明的一种偏置调整控制模块拓扑结构图；

图5为比较器失调电压等效示意图；

图6为预放大锁存比较器失调校准电路关键节点电压波形图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

如图1所示为一种低失调的预放大锁存比较器，包括基础预放大锁存比较器1、失调补偿对管2、失调校准开关3和失调校准控制电路4，所述基础预放大锁存比较器1包括第一级的预放大器、第二级的锁存器，所述失调补偿对管2包括失调调整管，所述失调调整管并联在预放大器的输出端，作为比较器失调补偿的载体，通过改变失调调整管的栅压来调整比较器的失调电压；所述失调校准开关3作为失调校准控制电路4是否进行失调校准操作的使能开关；所述失调校准控制电路4采用双向移位寄存器，用于存储失调信息并调整失调调整管的栅压以补偿比较器的失调。

如图1所示，所述基础预放大锁存比较器1一种属于现有电路，包括第一级的预放大器、第二级的锁存器和反相器。

所述预放大器主要由第一NMOS管M1、第二NMOS管M2、第六NMOS管M6、以及第七PMOS管MOS7至第十PMOS管M10构成；其中，第一NMOS管M1和第二NMOS管M2为预放大器的输入对管，第六NMOS管M6是预放大器的尾电流，第七PMOS管M7至第十PMOS管M10构成预放大器的负载；预放大器的输入对管同时作为基础预放大锁存比较器1的差分输入端，第一NMOS管M1的输入信号为IP1，第二NMOS管M2的输入信号为IN1，预放大器的输出信号为OP1和ON1。

所述锁存器主要由第十一NMOS管M11至第十四NMOS管M14、第十五PMOS管M15至第十八PMOS管M18、以及第十九NMOS管M19构成；其中，第十一NMOS管M11和第十二NMOS管M12为锁存器的输入端，第十一NMOS管M11的栅极输入信号为OP1，第十二NMOS管M12的栅极输入信号为ON1；第十三NMOS管M13、第十四NMOS管M14、第十五PMOS管M15和第十六PMOS管M16构成锁存器的正反馈；锁存器通过第十七PMOS管M17、第十八PMOS管M18和第十九NMOS管M19接时钟信号实现复位；锁存器的输出信号为OP2和ON2。

所述锁存器的输出信号OP2和ON2经过反向器形成基础预防大锁存比较器1的输出信号OP3，ON3。经过反相器能够增强输出的驱动能力，并将输出信号转化为复位电平为0的输出格式。

如图1所示，所述失调补偿对管2包括第三NMOS管M3、第四NMOS管M4和第五NMOS管M5，第三NMOS管M3和第四NMOS管M4并联在预放大器的输出端，第三NMOS管M3的输入信号为OP1，第四NMOS管M4的输入信号为ON1；第五NMOS管M5作为第三NMOS管M3和第四NMOS管M4的尾电流，控制流过第三NMOS管M3和第四NMOS管M4的总电流，避免由于第三NMOS管M3和第四NMOS管M4的共模电平过大进入深线性区而影响预放大器的正常工作；第三NMOS管M3的栅极接校准控制电路4的输出信号V_{cal_L}，第四NMOS管M4的栅极接校准控制电路4的输出信号V_{cal_R}。

如图1所示，所述失调校准开关3主要由第一与门AND1和第二与门AND2构成，第一与门AND1的输入信号为OP3和失调校准使能信号EN、输出信号为OP4，第二与门AND2的输入信号为ON3和失调校准使能信号EN、输出信号为ON4。失调校准开关3的功能是在基础预放大锁存比较器1输出结果的基础上加入使能信号：如输入的EN为高电平，输出信号OP4、ON4分别和输入OP3、ON3相同，失调校准控制电路4工作；如果输入的EN为低电平，输出信号OP4、ON4始终为低电平，失调校准控制电路4不工作，保持着最近一次调整的状态不变。

所述失调校准控制电路4包括失调补偿对管偏置电路4.1、偏置调整电路4.2、偏置调整选通开关4.3和偏置调整控制模块4.4；所述失调补偿对管偏置电路4.1用于将电流源产生的电流转化为偏置电压；所述偏置调整电路4.2用于产生调整电流，通过失调补偿对管偏置电路4.1调整失调补偿对管2的栅压；所述偏置调整选通开关4.3用于将偏置调整电路4.2产生的调整电流源选通至失调补偿对管偏置电路4.1进行偏置；所述偏置调整控制模块4.4主要由双向移位寄存器构成，对偏置调整电路4.2的电流源开关进行控制。

如图1所示，所述失调补偿对管偏置电路4.1主要由第二十PMOS管M20、二十一PMOS管M21、第二十二PMOS管M22、第二十三PMOS管M23、第二十四PMOS管M2、第二十五NMOS管M26和第二十六NMOS管M26构成；第二十PMOS管M20与第二十一PMOS管M21和第二十二PMOS管M22构成电流镜；保持开启的第二十三PMOS管M23和第二十四PMOS管M24用于调节失调补偿对管偏置电路4.1的结构，使得失调补偿对管偏置电路4.1和偏置调整电路4.2的结构一致；第二十五NMOS管M25和第二十六NMOS管M26连接成二极管形式作为MOS管电阻，将由电流源镜像而来的电流I_r1叠加上由失调调整电路4.2产生的补偿电流I_CL/I_CR转化为失调补偿对管2的偏置电压V_{cal_L}/V_{cal_R}；

如图2所示，所述偏置调整电路4.2包括第三十一PMOS管M31至第三十八PMOS管M38、第四十一PMOS管M41至第四十八PMOS管M48，所述第四十一PMOS管M41至第四十八PMOS管M48分别和第三十一PMOS管M31至第三十八PMOS管M38相串联，所述第二十PMOS管M20与第三十一PMOS管M31至第三十八PMOS管M38构成电流镜；第三十一PMOS管M31至第三十八PMOS管M38作为八个调整电流源，产生调整电流I1～I8；四十一PMOS管M41至第四十八PMOS管M48作为控制电流镜的电流I1～I8是否有效的电流源开关，控制偏置电流接入失调补偿对管偏置电路4.1；通过调整电流源I1～I8的权重，可以使得逐个接入的调整电流源I1～I8所调整的失调量相同，即调整第三十一PMOS管M31至第三十八PMOS管M38的尺寸，使得输入失调电压调整步长相同。

偏置调整选通开关4.3的存在是由于仅使用了一组调整电流源，必须选通需要调整的偏置；如图3所示，所述偏置调整选通开关4.3包括选通开关控制电路和选通开关主体；所述选通开关控制电路包括第一SR触发器SR1、第二RS触发器SR2、第一反相器N1、第五十一NMOS管M51和第五十二NMOS管M52，第一SR触发器SR1由第一或非门NOR1和第二或非门NOR2组成，第二RS触发器SR2由第三或非门NOR3和第四或非门NOR4组成，第一反相器N1、第五十一NMOS管M51和第五十二NMOS管M52连接在第一SR触发器SR1和第二SR触发器SR2之间；所述选通开关主体包括一个二选一数据选择器，所述数据选择器主要由第五十三NMOS管M53和第五十五NMOS管M55构成，在数据选择器中串联第五十四NMOS管M54和第五十六NMOS管M56，所述第五十四NMOS管M54和第五十六NMOS管M56作为上述数据选择器的复位端；由于选通开关的控制信号是由SR触发器构成的，一旦复位结束，偏置调整选通开关4.3将保持该选通状态，直到下一个复位信号到来。

如图4所示，所述偏置调整控制模块4.4主要由双向移位寄存器构成，所述双向移位寄存器的数目与偏置调整电路4.2中电流源开关的个数相等，即与偏置调整电路4.2的尾电流个数相等，表示失调校准的精度；八个双向移位寄存器的输出信号分别为Q1至Q8，所述Q1至Q8分别连接第四十一PMOS管M41至第四十八PMOS管M48的栅极输入，即控制偏置调整电路4.2的电流源开关；所述双向移位寄存器主要由二选一数据选择器和边缘D触发器构成，通过偏置调整选通开关4.3的输出CONT控制第一传输门TG1和第二传输门TG2选通OP3或者ON3作为二选一数据选择器的控制信号；第一数据选择器MUX1至第八数据选择器MUX8分别对应第四十一PMOS管M41至第四十八PMOS管M48。通过chose信号来控制双向移位寄存器是从低位到高移位动或者从高位到低移位动：双向移位寄存器最低位正输入端固定在电流源开关的闭合电位，即在图4中的第一数据选择器MUX1正端（1端）连接的是低电平，对应图2中第四十一PMOS管M41闭合；双向移位寄存器最高位负输入端固定在电流源开关的断开电位，即在图4中的第八数据选择器MUX8负端（0端）连接的是高电平，对应图2中第四十八PMOS管M48断开；因此当时钟信号从低电平跳变为高电平，如果双向移位寄存器由低位向高移位动，偏置调整电路4.2多接入一路调整电流源到偏置中；如果双向移位寄存器由高位向低移位动，偏置调整电路4.2会断开已闭合的当前最高位调整电流源开关，即偏置调整电路4.2会减小一路调整电路。OP4和ON4经过或非门作为第一D触发器DF1至第八D触发器DF8的时钟信号ck。

如图5所示，在开始进行失调校准的时候，输入的使能信号EN、复位信号RST皆为高电平，将基础预放大锁存比较器1的差分输入信号IP和IN都接入基础预放大锁存比较器1的输入共模电平V_COM，并将基础预放大锁存比较器1的失调电压等效到输入端，表示成输入失调电压V_os，如图5所示。

假设V_os为正（V_os为负的情况与V_os为正的情况比较器校准电路的操作类似，不再重复说明），当时钟信号CLK为低电平时，基础预放大锁存比较器1复位，输出信号OP2、ON2被第十七PMOS管M17和第十八PMOS管M18拉到高电平，经反相器后输出信号为低电平的OP3、ON3，偏置调整选通开关4.3断开与偏V_{cal_L}、V_{cal_R}的连接，并复位到电源电压。当时钟信号CLK为高电平的时候，失调电压经过基础预放大锁存比较器1，得到输出结果为：OP2为高电平，ON2为低电平；经过反相器后输出信号为：OP3为低电平，ON3为高电平；由于使能信号EN为高电平，OP4、ON4分别与OP3、ON3的值相同；此时复位信号依旧为高，第一数据选择器MUX1至第八数据选择器MUX8的输出为复位输出，即高电平；第一D触发器DF1至第八D触发器DF8的输入端全部为复位高电平；D触发器的时钟由ON4、OP4经过第五或非门NOR5构成；因此，在CLK高电平结束后，第一D触发器DF1至第八D触发器DF8全部复位，使得第四十一PMOS管M41至第四十八PMOS管M48全部截至；此时调整电路完成了对数字电路部分的复位；当复位输入RST保持高的时候，电路一直保持在复位状态。

当复位信号RST从高电平跳变到低电平，且使能信号EN保持为高电平。在下一个CLK时钟从低电平跳变到高电平之前，比较器输出保持OP3低电平，ON3高电平。经过失调校准开关3后OP4，ON4分别与OP3，ON3的值相同。在偏置调整选通开关4.3，由于OP4为低电平，ON4为高电平，因此在复位信号RST跳变为低电平之后，选通控制信号CONT为维持低电平，对应的二选一数据选择器选通V_JO-端，连接第四NMOS管M4对应的栅压V_{cal_R}的偏置电路。选通之后，偏置调整选通开关4.3将保持这个选通状态直到下一个复位信号RST为高电平。

当CLK时钟从低电平跳变到高电平，由于还没有进行校准，基础预防大锁存比较器的输出依然为OP3低电平，ON3高电平。因此OP4、ON4分别为低电平、高电平。偏置调整控制模块4.4的数据选择器控制端chose经过传输门一TG1和传输门二TG2为高电平。双向移位寄存器中的数据选择器选择1端的信号因而在这个移位寄存器的时钟ck上升沿跳变，双向移位寄存器正向移一位，即第一双向移位寄存器DF1至第八双向移位寄存器DF8从地位到高位移一位，由于数据选择器MUX1的1输入端接低电平，因此第一寄存器DF1的输出Q1跳变为低电平，而Q7～Q8的保持为高电平。因此Q1的控制的开关第四十一PMOS管M41为导通，流入到第二十六NMOS管M26的电流为第二十二PMOS管M22的电流加上第三十一PMOS管M31的电流。V_{cal_R}的电压增加了第三十一PMOS管M31的电流乘上第二十六NMOS管M26的电阻。

此后，时钟CLK从低电平跳变到高电平，基础预放大锁存比较器1的输出将可能出现两种情况。第一种情况为OP3低电平，ON3高电平；第二种情况为OP3高电平，ON3低电平。

在第一种情况，假设前一个状态的双向移位寄存器输出Q1至Qk-1为低电平（k在1至8之间，当出现Q0，则Q1至Q8全部为低电平），那么偏置调整控制模块4.4的双向移位寄存器将再次从低位到高移位一位，双向移位寄存器输出高电平中的最低位跳变低电平即Qk为跳变为低电平，其他双向移位寄存器的输出保持前一个状态，此时Q1到Qk为低电平，Qk+1到Q8为高电平（当出现Q9，则Q1至Q8全部为高电平）。Qk所控制的调整电流源开关第四十加k的PMOS(M40+k)导通，流入到第二十六NMOS管M26的电流为第二十二PMOS管M22的电流加上第三十一PMOS管M31至第三十加k的PMOS管(M30+k)的电流。相对于前一个状态，V_{cal_R}的电压增加了第三十加kPMOS管(M30+k)的电流乘上第二十六NMOS管M26的电阻。

在第二种情况，假设前一个状态的双向移位寄存器输出Q1至Qk为低电平，那么偏置调整控制模块4.4的双向移位寄存器将从高位到低移位一位，双向移位寄存器输出低电平中的最高位跳变高电平，即Qk跳变为高电平，其他移位寄存器的输出保持前一个状态，此时Q1到Qk-1（当出现Q0的时候即全部Q1～Q8全部为高电平）为低电平，Qk到Q8为高电平。Qk所控制的调整电流源开关第四十加k的PMOS(M40+k)截至，流入到第二十六NMOS管M26的电流为第二十二PMOS管M22的电流加上第三十一PMOS管M31至第三十加k-1的PMOS管(M30+k-1)的电流。因此相对于前一个状态，V_{cal_R}的电压减小了第三十加kPMOS管(M30+k)的电流乘上第二十六NMOS管M26的电阻。

当输入使能信号EN跳变为低电平，对基础预放大锁存比较器1的失调校准结束，失调校准控制电路4将保持使能端跳变为低电平时刻的调整状态，基础预放大锁存比较器1开始正常工作。

图6为所示本发明各关键节点电压随着时间的变化曲线。在调整过程中比较器的输入端IP1、IN1接入基础预放大锁存比较器1的输入共模电压V_COM中。从曲线可以看出基础预放大锁存比较器1的输出信号OP3、ON3从校准之前分别维持的输出低电平，高电平到校准完成后比较器输出OP3、ON3交织输出为高电平。通过失调补偿对管2的栅压（V_{cal_L},V_{cal_R}）的相对值变化，基础预放大锁存比较器1的失调得到校准。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种低失调的预放大锁存比较器，包括基础预放大锁存比较器(1)、失调补偿对管(2)、失调校准开关(3)和失调校准控制电路(4)，所述基础预放大锁存比较器(1)包括第一级的预放大器和第二级的锁存器，其特征在于：所述失调补偿对管(2)包括失调调整管，所述失调调整管并联在预放大器的输出端，作为比较器失调补偿的载体，通过改变失调调整管的差分栅压来补偿比较器的失调电压；所述失调校准开关(3)作为失调校准控制电路(4)是否进行失调校准操作的使能开关；所述失调校准控制电路(4)采用双向移位寄存器，用于存储失调信息并调整失调调整管的栅压以补偿比较器的失调。

2.根据权利要求1所述的低失调的预放大锁存比较器，其特征在于：所述失调校准控制电路(4)包括失调补偿对管偏置电路(4.1)、偏置调整电路(4.2)、偏置调整选通开关(4.3)和偏置调整控制模块(4.4)；所述失调补偿对管偏置电路(4.1)用于将电流源产生的电流转化为偏置电压；所述偏置调整电路(4.2)用于产生调整电流，通过失调补偿对管偏置电路(4.1)调整失调补偿对管(2)的栅压；所述偏置调整选通开关(4.3)用于将偏置调整电路(4.2)产生的调整电流源选通至失调补偿对管偏置电路(4.1)进行偏置；所述偏置调整控制模块(4.4)主要由双向移位寄存器构成，对偏置调整电路(4.2)的电流源开关进行控制。

3.根据权利要求2所述的低失调的预放大锁存比较器，其特征在于：所述失调补偿对管偏置电路(4.1)主要由第二十PMOS管M20、第二十一PMOS管M21、第二十二PMOS管M22、第二十五NMOS管M25和第二十六NMOS管M26构成；第二十PMOS管M20与第二十一PMOS管M21和第二十二PMOS管M22构成电流镜；第二十五NMOS管M25和第二十六NMOS管M26连接成二极管形式作为MOS管电阻，将由电流源镜像而来的电流I_r1叠加上由偏置调整电路(4.2)产生的补偿电流I_CL/I_CR转化为失调补偿对管(2)的偏置电压V_{cal_L}/V_{cal_R}。

4.根据权利要求3所述的低失调的预放大锁存比较器，其特征在于：所述偏置调整电路(4.2)包括一组并联的调整电流源，每个调整电流源串联一个电流源开关；每个调整电流源为一个PMOS管，每个电流源开关为一个PMOS管；所述第二十PMOS管M20与调整电流源构成电流镜。

5.根据权利要求4所述的低失调的预放大锁存比较器，其特征在于：所述偏置调整选通开关(4.3)包括选通开关控制电路和选通开关主体；所述选通开关控制电路包括第一SR触发器SR1、第二SR触发器SR2、第一反相器N1、第五十一NMOS管M51和第五十二NMOS管M52，第一SR触发器SR1由第一或非门NOR1和第二或非门NOR2组成，第二SR触发器SR2由第三或非门NOR3和第四或非门NOR4组成；所述选通开关主体包括一个二选一数据选择器，所述数据选择器主要由第五十三NMOS管M53和第五十五NMOS管M55构成，在数据选择器中串联第五十四NMOS管M54和第五十六NMOS管M56，所述第五十四NMOS管M54和第五十六NMOS管M56作为数据选择器的复位端。

6.根据权利要求5所述的低失调的预放大锁存比较器，其特征在于：所述偏置调整控制模块(4.4)中，双向移位寄存器的数目与偏置调整电路(4.2)中电流源开关的个数相等，每个双向移位寄存器控制一个电流源开关，双向移位寄存器的输出信号接入电流源开关的栅极；所述双向移位寄存器主要由二选一数据选择器和边缘D触发器构成，通过偏置调整选通开关(4.3)CONT输出控制的第一传输门TG1和第二传输门TG2选通二选一数据选择器的控制信号。