CN106842002B - 一种异步fifo特殊功能测试方法 - Google Patents

一种异步fifo特殊功能测试方法 Download PDF

Info

Publication number
CN106842002B
CN106842002B CN201710002496.XA CN201710002496A CN106842002B CN 106842002 B CN106842002 B CN 106842002B CN 201710002496 A CN201710002496 A CN 201710002496A CN 106842002 B CN106842002 B CN 106842002B
Authority
CN
China
Prior art keywords
pin
parameter
test
alternating
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710002496.XA
Other languages
English (en)
Other versions
CN106842002A (zh
Inventor
张晓羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CASIC Defense Technology Research and Test Center
Original Assignee
CASIC Defense Technology Research and Test Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CASIC Defense Technology Research and Test Center filed Critical CASIC Defense Technology Research and Test Center
Priority to CN201710002496.XA priority Critical patent/CN106842002B/zh
Publication of CN106842002A publication Critical patent/CN106842002A/zh
Application granted granted Critical
Publication of CN106842002B publication Critical patent/CN106842002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种异步FIFO(First Input First Output)特殊功能测试方法，所述方法包括：将被测器件与测试***平台连接；在测试***平台上定义包括电源管脚在内的相关管脚参数；定义包括电源电平、输入脉冲电平在内的相关电平参数，并为相关参数赋值；在功能测试中测试管脚和管脚在脉冲之后的低电平部分，在交流测试中测试管脚和管脚脉冲的高电平部分。所述方法完成了对Read Data Flow Through和Write Data Flow Through的功能测试，从而填补了对此类器件该项测试上的空白，提高了测试覆盖率，提高了异步FIFO测试能力。且在执行测试过程中，采用Spec Search方法测试交流参数tWEF和tRFF来验证两种模式的功能，有效地提高了测试效率。

Description

一种异步FIFO特殊功能测试方法
技术领域
本发明涉及元器件测试领域，特别是指一种异步FIFO特殊功能测试方法。
背景技术
目前可编程逻辑器件越来越广泛，种类也越来越多，基于SRAM(Static RandomAccess Memory)工艺和基于FIFO(First Input First Output)工艺都有广泛的应用。前期已经对SRAM和FIFO做了大量的技术研究和测试程序攻关工作。
某些异步FIFO具有Read Data Flow Through功能和Write Data Flow Through功能。对于Read Data Flow Through模式，在向空存储器写入一个数据后允许立刻将该数据读出。在此期间，管脚信号会有一个脉冲(先由低电平变为高电平再由高电平变为低电平)。对于Write Data Flow Through模式，在从满的存储器中读出一个数据后允许立刻写入一个数据。在此期间管脚信号也会有一个脉冲(先由低电平变为高电平再由高电平变为低电平)。
目前对Read Data Flow Through功能测试及Write Data Flow Through功能测试关注甚少，因此需要对Read Data Flow Through功能测试以及Write Data Flow Through功能测试进行一定的深入研究。
发明内容
有鉴于此，本发明的目的在于提出一种异步FIFO特殊功能测试方法，完成对于异步芯片的Read Data Flow Through功能和Write Data Flow Through功能的测试。
基于上述目的本发明提供的一种异步FIFO特殊功能测试方法，包括以下步骤：
将被测器件与测试***平台连接；
在测试***平台上定义包括电源管脚在内的相关管脚参数；
在测试***平台上定义包括电平参数和时序参数在内的相关参数，并为相关参数赋值；
建立读取数据流模式和写入数据流模式的测试向量，在功能测试中测试管脚和管脚在脉冲之后的低电平部分，在交流测试中测试管脚和管脚脉冲的高电平部分；
建立测试流程，对读取数据流模式与写入数据流模式进行功能验证。
进一步，所述在功能测试中测试管脚和管脚在脉冲之后的低电平部分，包括：对读取数据流模式与写入数据流模式下的功能进行模拟，并将两种模式下管脚与管脚的采样时刻设置在脉冲之后，测试管脚与管脚在脉冲之后的低电平部分。
进一步，所述在交流测试中测试管脚和管脚脉冲的高电平部分，包括：采用参数搜索方法对交流参数tWEF与tRFF进行测试。
进一步，所述参数搜索方法的扫描方法为线性方法，步长为0.1ns。
进一步，所述参数搜索方法按照给定的交流测试电平、时序及向量，扫描被测交流参数的不同值得到使相应的测试向量由PASS到FAIL或者由FAIL到PASS的临界值，临界值即为交流参数tWEF和tRFF的值。
进一步，所述采用参数搜索方法对交流参数tWEF与tRFF进行测试的步骤包括：
定义电平相关参数，其中交流测试需满足被测器件数据手册中给定的交流测试条件；
定义包括访问时间、管脚与管脚采样时刻、交流参数tWEF与交流参数tRFF在内的相关时序参数，其中管脚的采样时刻等于管脚上升沿时刻加上tWEF，管脚的采样时刻等于管脚上升沿时刻加上tRFF；
建立读取数据流模式和写入数据流模式的测试向量，对两种模式下的功能进行模拟，验证和两个管脚信号脉冲的高电平部分；
建立测试流程测试tWEF和tRFF两个交流参数，其测试方法为ac_tml.AcTest.SpecSearch。
进一步，所述相关管脚参数，包括功能测试的参数与交流参数测试的参数在内的所有测试所需参数。
进一步，所述相关电平参数与时序参数以及相关参数的赋值需满足功能测试与交流参数测试的参数设置与赋值要求。
进一步，所述测试管脚与管脚在脉冲之后的低电平部分，其测试方法为ac_tml.AcTest.Functional Test。
从上面所述可以看出，本发明提供的测试方法，实现了对异步FIFO芯片的ReadData Flow Through功能测试及Write Data Flow Through功能测试，并验证了Read DataFlow Through和Write Data Flow Through两种模式下和两个管脚的相关功能，提高了测试覆盖率，为具备该功能的异步FIFO测试开发奠定技术基础。同时在测试过程中减少了测试时间，提高了测试效率。
附图说明
图1为本发明实施例的用于进行异步FIFO特殊功能测试的测试平台的连接图；
图2为本发明实施例的异步FIFO特殊功能测试方法的流程图；
图3为本发明实施例的Read Data Flow Through模式的时序图；
图4为本发明实施例的Write Data Flow Through模式的时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明采用V93000***对芯片进行测试，如图1所示，为本发明实施例的用于进行特殊功能测试的测试平台的连接图。其中被测器件IDT72V06为一具有读取数据流(ReadData Flow Through)模式与写入数据流(Write Data Flow Through)模式的异步FIFO芯片。DPS为V93000***的电源通道，管脚1～25为V93000***的数字通道。V93000***的DPS给芯片IDT72V06的Vcc管脚提供电源电压，V93000***的数字通道给芯片IDT72V06的D8～D0、管脚提供输入信号，芯片IDT72V06的Q8～Q0、 管脚输出信号到V93000***的数字通道以供其采样，芯片IDT72V06的和GND管脚接地。
对于Read Data Flow Through模式，在向空存储器写入一个数据后允许立刻将该数据读出。在此期间，管脚信号会有一个脉冲(先由低电平变为高电平再由高电平变为低电平)。对于Write Data Flow Through模式，在从满的存储器中读出一个数据后允许立刻写入一个数据。在此期间，管脚信号也会有一个脉冲(先由低电平变为高电平再由高电平变为低电平)。在具体的调试过程中发现Read Data Flow Through模式与Write DataFlow Through模式下管脚和管脚的脉冲宽度很窄，导致在较短时间内即需要重新调整参数重新测试，使测试时间延长，测试效率降低，不便于通用性测试。故本发明通过功能测试与交流参数测试两种方式完成以上两种模式的测试：在功能测试中，测试管脚和管脚在脉冲之后的低电平部分；在交流测试中，测试管脚和管脚脉冲的高电平部分。
参照图2所示，示出了本发明实施例的异步FIFO特殊功能测试方法的流程图，其包括以下步骤：
S100：将被测器件与测试***平台连接；
S200：在测试***平台上定义包括电源管脚在内的相关管脚参数；
S300：在测试***平台上定义包括电平参数和时序参数在内的相关参数，并为相关参数赋值；
S400：建立Read Data Flow Through模式和Write Data Flow Through模式的测试向量，在功能测试中测试管脚和管脚在脉冲之后的低电平部分；在交流测试中测试管脚和管脚脉冲的高电平部分；
S500：建立Testflow，对Read Data Flow Through模式与Write Data FlowThrough模式进行功能验证。
在步骤S100中，将被测器件包括电源信号管脚、输入信号管脚、输出信号管脚在内的所有管脚与测试***连接；
在步骤S200中，为被测器件定义相关管脚参数，包括在数字引脚设置中定义除电源管脚外的所有管脚的相关参数，以及在DPS管脚设置中定义电源管脚相关参数。其具体方法为：在Pin Settings中的Digital Pins中定义除电源管脚外的所有管脚的包含Name、No、Type及Tester Channel在内的所有相关参数，在DPS Pins中定义电源管脚的包含Name、Polarity及Tester Channel在内的所有相关参数，并选择相应的DPS Channel Mode。
在步骤S300中，定义包括电源电平、输入脉冲电平在内能满足功能测试与交流参数测试的相关电平参数，并为相关参数赋值。其具体方法包括：在Level中的Equation中建立EQNSET 1“Functional”，在EQNSET 1“Functional”中定义SPECS和LEVELSET 1“With_load”；在SpecTool中建立多个Levels Specification，包含VCCnorm、VCCmin、VCCmax以及ACtest，并给相应的Levels Specification赋值，其赋值需满足芯片功能测试要求与交流参数测试要求。
在步骤S300中，还需定义包括访问时间、采样时刻在内能满足功能测试与交流参数测试的相关时序参数，并为相关参数赋值。其中在功能测试中时序相关参数的定义与赋值的方法包括：在Timing中的Equation中建立EQNSET 1“timing equation set”，在EQNSET1“timing equation set”中定义SPECS和TIMINGSET 1“Functional”；在Wave Tables中建立WAVETBL“wave table name”；在SpecTool中建立Timing Specification(分别名为ReadFlow Through和Write Flow Through)，并给相应的Timing Specification赋值。参数定义与赋值需满足对被测器件进行功能测试的要求。
本发明测试管脚和管脚脉冲的高电平部分的测试原理为：交流参数tWEF是指从写使能信号变为高电平到管脚信号变为高电平的时间，交流参数tRFF是指从读使能信号变为高电平到管脚信号变为高电平的时间，并且从图3中的Read Data FlowThrough Mode时序图可以看出管脚信号在管脚上升沿之后的tWEF ns时刻由低电平变为高电平，同理从图4中的Write Data Flow Through Mode时序图可以看出管脚信号在管脚上升沿之后的tRFF ns时刻由低电平变为高电平，所以通过测试tWEF和tRFF两个交流参数可以达到测试和管脚信号脉冲的高电平部分的目的。
基于该原理，在步骤S300中，在交流参数测试中时序参数定义与赋值的具体方法包括：在EQNSET 1“timing equation set”中定义TIMINGSET 2“tA”，令管脚的采样时刻等于管脚上升沿时刻加上tWEF，令管脚的采样时刻等于管脚上升沿时刻加上tRFF；在SpecTool中建立Timing Specification，Timing Specification中包含tWEF和tRFF在内的满***流参数测试的所有参数设置要求。
在步骤S400中，所述在功能测试中测试管脚和管脚在脉冲之后的低电平部分，其包括以下内容：建立Read Data Flow Through模式和Write Data Flow Through模式的测试向量，分别名为Read_Flow_Through_Mode和Write_Flow_Through_Mode，对ReadData Flow Through模式与Write Data Flow Through模式下的功能进行模拟，并将两种模式下管脚与管脚的采样时刻设置在脉冲之后，测试管脚与管脚在脉冲之后的低电平部分。其具体方法为：对于Read Data Flow Through模式，向空存储器写入一个数据后立刻将该数据读出，此时看到Q8～Q0管脚在的上升沿之后的(tWEF+tA)ns有数据输出，且管脚信号有一个脉冲，即先由低电平变为高电平再由高电平变为低电平；对于Write Data Flow Through模式，从满的存储器中读出一个数据后立刻写入一个数据，在的上升沿时刻，新数据经由D8～D0管脚被写入FIFO中，此时也有一个脉冲，即先由低电平变为高电平再由高电平变为低电平。将管脚与管脚的采样时刻选择在脉冲之后，此时采集到的管脚与管脚信号为低电平。
基于测试管脚和管脚脉冲高电平部分的原理，在步骤S400中，所述在交流测试中测试管脚和管脚脉冲的高电平部分的具体方法包括：建立Read Data FlowThrough模式和Write Data Flow Through模式的测试向量，采用Spec Search方法测试交流参数tWEF和tRFF，从而验证Read Data Flow Through和Write Data Flow Through两种模式下和两个管脚信号脉冲的高电平部分。其中采用Spec Search方法测试交流参数tWEF和tRFF的具体步骤为：Spec Search的扫描方法为线性方法，步长为0.1ns；按照给定的交流测试电平、时序及pattern，扫描被测交流参数的不同值得到使相应的pattern由PASS到FAIL或者由FAIL到PASS的临界值；临界值即为交流参数tWEF和tRFF的值。
在步骤S500中，其具体方法为：建立测试流程(Testflow)，对Read Data FlowThrough模式与Write Data Flow Through模式进行测试。其中功能测试分别在VCC＝3V、3.3V、3.6V下进行了Read_Flow_Through_Mode和Write_Flow_Through_Mode的功能验证，其测试方法为ac_tml.AcTest.Functional Test；对Read Data Flow Through模式下交流参数tWEF与Write Data Flow Through模式下交流参数tRFF的测试，其测试方法为ac_tml.AcTest.Spec Search。
本发明的实施例中采用了V93000测试***进行说明，但本发明并不限于V93000测试***，采用其他测试***也可实现该测试方法，并且该测试方法可应用于其他类似芯片。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本发明难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本发明难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本发明的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本发明的具体实施例对本发明进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本发明的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种异步FIFO特殊功能测试方法，其特征在于，包括以下步骤：
将被测器件与测试***平台连接；
在测试***平台上定义包括电源管脚在内的相关管脚参数；
在测试***平台上定义包括电平参数和时序参数在内的相关参数，并为相关参数赋值；
建立读取数据流模式和写入数据流模式的测试向量，在功能测试中测试管脚和管脚在脉冲之后的低电平部分，在交流测试中测试管脚和管脚脉冲的高电平部分；
建立测试流程，对读取数据流模式与写入数据流模式进行功能验证。
2.根据权利要求1所述异步FIFO特殊功能测试方法，其特征在于，所述在功能测试中测试管脚和管脚在脉冲之后的低电平部分，包括：对读取数据流模式与写入数据流模式下的功能进行模拟，并将两种模式下管脚与管脚的采样时刻设置在脉冲之后，测试管脚与管脚在脉冲之后的低电平部分。
3.根据权利要求1所述的异步FIFO特殊功能测试方法，其特征在于，所述在交流测试中测试管脚和管脚脉冲的高电平部分，包括：采用参数搜索方法对交流参数tWEF与tRFF进行测试。
4.根据权利要求3所述的异步FIFO特殊功能测试方法，其特征在于，所述参数搜索方法的扫描方法为线性方法，步长为0.1ns。
5.根据权利要求3所述的异步FIFO特殊功能测试方法，其特征在于，所述参数搜索方法按照给定的交流测试电平、时序及向量，扫描被测交流参数的不同值得到使相应的测试向量由PASS到FAIL或者由FAIL到PASS的临界值，临界值即为交流参数tWEF和tRFF的值。
6.根据权利要求3-5之一所述的异步FIFO特殊功能测试方法，其特征在于，所述采用参数搜索方法对交流参数tWEF与tRFF进行测试的步骤包括：
定义电平相关参数，其中交流测试需满足被测器件数据手册中给定的交流测试条件；
定义包括访问时间、管脚与管脚采样时刻、交流参数tWEF与交流参数tRFF在内的相关时序参数，其中管脚的采样时刻等于管脚上升沿时刻加上tWEF，管脚的采样时刻等于管脚上升沿时刻加上tRFF；
建立读取数据流模式和写入数据流模式的测试向量，对两种模式下的功能进行模拟，验证和两个管脚信号脉冲的高电平部分；
建立测试流程测试tWEF和tRFF两个交流参数，其测试方法为ac_tml.AcTest.SpecSearch。
7.根据权利要求1所述的异步FIFO特殊功能测试方法，其特征在于，所述相关管脚参数，包括功能测试的参数与交流参数测试的参数在内的所有测试所需参数。
8.根据权利要求1所述的异步FIFO特殊功能测试方法，其特征在于，所述相关电平参数与时序参数以及相关参数的赋值需满足功能测试与交流参数测试的参数设置与赋值要求。
9.根据权利要求1或2所述的异步FIFO特殊功能测试方法，其特征在于，所述测试管脚与管脚在脉冲之后的低电平部分，其测试方法为ac_tml.AcTest.Functional Test。
CN201710002496.XA 2017-01-03 2017-01-03 一种异步fifo特殊功能测试方法 Active CN106842002B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710002496.XA CN106842002B (zh) 2017-01-03 2017-01-03 一种异步fifo特殊功能测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710002496.XA CN106842002B (zh) 2017-01-03 2017-01-03 一种异步fifo特殊功能测试方法

Publications (2)

Publication Number Publication Date
CN106842002A CN106842002A (zh) 2017-06-13
CN106842002B true CN106842002B (zh) 2019-05-14

Family

ID=59117507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710002496.XA Active CN106842002B (zh) 2017-01-03 2017-01-03 一种异步fifo特殊功能测试方法

Country Status (1)

Country Link
CN (1) CN106842002B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002260397A (ja) * 2001-03-02 2002-09-13 Matsushita Electric Ind Co Ltd 誤動作検出回路、誤動作検出機能を有したｆｉｆｏメモリ、及び誤動作検出方法
CN1637684A (zh) * 2003-12-30 2005-07-13 中国科学院空间科学与应用研究中心 一种通用fifo接口测试设备和***
CN105139893A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002260397A (ja) * 2001-03-02 2002-09-13 Matsushita Electric Ind Co Ltd 誤動作検出回路、誤動作検出機能を有したｆｉｆｏメモリ、及び誤動作検出方法
CN1637684A (zh) * 2003-12-30 2005-07-13 中国科学院空间科学与应用研究中心 一种通用fifo接口测试设备和***
CN105139893A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法

Also Published As

Publication number Publication date
CN106842002A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
US6415403B1 (en) Programmable built in self test for embedded DRAM
CN102081689B (zh) 一种芯片的可测试性设计方法
US7352169B2 (en) Testing components of I/O paths of an integrated circuit
JP2013092517A (ja) スキャン・チェーン用動的クロック領域バイパス
US8732632B1 (en) Method and apparatus for automated extraction of a design for test boundary model from embedded IP cores for hierarchical and three-dimensional interconnect test
US6714035B2 (en) System and method for measuring fault coverage in an integrated circuit
US6721923B2 (en) System and method for generating integrated circuit boundary register description data
CN102305907A (zh) 多芯片封装结构的测试方法和***
CN107068193A (zh) 集成电路
CN109961823A (zh) 测试***及其操作方法
CN105448350B (zh) Sram测试键、测试装置以及sram测试方法
Ghosh et al. A novel delay fault testing methodology using low-overhead built-in delay sensor
CN115656769A (zh) Fpga多芯片的并行测试方法、装置和计算机设备
CN109725250A (zh) 一种片上***芯片模拟电路的测试***及测试方法
CN106842002B (zh) 一种异步fifo特殊功能测试方法
CN109376049A (zh) 一种fpga嵌入式块存储器的性能测试方法
CN1934655B (zh) 探测半导体存储器中延迟故障的方法及测试电路
Moreau et al. Running scan test on three pins: yes we can!
CN105260545B (zh) 一种可编程电路***的验证方法
Shirur et al. Performance analysis of low power microcode based asynchronous P-MBIST
CN106874577A (zh) 一种存储器编译器
CN207068475U (zh) 一种老化测试板上的插槽结构以及老化测试板
Versen DRAM Failure Analysis and Defect Localization Techniques
Rumyantsev et al. Development of a high-speed multi-target measurement system-on-chip
dos Santos Design of boundary-scan testing in CMOS image sensors for industrial applications: internship repor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant