CN109714889A - 电路板及其制造方法 - Google Patents

Abstract

本发明公开了一种电路板及其制造方法，电路板包含基板、第一介电层、粘合层、第二介电层以及导电线路。第一介电层设置于基板上。粘合层贴合于第一介电层上，且粘合层具有至少一个第一通孔，第一通孔具有内壁。第二介电层设置于粘合层上，且第二介电层具有连通于第一通孔的第二通孔。导电线路位于第二介电层的第二通孔中，且导电线路接触粘合层的内壁。借此，本发明的电路板，由于粘合层形成在第一介电层与第二介电层之间，并借由其内壁接触而粘合导电线路，因此，粘合层可提高导电线路与第一介电层及第二介电层之间的结合力，进而降低细线路与介电层相互分离的机会并实现导电线路的微缩，使得电路板可被薄型化以及微缩。

Description

电路板及其制造方法

技术领域

本发明是关于一种电路板，特别是关于一种电路板的制造方法。

背景技术

电路板是目前手机、电脑以及数码相机等电子装置(electronic device)及/或电视、洗衣机以及冰箱等家电用品所需要的零件。详细而言，电路板能承载以及提供晶片(chip)、被动元件(passive component)、主动元件(active component)以及微机电***元件(Microelectromechanical Systems，MEMS)等多种电子元件(electronic component)装设于其上。如此，电流可以经由电路板而传输至前述的电子元件，进而使得电子装置及/或家电用品可运作。

发明内容

本发明的目的在于提供一种电路板及其制造方法，粘合层可提高导电线路与第一介电层及第二介电层之间的结合力，进而降低细线路与介电层相互分离的机会并实现导电线路的微缩，使得电路板可被薄型化以及微缩。

依据本发明的一实施方式，电路板包含基板、第一介电层、粘合层、第二介电层以及导电线路。第一介电层设置于基板上。粘合层贴合于第一介电层上，且具有至少一个第一通孔。粘合层的第一通孔具有内壁。第二介电层设置于粘合层上，且具有连通于第一通孔的第二通孔。导电线路位于第二介电层的第二通孔中，且接触粘合层的内壁。

在本发明的一个或多个实施方式中，前述的粘合层具有相对于基板的顶表面，粘合层的顶表面接触第二介电层。

在本发明的一个或多个实施方式中，前述的电路板还包含至少一个导电柱。第一介电层具有至少一个导孔。导电柱位于第一介电层的导孔中，且接触基板。粘合层具有第三通孔。粘合层的第三通孔的内壁暴露于第一介电层与第二介电层之间，面向第一介电层的导孔，且接触导电柱。

依据本发明的另一实施方式，电路板的制造方法包含：在基板上形成经图案化的第一介电层。在经图案化的第一介电层上形成粘合层。在粘合层上形成第二介电层。图案化第二介电层以及粘合层。

在本发明的一个或多个实施方式中，前述的在经图案化的第一介电层上形成粘合层包含：在经图案化的第一介电层上贴合粘合层，使得粘合层覆盖经图案化的第一介电层以及基板。

在本发明的一个或多个实施方式中，前述的图案化第二介电层以及粘合层包含：对第二介电层进行曝光工艺。对经曝光的第二介电层进行显影工艺，以暴露出粘合层的一部分。

在本发明的一个或多个实施方式中，前述的图案化第二介电层以及粘合层还包含：移除粘合层的一部分，以至少暴露出经图案化的第一介电层的至少一部分。

在本发明的一个或多个实施方式中，前述的移除粘合层的一部分是利用湿蚀刻工艺执行。

在本发明的一个或多个实施方式中，电路板的制造方法还包含：在形成经图案化的第一介电层于基板上之前，在基板上形成导线层。导线层借由经图案化的第一介电层相分离于粘合层。

在本发明的一个或多个实施方式中，电路板的制造方法还包含：至少在经图案化的第二介电层中填入导电材料，使得导电材料接触经图案化的粘合层。

综上所述，本发明的电路板及其制造方法，借由粘合层以结合第一介电层与第二介电层，因而可避免介电层之间结合力不佳的问题，并可提高电路板在结构上的强度。此外，由于本实施方式的粘合层形成于第一介电层与第二介电层之间，并借由其内壁接触而粘合导电线路。因此，在细线路与介电层之间接触面积较小的情况下，粘合层可提高导电线路与第一介电层及第二介电层之间的结合力，进而降低细线路与介电层相互分离的机会并实现导电线路的微缩，使得本实施方式的电路板可被薄型化以及微缩。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1至图16分别绘示依据本发明一实施方式的电路板在不同中间制造阶段下的剖视图。

图17绘示图16中所示的部分结构的放大图。

具体实施方式

以下的说明将提供许多不同的实施方式或实施例来实施本发明的主题。元件或排列的具体范例将在以下讨论以简化本发明。当然，这些描述仅为部分范例且本发明并不以此为限。例如，将第一特征形成在第二特征上或上方，此一叙述不但包含第一特征与第二特征直接接触的实施方式，也包含其他特征形成在第一特征与第二特征之间，且在此情形下第一特征与第二特征不会直接接触的实施方式。此外，本发明可能会在不同的范例中重复标号或文字。重复的目的是为了简化及明确叙述，而非界定所讨论的不同实施方式及配置间的关系。

此外，空间相对用语如下面、下方、低于、上面、上方及其他类似的用语，在此是为了方便描述图中的一个元件或特征与另一个元件或特征的关系。空间相对用语除了涵盖图中所描绘的方位外，该用语还涵盖装置在使用或操作时的其他方位。也就是说，当该装置的方位与附图不同(旋转90度或在其他方位)时，在本文中所使用的空间相对用语同样可相应地进行解释。

请参照图1至图16。图1至图16分别绘示依据本发明一实施方式的电路板1(标示在图16中)在不同中间制造阶段下的剖视图。

如图1所示，提供基板10。本实施方式的基板10具有相对的第一表面100以及第二表面102，且可为陶瓷板、金属板、有机板或其他任何适合的结构。在本实施方式中，在平行于基板10的方向定义为方向D1，实质上垂直于基板10的方向定义为方向D2，且方向D2实质上正交于方向D1。在一些实施方式中，方向D2与方向D1也可为非正交。

接着，分别于基板10的第一表面100以及第二表面102上形成导线层18。接着，分别在基板10的第一表面100以及第二表面102上压合第一介电层12，使得第一介电层12接触基板10的第一表面100以及第二表面102，并使得导线层18分别嵌入于第一介电层12。本实施方式的第一介电层12具有相对于基板10的顶表面126。此外，在一些实施方式中，第一介电层12的厚度介于约15微米(μm)与约40微米(μm)之间，但本发明不以此为限。举例来说，本实施方式的第一介电层12的厚度介于约25微米与约35微米之间。

在本实施方式中，第一介电层12的材质为感光型介层材料(PhotoimageableDielectric,PID)，且感光型介层材料不限于正型或负型感光机制。举例来说，本实施方式的第一介电层12的材质包含环氧树脂膜、由日本味之素公司的专利所制造的绝缘膜(Ajinomoto Build-up Film,ABF)、预浸料(Prepreg,PP)或其他任何适合的材料。在本实施方式中，将第一介电层12压合于基板10的方法包含真空压膜工艺，但本发明不以此工艺为限。此外，本实施方式的真空压膜工艺所使用的机台可包含批次式单段压膜机或批次式多段真空压膜机。

如图2所示，在压合第一介电层12于基板10上之后，图案化第一介电层12。进一步而言，本实施方式对第一介电层12进行曝光工艺P1，以在第一介电层12’上形成曝光区122以及非曝光区124。举例而言，本实施方式的曝光工艺P1所使用的机台可包含直接成像(Imaging System,DI)机台、激光直接成像(Laser Direct Imaging,LDI)机台、步进式(Stepper)机台、接触式曝光(Contact)机台或其他任何适合的机台。

如图3所示，在对第一介电层12进行曝光工艺P1之后，对经曝光的第一介电层12’进行显影工艺P2，以在基板10上形成经图案化的第一介电层12”。进一步而言，本实施方式借由显影工艺P2移除经曝光的第一介电层12’中的非曝光区124并保留曝光区122，以形成导孔120。导线层18经由经图案化的第一介电层12”的导孔120而被暴露出。

接着，在显影工艺P2完成之后，利用固化工艺以固化经图案化的第一介电层12”。在一些实施方式中，本实施方式的固化工艺可包含热固化工艺、光固化工艺、上述工艺的组合或其他任何适合的工艺。

如图4所示，在形成经图案化的第一介电层12”之后，第一粘合层13形成于经图案化的第一介电层12”上。进一步而言，本实施方式是贴合第一粘合层13于经图案化的第一介电层12”上，使得第一粘合层13覆盖经图案化的第一介电层12”、导线层18以及基板10。第一粘合层13具有相对于基板10的顶表面134。此外，导线层18借由经图案化的第一介电层12”而与第一粘合层13相分离。在本实施方式中，第一粘合层13的材质为绝缘材料，其厚度介于约5微米与约10微米之间，但本发明不以此为限。举例而言，本实施方式的第一粘合层13的材质可包含环氧树脂(epoxy)、聚酰胺(polyamide)、聚酯(polyester)、其他任何适合的材料或前述材料的任意组合。再者，在本实施方式中，将第一粘合层13贴合于经图案化的第一介电层12”是借由真空压膜机、滚轮贴合或热压贴合，而第一粘合层13的剥离温度大于280℃，但本发明不以此为限。本实施方式的第一粘合层13相较于后续制所形成的第二介电层14(见图5)，其对高能离子或电子轰击蚀刻去除的抵抗能力较高，因而在进行后续的移除工艺中，第二介电层14的一部分可被选择性的移除并保留第一粘合层13。

如图5所示，在形成第一粘合层13于经图案化的第一介电层12”之后，第二介电层14形成于第一粘合层13上。也即，第一粘合层13的顶表面134接触并支撑第二介电层14。在本实施方式中，第二介电层14的材质为感光型介层材料，且其厚度介于约5微米与约20微米之间。此外，在方向D2上第二介电层14的厚度大于第一粘合层13的厚度，但本发明不以此为限。在本实施方式中，第二介电层14是借由真空压膜机形成于第一粘合层13上。借此，本实施方式借由第一粘合层13以结合经图案化的第一介电层12”与第二介电层14，因而可提高介电层之间的结合力，并提高电路板1在结构上的强度。

如图6所示，在形成第二介电层14于第一粘合层13上之后，图案化第二介电层14。进一步而言，本实施方式对第二介电层14进行曝光工艺P1，以在第二介电层14’上形成曝光区142以及非曝光区144。

如图7所示，在对第二介电层14进行曝光工艺P1之后，对经曝光的第二介电层14’进行显影工艺P2，以在第一粘合层13上形成经图案化的第二介电层14”。进一步而言，本实施方式借由显影工艺P2移除经曝光的第二介电层14’中的非曝光区144并保留曝光区142，以形成通孔140。第一粘合层13的一部分经由经图案化的第二介电层14”的通孔140而被暴露出。接着，在显影工艺P2完成之后，利用固化工艺以固化经图案化的第二介电层14”。

如图8所示，在形成经图案化的第二介电层14”之后，图案化第一粘合层13。进一步而言，本实施方式移除第一粘合层13的一部分，以形成通孔130以及通孔138。在本实施方式中，通孔130位于曝光区122上方，而通孔138位于导线层18以及导孔120上方。经图案化的第一粘合层13’的通孔130以及通孔138连通于经图案化的第二介电层14”的通孔140，且分别具有内壁132以及内壁136。详细而言，通孔138的内壁136暴露于第一介电层12’与第二介电层14”之间，且面向导孔120。在本实施方式中，移除第一粘合层13的前述部分是利用湿蚀刻工艺P3执行，但本发明不以此为限。本实施方式的湿蚀刻工艺P3中所使用的溶液包含丙酮(acetone)、甲基乙基酮(methyl ethyl ketone)、甲苯(toluene)或前述材料的任意组合。

如图9所示，在形成经图案化的第一粘合层13’之后，进一步图案化经图案化的第二介电层14”。首先，第二粘合层15形成于经图案化的第二介电层14”上，使得由后续工艺所形成的遮罩层16(见图10)可经由第二粘合层15粘合于第二介电层14”上。进一步而言，本实施方式的第二粘合层15贴合于第二介电层14”上，使得第二粘合层15覆盖经图案化的第一介电层12”、第一粘合层13’、第二介电层14”以及导线层18。在本实施方式中，第二粘合层15的剥离温度低于经图案化的第一粘合层13’的剥离温度，且其材质为绝缘材料，但本发明不以此为限。在一些实施方式中，第二粘合层15的材质包含加热可软化的材料或可溶于溶剂的材料。举例而言，本实施方式的第二粘合层15的材质可包含环氧树脂(epoxy)、酚系树脂(phenolic)、其他任何适合的材料或前述材料的任意组合。

如图10所示，在形成第二粘合层15于经图案化的第二介电层14”上之后，遮罩层16形成于经图案化的第二介电层14”上。在本实施方式中，遮罩层16的材质为感光光阻硬膜。

如图11所示，在形成遮罩层16于第二粘合层15上之后，图案化遮罩层16。进一步而言，本实施方式对遮罩层16进行曝光工艺P1，以在经曝光的遮罩层16’上形成曝光区162以及非曝光区164。

如图12所示，在对遮罩层16进行曝光工艺P1之后，对经曝光的遮罩层16’进行显影工艺P2，以在第二粘合层15上形成经图案化的遮罩层16”。进一步而言，本实施方式借由显影工艺P2移除经曝光的遮罩层16’中的非曝光区164并保留曝光区162，以形成至少一个开口160。第二粘合层15的一部分经由经图案化的遮罩层16”的开口160而被暴露出。接着，在显影工艺P2完成之后，利用固化工艺以固化经图案化的遮罩层16”。

如图13所示，在形成经图案化的遮罩层16”之后，经由经图案化的遮罩层16”的开口160对第二粘合层15进行移除工艺，并进一步对经图案化的第二介电层14”进行移除工艺，直到经图案化的第一粘合层13’的顶表面134的一部分被暴露出。在本实施方式中，对第二介电层14”进行移除工艺是利用干蚀刻工艺P4执行。举例而言，干蚀刻工艺P4可包含电浆蚀刻(plasma etching)工艺、离子束蚀刻(Ion Beam Etching)工艺、反应性离子蚀刻(Reactive Ion Etching,RIE)或其他任何适合的工艺。进一步而言，第二粘合层15以及经图案化的第二介电层14”分别借由干蚀刻工艺P4形成相连通的通孔150以及通孔146。在本实施方式中，经图案化的第二介电层14”的通孔146位于相邻的通孔140之间。此外，本实施方式的经图案化的第一粘合层13’可作为蚀刻阻挡层以确定干蚀刻工艺P4的蚀刻终点。

本实施方式以蚀刻工艺配合经由经图案化的遮罩层16”以形成通孔146，而非利用曝光工艺P1以及显影工艺P2以形成通孔146，因而可避免在制作细线路的通孔时，因曝光期间解析度不佳而无法达到设计上的宽度等问题。借此，在后续的工艺之后，本实施方式可实现线路的微缩，并借由干蚀刻工艺P4以及经图案化的遮罩层16”以准确地定位细线路的位置。举例而言，本实施方式的通孔146在方向D1上的宽度以及方向D2的厚度可分别小于5微米。

如图14所示，在经图案化的第一粘合层13’的顶表面134的一部分被暴露出之后，经图案化的遮罩层16”被移除，以暴露出经图案化的第二介电层14”以及第一粘合层13’的顶表面134。在本实施方式中，移除经图案化的遮罩层16”的方法为热剥除工艺P5，但本发明不以此为限。详细而言，本实施方式利用热剥除工艺P5将第二粘合层15(见图13)自经图案化的第二介电层14”剥离，以同时将经图案化的遮罩层16’自经图案化的第二介电层14”剥离。在一些实施方式中，本实施方式也可利用激光剥除工艺将第二粘合层15自经图案化的第二介电层14”剥离，但本发明不以此为限。

借此，本实施方式借由经图案化的第一粘合层13’将经图案化的遮罩层16”粘合于第二介电层14”上，因此当移除经图案化的遮罩层16”时，仅需剥除第二粘合层15即可同时移除经图案化的遮罩层16”，而不需要其他额外的工艺以移除经图案化的遮罩层16”。因此，本实施方式可简化电路板1在工艺上的步骤，并可降低电路板1的制造成本。

如图15所示，自经图案化的第二介电层14”上移除第二粘合层15以及经图案化的遮罩层16”之后，将导电材料17至少填入于经图案化的第二介电层14”的通孔140以及通孔146中，且填入于经图案化的第一介电层12”的导孔120中。进一步而言，在通孔140中的导电材料17进一步延伸至经图案化的第一粘合层13’的通孔130以及通孔138中，并分别接触其内壁132以及内壁136。在通孔146中的导电材料17接触第一粘合层13’的顶表面134。

在本实施方式中，导电材料17的形成方法包含电镀、物理气相沉积(Physicalvapor deposition,PVD)工艺或其他任何适合的工艺。在本实施方式中，导电材料17的材质为铜，但本发明不以此为限。在一些实施方式中，导电材料17也可包含为银(Ag)、镍(Ni)、铜(Cu)、金(Au)、钯(Pd)、前述材料的任意组合或其他任何适合的材料。

如图16所示，在填入导电材料17至少于经图案化的第二介电层14”中之后，进行平坦化工艺以形成多个导电线路170、导电线路172以及至少一个导电柱174。具体而言，本实施方式的平坦化工艺移除导电材料17的上半部分，进而暴露出经图案化的第二介电层14”，并同时形成内埋于经图案化的第二介电层14”的线路(即，内埋式线路)。举例来说，至少位于通孔140中的导电材料17形成导电线路170，位于通孔146中的导电材料17形成导电线路172，而至少位于导孔120中的导电材料17形成导电柱174。

详细而言，本实施方式的导电线路170穿过经图案化的第一粘合层13’以及第二介电层14”，且位于通孔130、通孔138以及通孔140中以形成内埋式的细线路。具体而言，本实施方式的导电线路170的厚度约小于10微米，而其线宽约小于10微米，但本发明不以此为限。进一步而言，在细线路与介电层之间的接触面积较小的情况下，细线路与介电层之间的结合力会较低，因而提高细线路与介电层相互分离的机会。

然而，本实施方式的导电线路170接触通孔130的内壁132，并接触经图案化的第一介电层12”的顶表面126。借此，由于本实施方式的经图案化的第一粘合层13’形成于经图案化的第一介电层12”与第二介电层14”之间，并借由其内壁132接触而黏合导电线路170。因此，经图案化的第一粘合层13’可提高导电线路170与经图案化的第一介电层12”与第二介电层14”之间的结合力。

此外，本实施方式的导电线路172位于图案化的第二介电层14”的通孔146中，且位于多个第二导电线路170中相邻的两个之间以形成内埋式的细线路。具体而言，本实施方式的导电线路172的厚度约小于5微米，而其线宽约小于5微米，但本发明不以此为限。

本实施方式的导电线路172接触经图案化的第一粘合层13’的顶表面134。借此，由于本实施方式借由经图案化的第一粘合层13’的顶表面134接触而粘合导电线路172。因此，经图案化的第一粘合层13’可提高导电线路172与经图案化的第一介电层12”与第二介电层14”之间的结合力，以避免金属与介电层之间因结合力不佳所可能导致的问题。

再者，本实施方式的导电柱174位于经图案化的第一介电层12”的导孔120中，接触导线层18，且接触经图案化的第一粘合层13’的内壁136。借此，由于本实施方式借由经图案化的第一粘合层13’的内壁136接触而粘合导电柱174。因此，经图案化的第一粘合层13’可提高导电柱174与经图案化的第一介电层12”与第二介电层14”之间的结合力。

在本实施方式中，执行平坦化工艺的方法可包含刷磨(Scrub)工艺、化学机械研磨(Chemical Mechanical Polishing,CMP)工艺或其他任何适合的工艺。

请参照图17。图17绘示图16中所示的部分结构的放大图。如图17所示，在本实施方式中，导电线路170以及导电线路172在方向D1上分别具有线宽W1以及线宽W2，而在方向D2上分别具有厚度T1以及厚度T2。举例而言，本实施方式的导电线路170的线宽W1以及厚度T1分别小于10微米，而本实施方式的导电线路172的线宽W2以及厚度T2分别小于10微米，但本发明不以此为限。

此外，在本实施方式中，相邻的导电线路170相距距离S1，而相邻的导电线路172与导电线路170相距距离S2。在一些实施方式中，导电线路170的线宽W1及厚度T1、导电线路172的线宽W2及厚度T2、相邻的导电线路170的距离S1以及导电线路172与导电线路170的距离S2具有下述关系：

0.5≤W2/W1≤1；

T2<T1

1.5≤S1/W1≤3；以及

0.5≤S2/W2≤1；

也即，在本实施方式中，导电线路172的线宽W2实质上小于等于导电线路170的线宽W1，但大于等于导电线路170的线宽W1的一半。导电线路172的厚度T2实质上小于导电线路170厚度T1，但本发明不以前述关系为限。

此外，相邻的导电线路170的距离S1实质上小于等于导电线路170的线宽W1的三倍，但大于等于导电线路170的线宽W1的1.5倍。导电线路172与导电线路170的距离S2实质上小于等于导电线路172的线宽W2，但大于等于导电线路172的线宽W1的一半，但本发明不以前述关系为限。也就是说，借由本实施方式所制造的导电线路172可具有实质上小于导电线路170的线宽W2，并可设置于误差容许范围更小的空间中，因而使得电路板1可被薄型化以及微缩。

由以上对于本发明的具体实施方式的详述，可以明显地看出本发明借由第一粘合层以结合第一介电层与第二介电层，因而可避免介电层之间结合力不佳的问题，并可提高电路板在结构上的强度。再者，本发明借由第一粘合层将遮罩层粘合于第二介电层上，因此当移除遮罩层时，仅需剥除第二粘合层即可同时移除遮罩层，而不需要其他额外的工艺以移除遮罩层。因此，本发明可简化电路板在工艺上的步骤，并可降低电路板的制造成本。

此外，由于本发明的第一粘合层形成于第一介电层与第二介电层之间，并借由其内壁及/或顶表面接触而粘合导电线路。因此，第一粘合层可提高导电线路与第一介电层与第二介电层之间的结合力。

再者，本发明以蚀刻工艺配合经由经图案化的遮罩层以在介电层上形成通孔，而非利用曝光工艺以及显影工艺以形成通孔。因此，本发明可避免在制作细线路的通孔时，因曝光期间解析度不佳而无法达到设计上的宽度等问题。借此，在后续的工艺之后，本发明可实现线路的微缩。此外，本发明借由蚀刻工艺以及经图案化的遮罩可准确地定位线路的位置。也就是说，本发明的导电线路可具有实质上较小的线宽，并可设置于误差容许范围更小的空间中，因而使得本实施方式的电路板可被薄型化以及微缩。

前述多个实施方式的特征可使本领域技术人员更佳地理解本发明的各个实施例。本领域技术人员应可了解，为了达到相同的目的及/或本发明的实施方式的相同优点，其可利用本发明为基础，进一步设计或修饰其他工艺及结构。在本领域技术人员也应了解，这样的均等结构并未背离本发明的精神及范围，而在不背离本发明的精神及范围下，本领域技术人员可在此进行各种变动、替换及修正。

Claims (10)

1.一种电路板，其特征在于，所述电路板包含：

基板；

第一介电层，其设置于所述基板上；

粘合层，其贴合于所述第一介电层上，且所述粘合层具有至少一个第一通孔，所述第一通孔具有内壁；

第二介电层，其设置于所述粘合层上，且所述第二介电层具有连通于所述第一通孔的第二通孔；以及

导电线路，其位于所述第二介电层的所述第二通孔中，且所述导电线路接触所述粘合层的所述内壁。

2.如权利要求1所述的电路板，其特征在于，所述粘合层具有相对于所述基板的顶表面，且所述顶表面接触所述第二介电层。

3.如权利要求1所述的电路板，其特征在于，所述电路板还包含至少一个导电柱，所述第一介电层具有至少一个导孔，其中所述导电柱位于所述导孔中，且接触所述基板，而所述粘合层具有第三通孔，所述第三通孔的内壁暴露于所述第一介电层与所述第二介电层之间，面向所述导孔，且接触所述导电柱。

4.一种电路板的制造方法，其特征在于，所述电路板的制造方法包含：

在基板上形成经图案化的第一介电层；

在经图案化的所述第一介电层上形成粘合层；

在所述粘合层上形成第二介电层；以及

图案化所述第二介电层以及所述粘合层。

5.如权利要求4所述的电路板的制造方法，其特征在于，在经图案化的所述第一介电层上形成所述粘合层包含：

在经图案化的所述第一介电层上贴合所述粘合层，使得所述粘合层覆盖经图案化的所述第一介电层以及所述基板。

6.如权利要求4所述的电路板的制造方法，其特征在于，图案化所述第二介电层以及所述粘合层包含：

对所述第二介电层进行曝光工艺；以及

对经曝光的所述第二介电层进行显影工艺，以暴露出所述粘合层的一部分。

7.如权利要求6所述的电路板的制造方法，其特征在于，图案化所述第二介电层以及所述粘合层还包含：

移除所述粘合层的所述一部分，以至少暴露出经图案化的所述第一介电层的至少一部分。

8.如权利要求7所述的电路板的制造方法，其特征在于，移除所述粘合层的所述一部分是利用湿蚀刻工艺执行。

9.如权利要求4所述的电路板的制造方法，其特征在于，所述电路板的制造方法还包含：

在形成经图案化的所述第一介电层于所述基板上之前，在所述基板上形成导线层，其中所述导线层借由经图案化的所述第一介电层相分离于所述粘合层。

10.如权利要求4所述的电路板的制造方法，其特征在于，所述电路板的制造方法还包含：

至少在经图案化的所述第二介电层中填入导电材料，使得所述导电材料接触经图案化的所述粘合层。