CN109690683A - 用于闪存存储器的多遍编程的预读取技术 - Google Patents

用于闪存存储器的多遍编程的预读取技术 Download PDF

Info

Publication number
CN109690683A
CN109690683A CN201880002834.2A CN201880002834A CN109690683A CN 109690683 A CN109690683 A CN 109690683A CN 201880002834 A CN201880002834 A CN 201880002834A CN 109690683 A CN109690683 A CN 109690683A
Authority
CN
China
Prior art keywords
data
page
programming
programmed
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880002834.2A
Other languages
English (en)
Other versions
CN109690683B (zh
Inventor
杨昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210774226.1A priority Critical patent/CN115171758A/zh
Publication of CN109690683A publication Critical patent/CN109690683A/zh
Application granted granted Critical
Publication of CN109690683B publication Critical patent/CN109690683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种闪存存储器件包括：闪存存储器阵列；以及控制逻辑单元。所述控制逻辑单元耦合到所述闪存存储器阵列。所述控制逻辑单元被布置为：在第一编程遍中根据至少一个第一页的数据对所述闪存存储器阵列的多个存储单元进行编程；感测在所述第一编程遍中被编程的所述存储单元的状态以获得所述至少一个第一页的数据，并且在第二编程遍之前将所述至少一个第一页的数据保存在所述闪存存储器件内的第一寄存器电路中；以及在所述第二编程遍中根据所述至少一个第一页的数据和第二页的数据对所述存储单元进行编程。

Description

用于闪存存储器的多遍编程的预读取技术
技术领域
本发明涉及闪存存储器，并且更具体地，涉及具有用于闪存存储器件的预读取特征的多遍编程。
背景技术
在现有技术的闪存存储器件中，多电平存储单元均可以记录多个位的信息。存储在存储单元中的信息的状态由存储单元的阈值电压确定和区分，该阈值电压是要施加在存储单元中包括的晶体管的控制栅极和源极端子之间以将晶体管切换到导通的最小电压。
在常规技术中，可以通过多于一个编程遍对多电平存储单元进行编程以提高数据可靠性。第一编程遍对一组存储单元中的一个或多个较低页/位进行编程，并且一个或多个后续编程遍对同一组存储单元中的较高页/位进行编程。
以应用于四电平单元(QLC)闪存存储器件的两遍编程为例，在第一编程遍之前，主控制器向闪存存储器件提供较低页(LP)的数据、中间页(MP)的数据和较高页(UP)的数据，以便对其存储单元进行编程，以便在存储单元中获得三电平单元(TLC)分布。因此，在第二编程遍之前，主控制器必须提供额外页(XP)的数据以及再次重新发送或恢复LP的数据、MP的数据和UP的数据以对存储单元进行编程，以便在存储单元中获得QLC分布。
在常规技术中，有两种方法用于在第二编程遍之前重新发送或恢复LP的数据、MP的数据和UP的数据。在第一种方法中，主控制器可以被配置为具有数据缓冲器，该数据缓冲器用于保存在第一编程遍中已被编程到闪存存储器阵列的信息(即，LP的数据、MP的数据和UP的数据)。因此，在第二编程遍之前，主控制器将再次将保存在数据缓冲器中的LP的数据、MP的数据和UP的数据重新发送到闪存存储器件。在第二种方法中，主控制器没有数据缓冲区。相反，主控制器向闪存存储器件发出读取命令和页缓冲器移动命令。根据读取命令，闪存存储器件将执行感测操作以读出在第一编程遍中已被编程到闪存存储器阵列的信息(即，LP的数据、MP的数据和UP的数据)。然后，根据页缓冲器移动命令将LP的数据、MP的数据和UP的数据移动到闪存存储器件的内部寄存器，并等待在第二编程遍中被编程。
在第一种方法中，主控制器和闪存存储器件之间的接口的吞吐量不是那么高效，因为LP的数据、MP的数据和UP的数据通过接口重复传输。在第二种方法中，读取命令将在存储单元上引入一系列断电、上电和恢复操作，从而降低闪存存储器件的读取性能。因此，需要提供解决上述问题的解决方案。
发明内容
考虑到这一点，本发明的一个目的是提供具有预读取特征的两遍编程。本发明引入了由闪存存储器件自身执行的预读取操作。在第二编程遍之前执行这种预读取操作，从而恢复在第一编程遍中已被编程到存储单元中的数据，使得主控制器在第二编程遍之前不需要向闪存存储器件重新发送数据或读取命令和页缓冲器移动命令。
根据一个实施例，提供了一种闪存存储器件。所述闪存存储器件包括：闪存存储器阵列；以及控制逻辑单元。控制逻辑单元耦合到闪存存储器阵列，并且被布置为：在第一编程遍中根据至少一个第一页的数据对闪存存储器阵列的多个存储单元进行编程；感测在第一编程遍中被编程的存储单元的状态以获得至少一个第一页的数据，并且在第二编程遍之前将至少一个第一页的数据保存在闪存存储器件内的第一寄存器电路中；以及在第二编程遍中根据至少一个第一页的数据和第二页的数据对存储单元进行编程。
根据一个实施例，提供了一种用于在闪存存储器件中执行两遍编程的方法。闪存存储器件具有闪存存储器阵列和控制逻辑单元。所述方法包括：在第一编程遍中根据至少一个第一页的数据对闪存存储器阵列的多个存储单元进行编程；感测在第一编程遍中被编程的存储单元的状态以获得至少一个第一页的数据，并且在第二编程遍之前将所述至少一个第一页的数据保存在闪存存储器件内的第一寄存器电路中；以及在第二编程遍中根据至少一个第一页的数据和第二页的数据对存储单元进行编程。
在阅读了在各图表和绘图中示出的优选实施例的以下具体实施方式之后，本发明的这些和其他目的无疑将对本领域普通技术人员变得显而易见。
附图说明
图1是示出根据本发明的一个实施例的闪存存储器件的框图。
图2是示出根据本发明的一个实施例的闪存存储器阵列的详细图。
图3是示出根据本发明的一个实施例的页缓冲器的框图的框图。
图4是示出根据本发明的一个实施例的具有预读取特征的两遍编程的流程图。
图5是示出根据本发明的一个实施例的在有或没有预读取操作的情况下执行多遍编程之间的差异的时序图。
图6是示出本发明的闪存存储器件如何在模拟时间期间隐藏缓冲器移动操作的图。
图7是示出读取窗口预算(RWB)损失的图。
具体实施方式
尽管讨论了具体的配置和布置，但应该理解，这仅出于说明性目的而进行。相关领域的技术人员将认识到，可以使用其他配置和布置而不脱离本公开的精神和范围。对于相关领域的技术人员显而易见的是，本公开还可以用于各种其他应用中。
应注意，说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。而且，这种短语不一定指的是同一实施例。此外，当结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。
通常，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的，术语“一个或多个”可以用于描述单数意义的任何特征、结构或特性，或者可以用于描述负数意义上的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”之类的术语同样可以被理解为传达单数使用或传达复数使用。另外，可以将术语“基于”理解为未必旨在传达排他性的一组因素，并且相反可以允许存在未必明确描述的额外因素，其同样至少部分地取决于上下文。
图1示出了根据本发明的一个实施例的闪存存储器件100的框图。闪存存储器件100由主控制器10通过接口20控制。主控制器10可操作用于通过经由接口20发送命令和/或数据来控制闪存存储器件100的读取、编程、擦除操作。闪存存储器件100包括控制逻辑单元130、页缓冲器150和闪存存储器阵列170。
根据本发明的一个实施例，闪存存储器阵列170可以包括多个闪存存储单元172，其以阵列布置的方式被部署，如图2所示。每个存储单元172可以包括具有浮置栅极的晶体管，该浮置栅极存储指示由存储单元172存储的一个或多个位值的电荷。存储单元172以多个串联串174的形式耦合，其中存储单元202的漏极均耦合到另一个存储单元172的源极。请注意，为简洁起见，这里省略了选择栅极、感测电路和地址解码器、驱动电路和其他支持逻辑单元/电路。
闪存存储器阵列170包括字线WL0-WLN。字线WL0-WLN中的每个可以连接到闪存存储器阵列170的一行的每个存储单元172的控制栅极，并用于偏置该行中的存储单元172的控制栅极。闪存存储器阵列170包括位线BL0-BLK。位线BL0-BLK中的每个耦合到串联串174并耦合到页缓冲器150。感测电路(未示出)由控制逻辑单元130控制，以通过感测特定位线174上的电压或电流来检测每个存储单元172的状态。
根据各种实施例，可以根据单电平单元(SLC)、多电平单元(MLC)、三电平单元(TLC)、四电平单元(QLC)或其他编码方案对每个存储单元172进行编程。存储单元172的阈值电压的电平指示存储在其中的数据。在优选实施例中，存储单元172旨在被编程为具有QLC分布。控制逻辑单元130可操作用于通过向字线WL0-WLN施加特定电压来对闪存存储器阵列170中的一个或多个存储单元172中的数据进行编程或者读取存储在闪存存储器阵列170中的一个或多个存储单元172中的数据。典型地，要编程或从存储单元172读取的数据将被放置在页缓冲器150的第二寄存器电路154中的一个寄存器CR1中，如图3所示。要编程的数据在通过控制逻辑单元130编程到闪存存储器阵列170之前将被放置在第二寄存器电路154中的高速缓冲寄存器CR1中。另一方面，通过控制逻辑单元130从闪存存储器阵列170读出的数据将被放置在第二寄存器电路154中的一个寄存器CR1中，然后返回到主控制器10。
图4示出了根据本发明的一个实施例的关于具有预读取操作的两遍编程的流程图。
在步骤310，主控制器10通过接口20将编程命令以及LP的数据、MP的数据和UP的数据发送到闪存存储器件100以用于第一编程遍。因此，闪存存储器件100的控制逻辑单元130被配置为根据编程命令以及LP的数据、MP的数据和UP的数据对其字线被选择的闪存存储器阵列170的存储单元172进行编程。作为子序列，可以在已编程的存储单元172中获得TLC分布，其中TLC分布可以在2-3-2灰度编码方案下。
在步骤320，执行预读取操作。在LP的数据之后，MP的数据和UP的数据被编程到其字线被选择的存储单元172中，控制逻辑单元130可操作用于自动地(即，没有来自主控制器10的读取命令)执行预读取操作以感测在第一编程遍中被编程的存储单元172的信息存储状态，其分别表示LP的数据、MP的数据和UP的数据。随后，将LP的数据、MP的数据和UP的数据直接感测到如图3所示的页缓冲器150的第一寄存器电路152。在优选实施例中，第一寄存器电路152包括三个内部寄存器IR1、IR2和IR3，它们分别用于存储通过预读取操作从已编程的存储单元172中感测到的LP的数据、MP的数据和UP的数据。
在步骤330，主控制器20将额外页(XP)的数据发送到控制逻辑单元130以实施第二编程遍。因此，控制逻辑单元130被配置为根据保存在第一寄存器电路152中的内部寄存器IR1-IR3中的LP的数据、MP的数据和UP的数据来对存储单元172进行编程，以及根据主控制器10发送的XP的数据来对存储单元172进行编程。结果，可以在已编程的存储单元172中获得QLC分布。
图5示出了关于在有或没有预读取操作的情况下执行两遍编程的时序图。
上部的时序图示出了常规闪存存储器件如何操作以在没有预读取操作的情况下实施两遍编程。可以看出，在第一编程遍之后，闪存存储器阵列将处于忙碌状态，因为闪存存储器阵列需要再次从主控制器接收LP的数据、MP的数据和UP的数据，或者接收正常读取命令以读取LP的数据、MP的数据和UP的数据，以便实施第二编程遍。
下部的时序图示出了本发明的闪存存储器件100如何操作以在有预读取操作的情况下实施两遍编程。与常规技术相比，在第一编程遍之后，控制逻辑单元130确实需要从主控制器20接收LP的数据、MP的数据和UP的数据以实施第二编程遍，因为控制逻辑单元130已经执行了预读取操作以将所接收并编程的LP的数据、MP的数据和UP的数据恢复到第一寄存器电路152中的内部寄存器中。
图6是示出当利用多斜坡感测技术感测存储单元172的信息存储状态时施加到所选字线的电压电平的图。字线电压Vrd被供应到字线WL0-WLN中的一个选定字线。如图所示，字线电压Vrd逐渐增加以达到7个不同的电平r1-r7，以便感测关于在第一编程遍中在存储单元172中被编程的MLC分布的8个可能的信息存储状态。
对于LP的数据的感测操作，使用字线电压Vrd的电压电平r1和r5。当达到电压电平r1或r5时，存储单元172的所感测的信息存储状态将被直接加载并锁存到内部寄存器IR1中。对于MP的数据的感测操作，可以使用字线电压Vrd的电压电平r2、r4和r6。当达到电压电平r2、r4和r6时，存储单元172的所感测的信息存储状态将被直接加载并锁存到内部寄存器IR2中。对于UP数据的感测操作，使用字线电压Vrd的电压电平r3和r7。当达到电压电平r3或r7时，存储单元172的所感测的信息存储状态将被直接加载并锁存到内部寄存器IR3中。
一旦获得关于在电压电平r1处感测到的LP的数据的感测信息，在电压电平r5处再次感测到LP的数据之前，将该感测信息直接加载到第一寄存器电路152的内部寄存器IR1。一旦获得关于在电压电平r2处感测到的MP的数据的感测信息，在电压电平r4处再次感测到MP的数据之前，将该感测信息直接加载到第一寄存器电路152的内部寄存器IR2。一旦获得了关于在电压电平r3处感测到的UP的数据的感测信息，在电压电平r7处再次感测到UP的数据之前，将该感测信息直接加载到第一寄存器电路152的内部寄存器IR3。因此，页缓冲器150内的页缓冲器移动操作可以在模拟时间(即，字线电压Vrd在不同电平之间增加的时间)期间被隐藏。
此外，本发明利用多斜坡感测技术来实施如图6所示的预读取操作。即，所选字线上的字线电压Vrd逐步增加，直到达到最高电压电平r7。与在常规设计中执行的正常读取操作相比，本发明不需要为了读出LP的数据、MP的数据和UP的数据而对在第一编程遍中已经被编程的存储单元172执行一系列操作，即，上电、断电和恢复操作。因此，由本发明执行的预读取操作将比在常规设计中采用的正常读取操作更快。此外，正常读取操作典型地依赖于在感测存储单元的存储状态时的粗搜索和细搜索，以便防止由接地反弹引起的读取窗口预算(RWB)损失。为了更好的理解请参考图7。图7示出了根据2-3-2灰度编码方案的QLC分布。在正常读取操作中，它依赖于粗搜索和细搜索以在特定字线电压电平下感测存储单元的信息存储状态ER和P1-P7。例如，当读取较低页(LP)的数据时，需要执行粗搜索和细搜索以将信息存储状态P5-P7与P1-P4区分开(即，在字线电压电平r5)。然后，需要执行细搜索以将信息存储状态ER与P1-P4区分开。为了读取较高页(UP)的数据，需要执行粗搜索和细搜索以将信息存储状态ER和P1-P2与P3-P7区分开(即，在字线电压电平r3)。然后，需要执行粗搜索和细搜索以将信息存储状态P3-P6与P7区分开(即，在字线电压电平r7)。正常读取操作依赖于粗搜索的原因是正常读取操作涉及对超过4K条位线放电。因此，有必要在感测存储单元的存储状态时执行粗搜索以减少由于接地反弹引起的RWB损失。然而，在本发明中，当应用多斜坡感测技术时，在每个字电压电平仅对2K条位线放电以读取16K页的数据。因此，粗搜索不用于感测存储单元的状态。由于在正常读取操作中执行粗搜索，因此花费比本发明的预读取操作更多的时间并且具有相对差的性能。
另外，与常规技术相比，本发明的预读取操作仍然具有一些优点。在上述常规技术的第一种方法中，主控制器在第二编程遍之前将LP的数据、MP的数据、UP的数据重新发送到闪存存储器件，当将LP的数据、MP的数据、UP的数据从高速缓冲寄存器移动到内部寄存器时，高速缓存将进入忙碌状态。例如，在第二编程遍之前，LP的数据将被从主控制器发送到闪存存储器件并存储在高速缓冲寄存器中。然后，LP的数据稍后将被从高速缓冲寄存器移动到内部寄存器，这使得高速缓冲处于忙碌状态(也可以从图5的上部的时序图中看出)。类似地，MP的数据/UP的数据也将在第二编程遍之前被从主控制器发送到闪存存储器件并被存储在高速缓冲存储器寄存器中。当MP的数据/UP的数据被从高速缓冲寄存器移动到内部寄存器时，高速缓冲寄存器将再次处于忙碌状态。因此，在常规技术的第一种方法中，高速缓冲具有明显较长的忙碌时间(从图5的上部的时序图也可以看出)。
在第二种方法中，主控制器向闪存存储器件发出读取命令和页缓冲器移动命令，以在第二编程遍之前恢复LP的数据、MP的数据和UP的数据。每次闪存存储器件根据读取命令执行读取操作时，首先将感测数据锁存在高速缓冲寄存器中。然后，主控制器向闪存存储器件发出页缓冲器移动命令，从而将感测数据从高速缓冲寄存器移动到内部寄存器。例如，主控制器发出读取命令以感测已经在闪存存储器阵列中编程的LP的数据。因此，所感测的LP的数据将被锁存在高速缓冲寄存器中，并且稍后主控制器将发出页缓冲器移动命令以将所感测的LP的数据从高速缓冲寄存器移动到内部寄存器，这导致高速缓存处于忙碌状态(从图5的上部的时序图可以看出)。类似地，主控制器还发出读取命令以感测已经在闪存存储器阵列中编程的MP的数据/UP的数据。因此，所感测到的MP的数据/UP的数据将被锁存在高速缓冲寄存器中，并且稍后主控制器将发出页缓冲器移动命令，以将所感测的MP的数据/UP的数据从高速缓冲寄存器移动到内部寄存器，这也导致高速缓存处于忙碌状态。因此，在常规技术的第二种方法中，高速缓存仍然具有明显较长的忙碌时间(从图5的上部的时序图可以看出)。
与常规技术中的上述方法相反，本发明的预读取操作允许直接将LP的数据、MP的数据和UP的数据感测到页缓冲器150的内部寄存器IR1-IR3。因此，与常规技术中的上述方法相比，可以节省页缓冲器移动操作并且页缓冲器150的高速缓存将具有明显较短的忙碌时间(从图5的下部的时序图也可以看出)。
总之，与常规技术中使用的主控制器需要再次发送已经在第一编程遍中被编程的信息的第一种方法相比，本发明节省了主控制器为保存所发送的数据而需要的外部存储缓冲器，并提高了吞吐效率。与常规技术中使用的主控制器需要发送读取命令和页缓冲器移动命令以感测已经在第一编程遍中被编程的数据的第二种方法相比，本发明缩短了通过正常读取操作从存储单元感测已编程的数据所需的时间。因此，本发明显著提高了闪存存储器件的两遍编程的效率和性能。
本领域技术人员将容易地观察到，可以在保持本发明的教导的同时对装置和方法进行多种修改和更改。因此，上述公开内容应被解释为仅受所附权利要求的边界和界限的限制。

Claims (12)

1.一种闪存存储器件，包括：
闪存存储器阵列；
控制逻辑单元，其耦合到所述闪存存储器阵列，并且被布置为：
在第一编程遍中根据至少一个第一页的数据对所述闪存存储器阵列的多个存储单元进行编程；
感测在所述第一编程遍中被编程的所述存储单元的状态以获得所述至少一个第一页的数据，并且在第二编程遍之前将所述至少一个第一页的数据保存在所述闪存存储器件内的第一寄存器电路中；以及
在所述第二编程遍中根据所述至少一个第一页的数据和第二页的数据对所述存储单元进行编程。
2.根据权利要求1所述的闪存存储器件，其中，所述控制逻辑单元被配置为在所述第一编程遍中根据较低页的数据、中间页的数据和较高页的数据对所述存储单元进行编程。
3.根据权利要求2所述的闪存存储器件，其中，所述控制逻辑单元被配置为从在所述第一编程遍中被编程的所述存储单元感测所述较低页的数据、所述中间页的数据和所述较高页的数据，并且在所述第二编程遍之前将所述较低页的数据、所述中间页的数据和所述较高页的数据保存在所述第一寄存器电路中。
4.根据权利要求3所述的闪存存储器件，其中，在所述第二编程遍中，所述控制逻辑单元被配置为根据在所述第一寄存器电路中保存的所述较低页的数据、所述中间页的数据和所述较高页的数据对所述存储单元进行编程，并且根据从主控制器发送的额外页的数据对所述存储单元进行编程。
5.根据权利要求3所述的闪存存储器件，其中，所述闪存存储器件具有第二寄存器电路，并且在所述第一编程遍之前，所述闪存存储器件从主控制器接收所述至少一个第一页的数据并将所述至少一个第一页的数据存储到所述第二寄存器电路；并且在所述第二编程遍之前，所述闪存存储器件获得从所述存储单元感测的所述至少一个第一页的数据，并将所感测的至少一个第一页的数据直接存储到所述第一寄存器电路。
6.根据权利要求3所述的闪存存储器件，其中，所述控制逻辑单元被配置为以多斜坡感测方式从在所述第一编程遍中被编程的所述存储单元感测所述较低页的数据、所述中间页的数据和所述较高页的数据。
7.一种用于在具有闪存存储器阵列和控制逻辑单元的闪存存储器件中执行两遍编程的方法，所述方法包括：
在第一编程遍中根据至少一个第一页的数据对所述闪存存储器阵列的多个存储单元进行编程；
感测在所述第一编程遍中被编程的所述存储单元以获得所述至少一个第一页的数据，并且在第二编程遍之前将所述至少一个第一页的数据保存在所述闪存存储器件内的第一寄存器电路中；以及
在所述第二编程遍中根据所述至少一个第一页的数据和第二页的数据对所述存储单元进行编程。
8.根据权利要求7所述的方法，其中，在所述第一编程遍中根据所述至少一个第一页的数据对所述存储单元进行编程的步骤包括：
在所述第一编程遍中根据较低页的数据、中间页的数据和较高页的数据对所述存储单元进行编程。
9.根据权利要求8所述的方法，其中，感测所述存储单元并在所述第二编程遍之前保存所述至少一个第一页的数据的步骤包括：
从在所述第一编程遍中被编程的所述存储单元感测所述较低页的数据、所述中间页的数据和所述较高页的数据；以及
在所述第二编程遍之前，将所述较低页的数据、所述中间页的数据和所述较高页的数据保存在所述第一寄存器电路中。
10.根据权利要求9所述的方法，其中，在所述第二编程遍中根据所述至少一个第一页的数据和所述第二页的数据对所述存储单元进行编程的步骤包括：
在所述第二编程遍中，根据保存在所述第一寄存器电路中的所述较低页的数据、所述中间页的数据和所述较高页的数据对所述存储单元进行编程；以及
根据从主控制器发送的额外页的数据对所述存储单元进行编程。
11.根据权利要求9所述的方法，其中，所述闪存存储器件具有第二寄存器电路，并且所述方法还包括：
在所述第一编程遍之前，从主控制器接收所述至少一个第一页的数据，并且将所述至少一个第一页的数据存储到所述第二寄存器电路；以及
在所述第二编程遍之前，获得从所述存储单元感测的所述至少一个第一页的数据，并且将所感测的至少一个第一页的数据直接存储到所述第一寄存器电路。
12.根据权利要求9所述的方法，其中，感测所述较低页的数据、所述中间页的数据和所述较高页的数据的步骤包括：
以多斜坡感测方式感测在所述第一编程遍中被编程的所述较低页的数据、所述中间页的数据和所述较高页的数据。
CN201880002834.2A 2018-12-10 2018-12-10 用于闪存存储器的多遍编程的预读取技术 Active CN109690683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210774226.1A CN115171758A (zh) 2018-12-10 2018-12-10 用于闪存存储器的多遍编程的预读取技术

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/120030 WO2020118481A1 (en) 2018-12-10 2018-12-10 Pre-read technique for multi-pass programming of flash memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210774226.1A Division CN115171758A (zh) 2018-12-10 2018-12-10 用于闪存存储器的多遍编程的预读取技术

Publications (2)

Publication Number Publication Date
CN109690683A true CN109690683A (zh) 2019-04-26
CN109690683B CN109690683B (zh) 2022-07-29

Family

ID=66190489

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210774226.1A Pending CN115171758A (zh) 2018-12-10 2018-12-10 用于闪存存储器的多遍编程的预读取技术
CN201880002834.2A Active CN109690683B (zh) 2018-12-10 2018-12-10 用于闪存存储器的多遍编程的预读取技术

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210774226.1A Pending CN115171758A (zh) 2018-12-10 2018-12-10 用于闪存存储器的多遍编程的预读取技术

Country Status (7)

Country Link
US (1) US10650896B1 (zh)
EP (1) EP3867905A4 (zh)
JP (1) JP2022510720A (zh)
KR (1) KR20210087540A (zh)
CN (2) CN115171758A (zh)
TW (1) TWI705447B (zh)
WO (1) WO2020118481A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259148A (zh) * 2020-10-28 2021-01-22 长江存储科技有限责任公司 存储装置及其读取方法
CN113228184A (zh) * 2021-03-30 2021-08-06 长江存储科技有限责任公司 存储器件及其多遍编程操作

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11507303B2 (en) 2021-04-21 2022-11-22 Western Digital Technologies, Inc. User controlled data-in for lower and middle page in MLC-fine QLC memories
US20230386583A1 (en) * 2022-05-24 2023-11-30 Micron Technology, Inc. Adaptive porogramming delay scheme in a memory sub-system
US12027210B2 (en) * 2022-05-24 2024-07-02 Micron Technology, Inc. Programming delay scheme for a memory sub-system based on memory reliability

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658329A (zh) * 2004-02-19 2005-08-24 恩益禧电子股份有限公司 非易失半导体存储设备以及在其中编程的方法
CN102087878A (zh) * 2009-12-03 2011-06-08 三星电子株式会社 闪速存储器件及其编程方法
WO2012009812A1 (en) * 2010-07-21 2012-01-26 Mosaid Technologies Incorporated Multipage program scheme for flash memory
CN105679364A (zh) * 2014-12-08 2016-06-15 桑迪士克技术有限公司 具有软解码优化的可重写多比特非易失性存储器
US9703494B1 (en) * 2016-09-26 2017-07-11 Intel Corporation Method and apparatus for protecting lower page data during programming in NAND flash
WO2018063901A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Method and apparatus for initiating pre-read operation before completion of data load operation
CN108140407A (zh) * 2015-08-11 2018-06-08 桑迪士克科技有限责任公司 用于读取数据存储设备的软比特技术

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189378B2 (en) * 2006-09-27 2012-05-29 Sandisk Technologies Inc. Reducing program disturb in non-volatile storage
US7489547B2 (en) 2006-12-29 2009-02-10 Sandisk Corporation Method of NAND flash memory cell array with adaptive memory state partitioning
US8248850B2 (en) * 2010-01-28 2012-08-21 Sandisk Technologies Inc. Data recovery for non-volatile memory based on count of data state-specific fails
US8634239B2 (en) * 2011-12-28 2014-01-21 Sandisk Technologies Inc. Hybrid multi-level cell programming sequences
KR102187521B1 (ko) * 2014-01-28 2020-12-08 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
US9910594B2 (en) 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
JP2017224370A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10289313B2 (en) * 2016-06-28 2019-05-14 Intel Corporation Method and apparatus for improving sequential reading in NAND flash
US10593398B2 (en) * 2016-09-13 2020-03-17 Toshiba Memory Corporation Semiconductor storage device including a controller configured to execute a first write and a second write
KR20190111608A (ko) * 2018-03-23 2019-10-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658329A (zh) * 2004-02-19 2005-08-24 恩益禧电子股份有限公司 非易失半导体存储设备以及在其中编程的方法
CN102087878A (zh) * 2009-12-03 2011-06-08 三星电子株式会社 闪速存储器件及其编程方法
WO2012009812A1 (en) * 2010-07-21 2012-01-26 Mosaid Technologies Incorporated Multipage program scheme for flash memory
CN103155044A (zh) * 2010-07-21 2013-06-12 莫塞德技术公司 用于闪速存储器的多页编程方案
CN105679364A (zh) * 2014-12-08 2016-06-15 桑迪士克技术有限公司 具有软解码优化的可重写多比特非易失性存储器
CN108140407A (zh) * 2015-08-11 2018-06-08 桑迪士克科技有限责任公司 用于读取数据存储设备的软比特技术
US9703494B1 (en) * 2016-09-26 2017-07-11 Intel Corporation Method and apparatus for protecting lower page data during programming in NAND flash
WO2018063901A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Method and apparatus for initiating pre-read operation before completion of data load operation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259148A (zh) * 2020-10-28 2021-01-22 长江存储科技有限责任公司 存储装置及其读取方法
CN112259148B (zh) * 2020-10-28 2022-07-26 长江存储科技有限责任公司 存储装置及其读取方法
CN113228184A (zh) * 2021-03-30 2021-08-06 长江存储科技有限责任公司 存储器件及其多遍编程操作
CN113228184B (zh) * 2021-03-30 2023-10-20 长江存储科技有限责任公司 存储器件及其多遍编程操作

Also Published As

Publication number Publication date
TW202022875A (zh) 2020-06-16
KR20210087540A (ko) 2021-07-12
CN115171758A (zh) 2022-10-11
JP2022510720A (ja) 2022-01-27
EP3867905A1 (en) 2021-08-25
WO2020118481A1 (en) 2020-06-18
TWI705447B (zh) 2020-09-21
EP3867905A4 (en) 2022-05-18
CN109690683B (zh) 2022-07-29
US10650896B1 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
CN109690683A (zh) 用于闪存存储器的多遍编程的预读取技术
US8169830B2 (en) Sensing for all bit line architecture in a memory device
JP4892552B2 (ja) 不揮発性メモリの読み出し動作中の電流補償
US7876618B2 (en) Non-volatile memory with reduced leakage current for unselected blocks and method for operating same
TWI457938B (zh) 記憶體扭曲之檢測
US8693251B2 (en) Processors for programming multilevel-cell NAND memory devices
US8125828B2 (en) Page buffer circuit with reduced size and methods for reading and programming data with the same
CN105988729B (zh) 存储***
US20060083065A1 (en) NAND flash memory and blank page search method therefor
WO2007133645A2 (en) Nand architecture memory devices and operation
KR20140112349A (ko) 비휘발성 메모리의 리텐션 로직
CN105006251B (zh) Nand型闪存及其程序化方法
CN110322918A (zh) 存储器件和操作该存储器件的方法
US8295098B2 (en) Local sensing in a memory device
US9159373B2 (en) Enhanced block copy
US9305656B2 (en) Methods applying a non-zero voltage differential across a memory cell not involved in an access operation
US20150194220A1 (en) Semiconductor device and memory system including the same
CN111128285B (zh) 半导体存储装置
US11922993B2 (en) Read-time overhead and power optimizations with command queues in memory device
WO2009120691A1 (en) Random access memory with cmos-compatible nonvolatile storage element
US10714190B2 (en) Page buffer circuit and nonvolatile storage device
KR20070069348A (ko) 개선된 프로그램 동작 성능을 가지는 플래쉬 메모리 소자의페이지 버퍼 및 그것의 프로그램 동작 제어 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant