CN110322918A - 存储器件和操作该存储器件的方法 - Google Patents

存储器件和操作该存储器件的方法 Download PDF

Info

Publication number
CN110322918A
CN110322918A CN201811508554.7A CN201811508554A CN110322918A CN 110322918 A CN110322918 A CN 110322918A CN 201811508554 A CN201811508554 A CN 201811508554A CN 110322918 A CN110322918 A CN 110322918A
Authority
CN
China
Prior art keywords
selection transistor
threshold voltage
memory block
memory device
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811508554.7A
Other languages
English (en)
Other versions
CN110322918B (zh
Inventor
许民虎
金东眩
朴郑勋
郑然镐
河承柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110322918A publication Critical patent/CN110322918A/zh
Application granted granted Critical
Publication of CN110322918B publication Critical patent/CN110322918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本文提供了存储器件和操作该存储器件的方法。该存储器件可以包括：一个或更多个存储块；一个或更多个***电路，所述一个或更多个***电路被配置为对选择的存储块执行擦除操作和阈值电压分布扫描操作；以及控制逻辑，所述控制逻辑被配置为控制所述一个或更多个***电路，并且基于所述阈值电压分布扫描操作的结果来确定所选择的存储块是正常存储块还是缺陷存储块。

Description

存储器件和操作该存储器件的方法
技术领域
本公开的各实施方式总体上涉及存储器件和操作该存储器件的方法，并且更具体地，涉及可以高效地管理缺陷存储块的存储器件以及操作该存储器件的方法。
背景技术
最近，用于计算机环境的范例已转换为无所不在的计算，使得计算机***可以随时随地使用。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子设备的使用迅速增加。通常，这种便携式电子设备使用采用存储器件的存储***，换言之，使用数据储存装置。数据储存装置用作便携式电子设备的主要存储装置或辅助存储装置。
使用存储器件的数据储存装置的优点在于，由于没有机械驱动部件，因此稳定性和耐用性优异，信息访问速度非常高，并且功耗低。作为具有这些优点的存储***的示例的数据储存装置包括通用串行总线(USB)存储器件、具有各种接口的存储卡、固态硬盘(SSD)等。
发明内容
本公开的实施方式可以提供一种存储器件。该存储器件可以包括：一个或更多个存储块；一个或更多个***电路，所述一个或更多个***电路被配置为对选择的存储块执行擦除操作和阈值电压分布扫描操作；以及控制逻辑，所述控制逻辑被配置为控制所述一个或更多个***电路，并且基于所述阈值电压分布扫描操作的结果来确定所选择的存储块是正常存储块还是缺陷存储块。
本公开的实施方式可以提供一种存储器件。该存储器件可以包括：一个或更多个存储块；一个或更多个***电路，所述一个或更多个***电路被配置为对选择的存储块执行擦除操作，并且对包括在所选择的存储块中的一个或更多个选择晶体管执行阈值电压分布扫描操作；以及控制逻辑，所述控制逻辑被配置为控制所述一个或更多个***电路，并且基于所述阈值电压分布扫描操作的结果来确定所选择的存储块是正常存储块还是缺陷存储块。
本公开的实施方式可以提供一种操作存储器件的方法。该方法可以包括以下步骤：对选择的存储块执行擦除操作；监测包括在所选择的存储块中的一个或更多个选择晶体管的阈值电压分布；以及基于监测的结果来确定所选择的存储块是缺陷存储块还是正常存储块。
附图说明
图1是例示根据本公开的一个实施方式的存储***的图。
图2是例示图1的存储器件的图。
图3是例示图2的存储块的图。
图4是例示具有3D结构的存储块的一个示例的图。
图5是例示具有3D结构的存储块的一个示例的图。
图6是例示根据本公开的一个实施方式的操作存储***的方法的流程图。
图7是例示根据本公开的一个实施方式的选择晶体管的阈值电压分布的图。
图8是例示存储***的一个实施方式的图。
图9是例示存储***的一个实施方式的图。
图10是例示存储***的一个实施方式的图。
图11是例示存储***的一个实施方式的图。
具体实施方式
引入本说明书或本申请的本公开的实施方式中的具体结构或功能描述仅用于描述本公开的实施方式。该描述不应被解释为限于说明书或申请中描述的实施方式。
本公开可以被实施为许多不同形式，并且不应被解释为仅限于本文阐述的实施方式，而应被解释为覆盖落入本公开的构思和技术范围内的修改、等同物或替代物。然而，这并不意在将本公开限制为特定的实施模式，并且将理解的是，在不偏离本公开的精神和技术范围的情况下，所有修改、等同物和替代物都被包含在本公开中。
将理解，虽然本文可能使用术语“第一”和/或“第二”来描述各元件，但这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一元件。例如，在不脱离本公开的教导的情况下，下文讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
将理解，当一个元件被称为“联接(coupled)”或“连接(connected)”到另一个元件时，该元件可以直接联接或连接到另一个元件，或者在它们之间可以存在中间元件。相反，应理解，当一个元件被称为“直接联接”或“直接连接”到另一个元件时，不存在中间元件。说明元件之间的关系的其它表述，例如“在……之间”、“直接在……之间”、“与……相邻”或“与……直接相邻”应以相同的方式解释。
本文使用的术语仅出于描述特定实施方式的目的，而不意在进行限制。在本公开中，除非上下文另有明确说明，否则单数形式也意在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”、“包含”、“具有”等时，表示存在所述特征、数值、步骤、操作、元件、组件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数值、步骤、操作、元件、组件和/或它们的组合。
除非另有说明，否则本文使用的包括技术术语和科学术语的所有术语具有与本领域普通技术人员所通常理解的含义相同的含义。还将理解，除非本文另有明确说明，否则本文使用的术语应当被解释为具有与其在本说明书和现有技术的背景中的含义相一致的含义，并且不应被解释为理想化或过于形式化的含义。
将省略对本领域技术人员公知的功能和结构的详细描述，以避免使本公开的主题模糊不清。这旨在省略不必要的描述，以便使本公开的主旨清楚。
参照附图描述了本公开的实施方式以便详细地描述本公开，使得本公开所属技术领域的普通技术人员能够容易地实施本公开。
本公开的各种实施方式可以涉及存储器件和操作该存储器件的方法，所述存储器件可以通过监测包括在存储器件中的选择晶体管的阈值电压分布来确定缺陷存储块。
图1是例示根据本公开的一个实施方式的存储***的图。
参照图1，存储***1000可以包含存储数据的存储器件1100以及在主机2000的控制下控制存储器件1100的存储控制器1200。
主机2000能够使用诸如外设部件高速互连(Peripheral ComponentInterconnect-Express,PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)的接口协议与存储***1000通信。另外，主机2000和存储***1000之间的接口协议不限于上述示例，并且可以是诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)和集成驱动电子(IDE)接口协议的各种协议中的一种。
存储控制器1200可以控制存储***1000的整体操作，并且可以控制主机2000和存储器件1100之间的数据交换。例如，存储控制器1200通过响应于从主机2000接收的编程命令、读取命令或擦除命令控制存储器件1100而可以对数据进行编程、读取数据或擦除被编程的数据。例如，当从主机2000接收到编程命令、读取命令或擦除命令时，存储控制器1200可以生成与每个命令对应的内部命令，并且可以将内部命令输出到存储器件1100。存储器件1100可以响应于内部命令执行编程操作、读取操作或擦除操作。此外，当从主机2000接收到擦除命令时，存储控制器1200可以控制存储器件1100，使得在响应于擦除命令而对所选择的存储器件1100的存储块中所包括的存储器单元进行擦除之后，监测在所选择的存储块中所包括的选择晶体管的阈值电压分布。存储控制器1200可以包括缺陷存储块管理单元1210，该缺陷存储块管理单元1210基于监测选择晶体管的阈值电压分布的结果来确定和管理每个存储块是正常存储块还是缺陷存储块。例如，当在块中选择晶体管的阈值电压分布落在正常范围以外时，可以将该块确定为缺陷存储块。被确定为缺陷存储块的存储块可以作为坏存储块来处理。在一些实施方式中，选择晶体管可以包括一个或更多个漏极选择晶体管和/或源极选择晶体管。在其他实施方式中，选择晶体管可以包括漏极选择晶体管、源极选择晶体管和/或管式晶体管。
存储器件1100可以在存储控制器1200的控制下执行编程操作、读取操作或擦除操作。在实施方式中，存储器件1100可以包括双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功耗双倍数据速率***(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功耗DDR(LPDDR)SDRAM、兰巴斯DRAM(RDRAM)或闪存等。
在本公开的实施方式中，尽管缺陷存储块管理单元1210被例示和描述为包括在存储控制器1200中，但是它可以被构造包括在存储器件1100中。
图2是例示图1的存储器件的图。
参照图2，存储器件1100可以包括存储数据的存储器单元阵列100。存储器件1100还可以包括***电路200，该***电路200执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出存储的数据的读取操作以及用于擦除存储的数据的擦除操作。存储器件1100可包括控制逻辑300，该控制逻辑300在存储控制器(例如，图1的1200)的控制下控制***电路200。在实施方式中，控制逻辑300可以利用软件、硬件或它们的任意组合来实现。
存储器单元阵列100可以包括多个存储块MB1至MBk 110(其中，k是正整数)。局部线路LL和位线BL1至BLn(其中，n是正整数)可以联接到存储块MB1至MBk110中的每一个。例如，局部线路LL可以包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多条字线。此外，局部线路LL可以包括布置在第一选择线和字线之间以及布置在第二选择线和字线之间的虚拟线。这里，第一选择线可以是源极选择线，第二选择线可以是漏极选择线。例如，局部线路LL可以包括字线、漏极选择线和源极选择线以及源极线。例如，局部线路LL还可以包括虚拟线。例如，局部线路LL还可以包括管线。局部线路LL可以分别联接到存储块MB1至MBk 110，并且位线BL1至BLn可以共同联接到存储块MB1至MBk 110。存储块MB1至MBk110可以实现为二维(2D)结构或三维(3D)结构。例如，具有2D结构的存储块110中的存储器单元可以水平地布置在基板上。例如，具有3D结构的存储块110中的存储器单元可以垂直堆叠在基板上。
***电路200可以在控制逻辑300的控制下对选择的存储块110执行编程操作、读取操作和擦除操作。此外，在控制逻辑300的控制下对选择的存储块110执行擦除操作之后，***电路200可以监测所选择的存储块110中所包括的选择晶体管和管式晶体管的阈值电压分布，并且可以将监测的结果输出到存储控制器(例如，图1的1200)。
例如，***电路200可以包括电压生成电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250、通过/失败检查电路260和源极线驱动器270。
电压生成电路210可以响应于操作信号OP_CMD而生成用于编程操作、读取操作和擦除操作以及用于监测管式晶体管和选择晶体管的阈值电压分布的操作的各种操作电压Vop。例如，电压生成电路210可以在控制逻辑300的控制下生成编程电压、验证电压、通过电压、读取电压、源极线电压等。
行解码器220可以响应于行地址RADD而将操作电压Vop传输到与所选择的存储块110联接的局部线路LL。
页缓冲器组230可以包括联接到位线BL1至BLn的多个页缓冲器PB1至PBn231。页缓冲器PB1至PBn 231可以响应于页缓冲器控制信号PBSIGNALS而操作。例如，页缓冲器PB1至PBn 231可以在编程操作期间临时地存储通过数据线DL接收的数据，然后根据临时存储的数据来控制位线BL1至BLn的电压电平，或者可以在读取操作或验证操作期间，感测位线BL1至BLn的电压或电流。此外，页缓冲器PB1至PBn 231可以在监测选择晶体管和管式晶体管的阈值电压分布的操作期间，感测位线BL1至BLn的电压或电流。
列解码器240可以响应于列地址CADD而在输入/输出电路250和页缓冲器组230之间传输数据。例如，列解码器240可以通过数据线DL与页缓冲器231交换数据，或者可以通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可以将从存储控制器(例如，图1的1200)接收到的内部命令CMD和地址ADD发送到控制逻辑300，或者可以与列解码器240交换数据。
通过/失败检查电路260可以在读取操作或验证操作期间，响应于使能位VRY_BIT<#>生成基准电流，并且可以通过将从页缓冲器组230接收到的感测电压VPB与基于基准电流而生成的基准电压进行比较从而输出通过信号PASS或失败信号FAIL。
源极线驱动器270可以通过源极线SL而联接到包括在存储器单元阵列100中的存储器单元，并且可以控制源极节点的电压。在一个示例中，源极线驱动器270在读取操作或验证操作期间可以将每个存储器单元的源极节点电联接到地节点。此外，源极线驱动器270可以在编程操作期间将地电压施加到每个存储器单元的源极节点。源极线驱动器270可以在擦除操作期间将擦除电压施加到每个存储器单元的源极节点。源极线驱动器270可以从控制逻辑300接收源极线控制信号CTRL_SL，并且可以响应于源极线控制信号CTRL_SL来控制源极节点的电压。
控制逻辑300可以通过响应于内部命令CMD和地址ADD输出操作信号OP_CMD、行地址RADD、页缓冲器控制信号PBSIGNALS和使能位VRY_BIT<#>来控制***电路200。另外，控制逻辑300可以响应于通过信号PASS或失败信号FAIL来确定验证操作已通过还是失败。
此外，当根据监测选择晶体管和管式晶体管的阈值电压分布的操作的结果发现选择晶体管和管式晶体管的阈值电压分布落在正常范围之外时，控制逻辑300可以控制***电路200，使得在对选择晶体管和管式晶体管进行擦除之后，对它们重新进行编程。另外，控制逻辑300可以控制***电路200，使得在对选择晶体管和管式晶体管进行重新编程(或再次编程)之后，重新监测(或再次监测)它们的阈值电压分布。
图3是例示图2的存储块的图。
参照图3，存储块110可以被构造为使得并行布置的多条字线联接在第一选择线和第二选择线之间。这里，第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。例如，存储块110可以包括联接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可以分别联接到串ST，并且源极线可以共同联接到串ST。由于串ST可以具有相同的构造，因此将通过示例的方式描述联接到第一位线BL1的串ST。
串ST可以包括源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST，它们串联连接在源极线SL和第一位线BL1之间。一个串ST可以包括一个或更多个源极选择晶体管SST和漏极选择晶体管DST，并且可以包括比图中所示的存储器单元F1至F16更多的存储器单元。
源极选择晶体管SST的源极可以联接到源极线SL，漏极选择晶体管DST的漏极可以联接到第一位线BL1。存储器单元F1至F16可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。包括在不同的串ST中的源极选择晶体管SST的栅极可以联接到源极选择线SSL，漏极选择晶体管DST的栅极可以联接到漏极选择线DSL，存储器单元F1至F16的栅极可以联接到多条字线WL1至WL16。在包括在不同的串ST中的存储器单元当中，联接到相同字线的一组存储器单元可以被称为“物理页PPG”。因此，可以在存储块110中包括与字线WL1至WL16的数量相同的多个物理页PPG。
一个存储器单元可以存储一位数据。这通常被称为“单级单元(SLC)”。在这种情况下，一个物理页PPG可以存储与一个逻辑页LPG对应的数据。与一个逻辑页LPG对应的数据可以包括与一个物理页PPG中所包括的单元数量相同的多个数据位。此外，一个存储器单元可以存储两个或更多个数据位。该单元通常被称为“多级单元(MLC)”。这里，一个物理页可以存储对应于两个或更多个逻辑页的数据。
上述源极选择晶体管SST和漏极选择晶体管DST可以被编程为具有一致的阈值电压，并且可以在诸如编程操作、读取操作和擦除操作的整体操作期间通过经由源极选择线SSL和漏极选择线DSL施加的操作电压而被导通或截止。因此，当源极选择晶体管SST和漏极选择晶体管DST的阈值电压不一致地减小或增大时，在导通操作或截止操作中可能发生错误。
图4是例示具有三维(3D)结构的存储块的示例的图。
参照图4，存储器单元阵列100可以包括多个存储块MB1至MBk 110。每个存储块110可以包括多个串ST11’至ST1m’和ST21’至ST2m’。串ST11’至ST1m’和ST21’至ST2m’中的每一个可以在垂直方向(例如，Z方向)上延伸。在存储块110中，m个串可以沿行方向(例如，X方向)布置。虽然，在图4中，两个串被例示为沿列方向(例如，Y方向)布置，但是本实施方式是为了便于描述而给出的，并且在其他实施方式中可以在列方向(例如，Y方向)上布置三个或更多个串。
串ST11’至ST1m’和ST21’至ST2m’中的每一个可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
每个串的源极选择晶体管SST可以联接在源极线SL和存储器单元MC1至MCn之间。布置在同一行中的源极选择晶体管可以联接到相同的源极选择线。布置在第一行中的串ST11’到ST1m’的源极选择晶体管可以联接到第一源极选择线SSL1。布置在第二行中的串ST21’至ST2m’的源极选择晶体管可以联接到第二源极选择线SSL2。在一个实施方式中，串ST11’至ST1m’和ST21’至ST2m’的源极选择晶体管可以共同联接到一条源极选择线。
在每个串中的第一存储器单元MC1至第n存储器单元MCn可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极可以分别联接至第一字线WL1至第n字线WLn。
在一个实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚拟存储器单元。当提供虚拟存储器单元时，可以稳定地控制相应串的电压或电流。从而，可以提高存储在存储块110中的数据的可靠性。
每个串的漏极选择晶体管DST可以联接在对应的位线与存储器单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可以联接到在行方向上延伸的漏极选择线。第一行中的串ST11’至ST1m’的漏极选择晶体管DST可以联接到第一漏极选择线DSL1。第二行中的串ST21’至ST2m’的漏极选择晶体管DST可以联接到第二漏极选择线DSL2。
图5是例示具有3D结构的存储块的一个示例的图。
参考5，存储器单元阵列100可以包括多个存储块MB1至MBk 110。每个存储块110可以包括多个串ST11至ST1m和ST21至ST2m。在一个实施方式中，串ST11至ST1m和ST21至ST2m中的每一个可以形成为“U”形。在第一存储块MB1中，m个串可以沿行方向(例如，X方向)布置。虽然，在图5中，例示了两个串沿列方向(例如，Y方向)布置，但是本实施方式是为了便于描述而给出的，并且在其他实施方式中可以在列方向(例如，Y方向)上布置三个或更多个串。
多个串ST11至ST1M和ST21到ST2m中的每一个可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT和至少一个漏极选择晶体管DST。
源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn可以具有类似的结构。例如，源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧穿绝缘层、电荷捕获层和阻挡绝缘层。例如，可以在每个串中设置用于提供沟道层的柱状物。例如，可以在每个串中设置用于提供沟道层、隧穿绝缘层、电荷捕获层和阻挡绝缘层中的至少一个的柱状物。
每个串的源极选择晶体管SST可以联接在源极线SL和存储器单元MC1至MCp之间。
在一个实施方式中，布置在同一行中的串的源极选择晶体管可以联接到在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管可以联接到不同的源极选择线。在图5中，第一行中的串ST11至ST1m的源极选择晶体管可以联接到第一源极选择线SSL1。第二行中的串ST21至ST2m的源极选择晶体管可以联接到第二源极选择线SSL2。
在其他实施方式中，串ST11至ST1m和ST21至ST2m的源极选择晶体管可以共同联接到一条源极选择线。
每个串中的第一存储器单元MC1至第n存储器单元MCn可以联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以被划分成第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp可以依次布置在垂直方向(例如，Z方向)上，并且可以串联联接在源极选择晶体管SST和管式晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn可以依次布置在垂直方向(例如，Z方向)上，并且可以串联联接在管式晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn可以通过管式晶体管PT而彼此联接。每个串的第一存储器单元MC1至第n存储器单元MCn的栅极可以分别联接到第一字线WL1至第n字线WLn。
在一个实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚拟存储器单元。当提供虚拟存储器单元时，可以稳定地控制相应串的电压或电流。每个串的管式晶体管PT的栅极可以联接到管线PL。
每个串的漏极选择晶体管DST可以联接在对应的位线和存储器单元MCp+1至MCn之间。沿行方向布置的串可以联接到沿行方向延伸的对应的漏极选择线。第一行中的串ST11至ST1m的漏极选择晶体管可以联接到漏极选择线DSL1。第二行中的串ST21至ST2m的漏极选择晶体管可以联接到第二漏极选择线DSL2。
沿列方向布置的串可以联接到沿列方向延伸的位线。在图5中，第一列中的串ST11和ST21可以联接到第一位线BL1。第m列中的串ST1m和ST2m可以联接到第m位线BLm。
在沿行方向上布置的串当中，联接到相同字线的存储器单元可以构成一页。例如，在第一行中的串ST11到ST1m中的联接到第一字线WL1的存储器单元可以构成一页。在第二行中的串ST21至ST2m当中，联接到第一字线WL1的存储器单元可以构成另一页。可以通过选择漏极选择线DSL1和DSL2中的任一者来选择在单个行方向上布置的串。可以通过选择字线WL1至WLn中的任一者来从所选择的串中选择一页。
也就是说，除了在每个串中包括管式晶体管PT之外，图5的存储块110可以与图4的存储块110具有类似的等效电路。
图4和图5中的至少一个源极选择晶体管SST、管式晶体管PT和至少一个漏极选择晶体管DST可以被编程为具有一致的阈值电压，并且可以在诸如编程操作、读取操作和擦除操作的整体操作期间通过经由源极选择线SSL和漏极选择线DSL施加的操作电压而被导通或截止。由此，当至少一个源极选择晶体管SST、管式晶体管PT和至少一个漏极选择晶体管DST的阈值电压不一致地减小或增大时，在导通操作或截止操作中可能发生错误。
图6是例示根据本公开的一个实施方式的操作存储***的方法的流程图。
图7是例示根据本公开的一个实施方式的选择晶体管的阈值电压分布的图。
将参照图1至图7来描述根据本公开的实施方式的操作存储***的方法。
当在步骤S610中从主机2000接收到用于请求擦除操作的擦除命令和地址时，存储控制器1200可以生成与擦除命令对应的内部命令CMD，并且可以将内部命令CMD和地址ADD输出到存储器件1100。
存储器件1100可以响应于地址ADD而从多个存储块MB1至MBk 110当中选择至少一个存储块(例如，MB1)。此外，在步骤S620中，存储器件1100可以响应于内部命令CMD而对所选择的存储块(例如，MB1)执行擦除操作。包括在所选择的存储块(例如，MB1)中的源极选择晶体管SST、漏极选择晶体管DST和管式晶体管PT可以处于编程状态下，使得它们具有一致的阈值电压。
下面将简要描述擦除操作。
控制逻辑300可以响应于内部命令CMD而生成源极线控制信号CTRL_SL，并且源极线驱动器270可以基于源极线控制信号CTRL_SL而向源极线SL提供擦除电压。行解码器220可将选择线电压(例如，地电压)施加到所选择的存储块(例如，MB1)的局部线路LL当中的源极选择线SSL1和SSL2以及漏极选择线DSL1和DSL2，并且可以控制多条字线WL1至WLn浮置。这里，可以将通过电压施加到管线PL，使得管式晶体管PT可以导通。由于施加到源极线SL的擦除电压，可能在源极选择晶体管SST的下部沟道中产生栅极诱导漏极泄漏(Gate InducedDrain Leakage,GIDL)电流，并且由于GIDL电流而导致的热空穴被提供到多个串ST11至ST1m和ST21至ST2m的沟道层。然后，当行解码器220使所选择的存储块(例如，MB1)的多条字线WL1至WLn放电至地电压电平时，字线WL1至WLn与串ST11至ST1m和ST21至ST2m的沟道之间的电压差增大到足够高的水平。因此，包括在所选择的存储块MB1中的存储器单元MC1至MCn的电荷存储层中捕获的电子被发射到沟道，使得存储器单元的阈值电压降低，由此对存储器单元进行擦除。
上述擦除操作对应于用于闪存装置的各种擦除方法中的一个示例，因此本公开的实施方式不限于此，并且用于闪存装置的各种擦除方法可以应用于本公开。
在上述擦除操作期间，源极选择晶体管SST、管式晶体管PT和漏极选择晶体管DST没有被擦除，并且可以保持一致的阈值电压。
在上述擦除操作后，在步骤S630中，存储器件1100(通过阈值电压分布扫描操作)监测包括在所选择的存储块(例如，MB1)中的源极选择晶体管SST、管式晶体管PT和漏极选择晶体管DST的阈值电压分布。
下面将描述这种阈值电压分布扫描操作的过程。也就是说，存储器件1100可以扫描包括在所选择的存储块(例如，MB1)中的源极选择晶体管SST、管式晶体管PT和漏极选择晶体管DST的阈值电压分布，并且可以检测所述阈值电压分布是落在从A到B的正常范围内，还是位于落在从A到B的正常范围之外的左尾(LT)区域或右尾(RT)区域中(如图7所例示)。
下面将描述用于扫描阈值电压分布的方案。
页缓冲器组230可以将位线BL1至BLn预充电到预设电平。电压生成电路210可以生成并输出第一检测电压A(例如，1.6V)，并且行解码器220可将第一检测电压A施加至与所选择的存储块MB1的晶体管(例如，源极选择晶体管、漏极选择晶体管或管式晶体管)联接的线路(例如，源极选择线、漏极选择线或管线)。此后，页缓冲器组230可以感测位线BL1至BLn的电位电平，并且然后可检测是否存在具有低于第一检测电压A的阈值电压的晶体管(例如，源极选择晶体管、漏极选择晶体管或管式晶体管)。
此外，页缓冲器组230可以将位线BL1至BLn预充电到预设电平。电压生成电路210可以生成并输出第二检测电压B(例如，2.5V)，并且行解码器220可将第二检测电压B施加至与所选择的存储块MB1的晶体管(例如，源极选择晶体管、漏极选择晶体管或管式晶体管)联接的线路(例如，源极选择线、漏极选择线或管线)。此后，页缓冲器组230可以感测位线BL1至BLn的电位电平，并且然后可检测是否存在具有高于第二检测电压B的阈值电压的晶体管(例如，源极选择晶体管、漏极选择晶体管或管式晶体管)。
通过上述方案，可以检测并监测源极选择晶体管SST、漏极选择晶体管DST和管式晶体管PT的阈值电压分布是在从A到B的正常范围内，还是位于没有在从A到B的正常范围内或在从A到B的正常范围外(即，大于或小于从A到B的正常范围)的左尾(LT)区域或右尾(RT)区域中。
基于监测的结果(即，通过执行阈值电压分布扫描操作)，控制逻辑300可以在步骤S640中确定所选择的存储块的源极选择晶体管SST、漏极选择晶体管DST和管式晶体管PT是否具有正常阈值电压分布。
当作为确定的结果，源极选择晶体管SST、管式晶体管PT和漏极选择晶体管DST的阈值电压分布落入从A到B的正常范围内时(在“是”的情况下)，控制逻辑300可以在步骤S650中将所选择的存储块MB1确定为正常存储块，并且可以将确定的结果输出到缺陷存储块管理单元1210。被确定为正常存储块的存储块MB1可以在存储器件100的下次整体操作中被选择，并且可以接受编程操作。
当作为确定的结果，源极选择晶体管SST、管式晶体管PT和漏极选择晶体管DST的阈值电压分布出现在落在从A到B的正常范围之外的区域LT或RT中时(在“否”的情况下)，控制逻辑300可以在步骤S660中控制***电路200，使得所选择的存储块MB1的源极选择晶体管SST、管式晶体管PT和漏极选择晶体管DST被擦除并且随后被重新编程(或再次编程)为具有一致的阈值电压。
此后，在步骤S670中，监测包括在所选择的存储块(例如，MB1)中的源极选择晶体管SST、管式晶体管PT和漏极选择晶体管DST的阈值电压分布。监测方法类似于步骤S630的监测方法，因此将省略其重复描述。
基于监测的结果(即，通过执行阈值电压分布扫描操作)，控制逻辑300在步骤S680中可以确定所选择的存储块的经重新编程的源极选择晶体管SST、漏极选择晶体管DST和管式晶体管PT是否具有正常的阈值电压分布。
当作为确定的结果，源极选择晶体管SST、管式晶体管PT和漏极选择晶体管DST的阈值电压分布落入从A到B的正常范围内时(在“是”的情况下)，控制逻辑300在步骤S650中可以将所选择的存储块MB1确定为正常存储块，并且可以将确定的结果输出到缺陷存储块管理单元1210。
当确定源极选择晶体管SST、管式晶体管PT和漏极选择晶体管DST的阈值电压分布出现在落在从A到B的正常范围之外的区域LT或RT中时(在“否”的情况下)，控制逻辑300在步骤S690中可以将所选择的存储块MB1确定为缺陷存储块，并且可以将确定的结果输出到缺陷存储块管理单元1210。可以在存储器件1100的下次整体操作中的对存储块的选择中，排除被确定为缺陷存储块的存储块MB1。
如上所述，根据本公开的实施方式，在所选择的存储块的擦除操作之后，可以监测包括在所选择的存储块中的选择晶体管和管式晶体管的阈值电压分布，可以检测落在正常范围之外的选择晶体管和管式晶体管，并且可以基于检测的结果而将所选择的存储块作为正常存储块或缺陷存储块来进行分类和管理。
图8是例示存储***的实施方式的图。
参照图8，存储***30000可以实现于蜂窝电话、智能电话、平板电脑、个人数字助理(PDA)或无线通信装置中。存储***30000可以包括存储器件1100和能够控制存储器件1100的操作的存储控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器件1100的数据存取操作，例如，编程操作、擦除操作或读取操作。
可以在存储控制器1200的控制下通过显示器3200输出在存储器件1100中的被编程的数据。
无线电收发器3300可以通过天线ANT而发送和接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号改变成可以被处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号和并且将经处理的信号发送到存储控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号编程给存储器件1100。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将经改变的无线电信号输出到外部装置。输入装置3400可以用于输入用于控制处理器3100的操作的控制信号或将由处理器3100处理的数据。输入装置3400可以实现为诸如触摸板或计算机鼠标的定点设备、小键盘或键盘等。处理器3100可以控制显示器3200的操作，从而通过显示器3200而输出从存储控制器1200输出的数据、来自无线电收发器3300的数据或来自输入装置3400的数据。
在一个实施方式中，能够控制存储器件1100的操作的存储控制器1200可以实现为在处理器3100的一部分或与处理器3100分开设置的芯片。此外，存储控制器1200可以通过图1中所例示的存储器控制器的示例来实现，并且存储器件1100可以通过图2所例示的存储器件的示例来实现。
图9是例示存储***的一个实施方式的图。
参照图9，存储***40000可以实现在个人计算机、平板电脑、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器等中。
存储***40000可以包括存储器件1100和能够控制存储器件1100的数据处理操作的存储控制器1200。
处理器4100可以根据从输入装置4200输入的数据，通过显示器4300输出存储在存储器件1100中的数据。例如，输入装置4200可以实现为诸如触摸板或计算机鼠标的定点设备、小键盘或键盘等。
处理器4100可以控制存储***40000的整体操作并控制存储控制器1200的操作。在实施方式中，能够控制存储器件1100的操作的存储控制器1200可以实现为处理器4100的一部分或与处理器4100分开设置的芯片。此外，存储控制器1200可以通过图1所例示的存储控制器的示例来实现，并且存储器件1100可以通过图2所例示的存储器件的示例来实现。
图10是例示存储***的实施方式的图。
参照图10，存储***50000可实现为图像处理装置，例如，数字摄像机、设有数字摄像机的便携式电话、设有数字摄像机的智能电话或设有数字摄像机的平板电脑等。
存储***50000可以包括存储器件1100和能够控制存储器件1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的存储控制器1200。
存储***50000的图像传感器5200可以将光学图像转换为数字信号。经转换的数字信号可以被发送到处理器5100或存储控制器1200。在处理器5100的控制下，经转换的数字信号可以通过显示器5300输出，或者通过存储控制器1200而存储在存储器件1100中。存储在存储器件1100中的数据可以在处理器5100或存储控制器1200的控制下通过显示器5300输出。
在一个实施方式中，能够控制存储器件1100的操作的存储控制器1200可以实现为处理器5100的一部分或与处理器5100分开设置的芯片。此外，存储控制器1200可以通过图1中所例示的存储器控制器的示例而实现，并且存储器件1100可以通过图2所例示的存储器件的示例而实现。
图11是例示存储***的实施方式的图。
参照图11，存储***70000可以实现在存储卡或智能卡中。存储***70000可以包括存储器件1100、存储控制器1200和卡接口7100。
存储控制器1200可以控制存储器件1100和卡接口7100之间的数据交换。在一个实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。
卡接口7100可以根据主机60000的协议而连接在主机60000与存储控制器1200之间的数据交换。在一个实施方式中，卡接口7100可以支持通用串行总线(USB)协议、芯片间(IC)-USB协议等。这里，卡接口可以是指能够支持主机60000所使用的协议的硬件、安装在硬件中的软件或信号传输方法。
当存储***70000联接到主机60000(诸如PC、平板电脑、数码相机、数字音频播放器、蜂窝电话、电子游戏机硬件或数字机顶盒)的主机接口6200时，主机接口6200可以在微处理器6100的控制下通过卡接口7100和存储控制器1200而与存储器件1100进行数据通信。此外，存储控制器1200可以通过图1所例示的存储控制器的示例而实现，并且存储器件1100可以通过图2所例示的存储器件的示例而实现。
尽管出于说明性的目的公开了本公开的实施方式的示例，但是本领域技术人员将理解，各种修改、添加和替换都是可能的。因此，本公开的范围应由所附权利要求和权利要求的等同物限定，而并不是由说明书来限定。
尽管已经公开了本公开的实施方式，但是本领域技术人员将理解，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。
因此，本公开的范围应由所附权利要求和权利要求的等同物限定，而并不是由说明书来限定。
在上述实施方式中，可以选择性地执行或跳过所有步骤。另外，每个实施方式中的步骤可以不总是以固定的顺序执行。另外，本说明书和附图中公开的实施方式意在帮助本领域技术人员更清楚地理解本公开，而不意在限制本公开的范围。换句话说，本公开所属领域的普通技术人员能够容易地理解，基于本公开的技术范围，各种修改都是可能的。
根据本公开，可以通过监测包括在存储器件中的选择晶体管的阈值电压分布来确定缺陷存储块，由此防止由于缺陷存储块而产生错误。
已经参照附图描述了本公开的实施方式，并且在说明书中使用的特定术语或词语应当在不限制本公开的主题的情况下根据本公开的精神来解释。应当理解，本文描述的基本概念的各种修改和变型也将落入由随附权利要求及其等同物限定的本公开的精神和范围内。
相关申请的交叉引用
本申请要求于2018年3月30日在韩国知识产权局提交的韩国专利申请第10-2018-0037361号的优先权，该专利申请的全部公开内容通过引用并入本文。

Claims (20)

1.一种存储器件，该存储器件包括：
一个或更多个存储块；
一个或更多个***电路，所述一个或更多个***电路被配置为对选择的存储块执行擦除操作和阈值电压分布扫描操作；以及
控制逻辑，所述控制逻辑被配置为控制所述一个或更多个***电路，并且基于所述阈值电压分布扫描操作的结果来确定所选择的存储块是正常存储块还是缺陷存储块。
2.根据权利要求1所述的存储器件，其中，所述一个或更多个***电路被配置为：在所述阈值电压分布扫描操作期间，检测包括在所选择的存储块中的一个或更多个选择晶体管的阈值电压分布是否大于或小于正常范围。
3.根据权利要求2所述的存储器件，其中，所述控制逻辑被配置为：当作为所述阈值电压分布扫描操作的结果，检测出所述一个或更多个选择晶体管的所述阈值电压分布不在所述正常范围内时，控制所述一个或更多个***电路从而对在所选择的存储块中的所述一个或更多个选择晶体管进行擦除且之后对在所选择的存储块中的所述一个或更多个选择晶体管进行重新编程。
4.根据权利要求3所述的存储器件，其中，所述控制逻辑被配置为：控制所述一个或更多个***电路，使得在对所述一个或更多个选择晶体管进行重新编程之后，再次执行所述阈值电压分布扫描操作。
5.根据权利要求4所述的存储器件，其中，所述控制逻辑被配置为：基于再次执行所述阈值电压分布扫描操作的结果，确定所选择的存储块是缺陷存储块还是正常存储块。
6.根据权利要求2所述的存储器件，其中，所述一个或更多个选择晶体管包括源极选择晶体管和漏极选择晶体管。
7.根据权利要求6所述的存储器件，其中，所述一个或更多个选择晶体管还包括管式晶体管。
8.一种存储器件，该存储器件包括：
一个或更多个存储块；
一个或更多个***电路，所述一个或更多个***电路被配置为对选择的存储块执行擦除操作，并且对包括在所选择的存储块中的一个或更多个选择晶体管执行阈值电压分布扫描操作；以及
控制逻辑，所述控制逻辑被配置为控制所述一个或更多个***电路，并且基于所述阈值电压分布扫描操作的结果来确定所选择的存储块是正常存储块还是缺陷存储块。
9.根据权利要求8所述的存储器件，其中，所述一个或更多个***电路被配置为：在所述阈值电压分布扫描操作期间，检测所述一个或更多个选择晶体管的阈值电压分布是否大于或小于正常范围。
10.根据权利要求9所述的存储器件，其中，所述控制逻辑被配置为：当作为所述阈值电压分布扫描操作的结果，检测出所述一个或更多个选择晶体管的所述阈值电压分布不在所述正常范围内时，控制所述一个或更多个***电路从而对所选择的存储块的所述一个或更多个选择晶体管进行擦除且之后对所选择的存储块的所述一个或更多个选择晶体管进行重新编程。
11.根据权利要求10所述的存储器件，其中，所述控制逻辑被配置为：控制所述一个或更多个***电路，使得在对所述一个或更多个选择晶体管进行重新编程之后，再次执行所述阈值电压分布扫描操作。
12.根据权利要求11所述的存储器件，其中，所述控制逻辑被配置为：基于再次执行所述阈值电压分布扫描操作的结果，确定所选择的存储块是缺陷存储块还是正常存储块。
13.根据权利要求8所述的存储器件，其中，所述一个或更多个选择晶体管包括源极选择晶体管和漏极选择晶体管。
14.根据权利要求13所述的存储器件，其中，所述一个或更多个选择晶体管还包括管式晶体管。
15.一种操作存储器件的方法，该方法包括以下步骤：
对选择的存储块执行擦除操作；
监测包括在所选择的存储块中的一个或更多个选择晶体管的阈值电压分布；以及
基于监测的结果来确定所选择的存储块是缺陷存储块还是正常存储块。
16.根据权利要求15所述的方法，其中，监测所述一个或更多个选择晶体管的阈值电压分布的步骤包括：
扫描所述一个或更多个选择晶体管的所述阈值电压分布；以及
确定所述一个或更多个选择晶体管的所述阈值电压分布是否在正常范围内。
17.根据权利要求16所述的方法，其中，当确定扫描出的所述一个或更多个选择晶体管的阈值电压分布在正常范围内时，确定所选择的存储块是正常存储块。
18.根据权利要求16所述的方法，还包括以下步骤：
当确定扫描出的选择晶体管的阈值电压分布不在所述正常范围内时，对包括在所选择的存储块中的所述一个或更多个选择晶体管进行擦除，并且然后对所述一个或更多个选择晶体管进行重新编程；
再次扫描经重新编程的所述一个或更多个选择晶体管的阈值电压分布；以及
确定经再次扫描的所述一个或更多个选择晶体管的阈值电压分布是否在所述正常范围内。
19.根据权利要求18所述的方法，其中，当确定扫描出的所述一个或更多个选择晶体管的阈值电压分布大于或小于所述正常范围时，确定所选择的存储块是缺陷存储块。
20.根据权利要求15所述的方法，其中，所述一个或更多个选择晶体管包括源极选择晶体管、漏极选择晶体管和管式晶体管。
CN201811508554.7A 2018-03-30 2018-12-11 存储器件和操作该存储器件的方法 Active CN110322918B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180037361A KR102424372B1 (ko) 2018-03-30 2018-03-30 메모리 장치 및 그것의 동작 방법
KR10-2018-0037361 2018-03-30

Publications (2)

Publication Number Publication Date
CN110322918A true CN110322918A (zh) 2019-10-11
CN110322918B CN110322918B (zh) 2023-08-18

Family

ID=68057181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811508554.7A Active CN110322918B (zh) 2018-03-30 2018-12-11 存储器件和操作该存储器件的方法

Country Status (3)

Country Link
US (2) US10770166B2 (zh)
KR (1) KR102424372B1 (zh)
CN (1) CN110322918B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113450860A (zh) * 2020-03-25 2021-09-28 爱思开海力士有限公司 存储器设备及其操作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10936456B1 (en) * 2019-02-20 2021-03-02 Apple Inc. Handling malfunction in a memory system comprising a nonvolatile memory by monitoring bad-block patterns
JP2021149991A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 メモリシステムおよび方法
US11276470B2 (en) 2020-07-17 2022-03-15 Micron Technology, Inc. Bitline driver isolation from page buffer circuitry in memory device
US11854644B2 (en) * 2021-12-14 2023-12-26 Micron Technology, Inc. Performing select gate integrity checks to identify and invalidate defective blocks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130100741A1 (en) * 2011-10-24 2013-04-25 Sang Moo Choi 3-d nonvolatile memory device and method of manufacturing the same, and memory system including the 3-d nonvolatile memory device
US20140043914A1 (en) * 2012-08-08 2014-02-13 Keon Soo Shim Semiconductor memory device and method of operating the same
KR20160086474A (ko) * 2015-01-09 2016-07-20 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20170371755A1 (en) * 2016-06-23 2017-12-28 Sandisk Technologies Llc Non-volatile memory with dynamic repurpose of word line

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935500A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 不揮発性半導体記憶装置のスクリーニング方法
KR20060120889A (ko) 2005-05-23 2006-11-28 삼성전자주식회사 차지 트랩형 낸드 플래시 메모리의 초기 문턱전압 설정방법
JP5414550B2 (ja) * 2010-01-20 2014-02-12 株式会社東芝 半導体記憶装置
JP4902002B1 (ja) * 2011-04-20 2012-03-21 株式会社東芝 不揮発性半導体記憶装置
JP5112566B1 (ja) * 2011-12-16 2013-01-09 株式会社東芝 半導体記憶装置、不揮発性半導体メモリの検査方法、及びプログラム
KR20130107557A (ko) * 2012-03-22 2013-10-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR101415744B1 (ko) * 2013-02-20 2014-07-09 서울대학교산학협력단 스트링선택트랜지스터들의 문턱전압을 모니터링하는 ｓｓｌ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법
KR101515984B1 (ko) * 2013-06-24 2015-05-04 김권 폴리스티렌설폰산 금속염을 유효성분으로 함유하는 환제 및 이의 제조방법
KR102154620B1 (ko) * 2013-12-19 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치
KR102294848B1 (ko) * 2015-06-30 2021-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
KR20170037722A (ko) * 2015-09-25 2017-04-05 에스케이하이닉스 주식회사 반도체 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
KR102461738B1 (ko) * 2016-08-16 2022-11-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102656190B1 (ko) * 2016-11-24 2024-04-11 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 액세스 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130100741A1 (en) * 2011-10-24 2013-04-25 Sang Moo Choi 3-d nonvolatile memory device and method of manufacturing the same, and memory system including the 3-d nonvolatile memory device
US20140043914A1 (en) * 2012-08-08 2014-02-13 Keon Soo Shim Semiconductor memory device and method of operating the same
KR20160086474A (ko) * 2015-01-09 2016-07-20 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20170371755A1 (en) * 2016-06-23 2017-12-28 Sandisk Technologies Llc Non-volatile memory with dynamic repurpose of word line

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113450860A (zh) * 2020-03-25 2021-09-28 爱思开海力士有限公司 存储器设备及其操作方法

Also Published As

Publication number Publication date
KR20190114525A (ko) 2019-10-10
US20200365227A1 (en) 2020-11-19
US20190304563A1 (en) 2019-10-03
US10770166B2 (en) 2020-09-08
CN110322918B (zh) 2023-08-18
KR102424372B1 (ko) 2022-07-25

Similar Documents

Publication Publication Date Title
CN110322918A (zh) 存储器件和操作该存储器件的方法
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN110047549B (zh) 存储器***及其操作方法
CN108281166A (zh) 存储装置及其操作方法
CN110729016B (zh) 存储器装置、存储器***及操作该存储器装置的方法
CN109308931A (zh) 存储装置及其操作方法
CN108877854A (zh) 存储装置及其操作方法
CN110111832B (zh) 半导体存储器装置及其操作方法
CN110097901A (zh) 存储器装置及其操作方法
US11373722B2 (en) Memory device
CN108257640A (zh) 半导体存储装置及其操作方法
CN110058799A (zh) 存储器装置及操作存储器装置的方法
CN110277126A (zh) 存储器装置和具有存储器装置的存储器***
CN109949848A (zh) 存储器***及存储器***的操作方法
CN109493895A (zh) 半导体存储器装置及其操作方法
CN110648708A (zh) 半导体存储器装置、其操作方法以及存储器***
KR20190105326A (ko) 반도체 메모리 장치 및 그 동작 방법
CN111145812A (zh) 存储器装置及其操作方法
CN110890125B (zh) 存储器装置及其操作方法
CN111402944B (zh) 具有改进的编程和擦除操作的存储器装置及其操作方法
KR20150018291A (ko) 메모리 시스템
CN110120240B (zh) 存储器***及其操作方法
CN110174995A (zh) 存储器控制器及其操作方法
CN109326313A (zh) 存储器装置及其操作方法
CN110021330B (zh) 存储器***及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant