CN109686808B - 二极管及其制作方法、阵列基板、显示面板 - Google Patents
二极管及其制作方法、阵列基板、显示面板 Download PDFInfo
- Publication number
- CN109686808B CN109686808B CN201811612490.5A CN201811612490A CN109686808B CN 109686808 B CN109686808 B CN 109686808B CN 201811612490 A CN201811612490 A CN 201811612490A CN 109686808 B CN109686808 B CN 109686808B
- Authority
- CN
- China
- Prior art keywords
- layer
- film layer
- diode
- electrode
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 149
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000010408 film Substances 0.000 claims description 185
- 238000000059 patterning Methods 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000002425 crystallisation Methods 0.000 claims description 12
- 230000005693 optoelectronics Effects 0.000 claims description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract description 19
- 230000036211 photosensitivity Effects 0.000 abstract description 19
- 230000008569 process Effects 0.000 abstract description 12
- 230000004907 flux Effects 0.000 abstract description 4
- 230000031700 light absorption Effects 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 description 61
- 238000010586 diagram Methods 0.000 description 13
- -1 boron ions Chemical class 0.000 description 12
- 238000007715 excimer laser crystallization Methods 0.000 description 12
- 238000010521 absorption reaction Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 229910001449 indium ion Inorganic materials 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
- H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/1365—Matching; Classification
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14678—Contact-type imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种二极管及其制作方法、阵列基板、显示面板,属于显示技术领域,二极管包括:衬底基板,衬底基板一侧设有缓冲层,缓冲层远离衬底基板一侧设置有第一膜层、第二膜层、第三膜层,第一膜层为多晶硅膜层,第二膜层为非晶硅膜层,第三膜层为多晶硅膜层或非晶硅膜层中的任一种;二极管至少包括第一部、第二部、第三部、第一电极、第二电极,第一部位于第一膜层,第二部位于第二膜层,第三部位于第三膜层;第一电极与第一部电连接,第二电极与第三部电连接。本发明在保证二极管对光的吸收的同时,还可以提高光通量,增加二极管的光敏性,还可以有利于降低光源的使用功耗,简化工艺制程,提高制作效率。
Description
技术领域
本发明涉及显示技术领域,更具体地,涉及一种二极管及其制作方法、阵列基板、显示面板。
背景技术
随着电子科技技术的不断发展,指纹识别被广泛地应用于手机、个人数字助理、电脑等电子设备的显示屏中。将指纹识别装置嵌入显示区内是显示领域研究的课题之一,嵌入至显示区内可以节省手机或移动装置的正面显示面积,提高用户使用体验。现用户在操作带有指纹识别功能的显示装置前,只需要用手指触摸显示装置就可以进行权限验证,简化了权限验证过程。现有的带有指纹识别功能的显示面板中,均包括多个发光单元和多个指纹传感单元,指纹传感单元可以根据光源发出的光经由触摸主体反射后形成的反射光进行指纹的识别,通过指纹纹谷与纹脊的反射率差异,实现指纹传感单元接收不同指纹信息差异化,形成指纹图像。
现有的光学指纹识别技术一般是采用光电二极管作为感光器件。光电二极管和普通二极管一样,也是由一个PN结组成的半导体器件,也具有单方向导电特性。但是,在电路中不是用它作整流元件,而是通过它把光信号转换成电信号。普通二极管在反向电压作用在处于截止状态,只能流过微弱的反向电流,光电二极管是在反向电压作用在工作的,没有光照时,反向电流极其微弱,叫暗电流;有光照时,反向电流迅速增大到几十微安,称为光电流。光的强度越大,反向电流也越大,光的变化引起光电二极管电流变化,这就可以把光信号转换成电信号,成为光电传感器件。
但是,现有技术中,基于LTPS(低温多晶硅技术,Low Temperature Poly-silicon)制程制作的光电二极管,一般采用的是横向型的p-i-n(postive-instrict-negative)结构或者直接利用晶体管的漏流对光的敏感性实现光电探测器的功能,由于多晶硅光敏性比非晶硅低一个量级,且横向型的p-i-n结构其感光层无法做到足够的厚度以吸收入射进指纹识别单元的光,因而指纹识别单元光敏性差,需要使用强光源来提高光敏性,但是使用强光源又会导致功耗增加,因而限制了基于LTPS制程的横向型的p-i-n结构的实际可用性。
因此,提供一种不仅具有良好的二极管特性,而且光电流对光照亮度敏感度高,实际可用性强,可以提高指纹识别能力的二极管及其制作方法、阵列基板、显示面板,是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此,本发明提供了一种二极管及其制作方法、阵列基板、显示面板,旨在解决现有技术中二极管光敏性差,需要使用强光源来提高光敏性,但是使用强光源又会导致功耗增加,因而限制了二极管的实际可用性的问题。
本发明提供了一种二极管,包括:衬底基板,衬底基板一侧设有缓冲层,缓冲层远离衬底基板一侧设置有第一膜层、第二膜层、第三膜层,第二膜层位于第一膜层远离缓冲层的一侧,第三膜层位于第二膜层远离缓冲层的一侧;第一膜层为多晶硅膜层,第二膜层为非晶硅膜层,第三膜层为多晶硅膜层或非晶硅膜层中的任一种;二极管至少包括第一部、第二部、第三部、第一电极、第二电极,第一部位于第一膜层,第二部位于第二膜层,第三部位于第三膜层;第一电极位于第一部远离缓冲层的一侧,第一电极与第一部电连接,第二电极位于第三部远离缓冲层的一侧,第二电极与第三部电连接。
本发明还提供了一种二极管的制作方法,包括:在衬底基板上沉积一层缓冲层和一层本征非晶硅后,通过晶化法,使本征非晶硅成为本征多晶硅;进行离子掺杂,使本征多晶硅成为n型多晶硅/p型多晶硅的第一膜层;图形化第一膜层,形成二极管的第一部;沉积第一绝缘层,图形化第一绝缘层形成第一过孔;沉积一层本征非晶硅后,本征非晶硅的一部分作为第二膜层,另一部分进行离子掺杂,形成p型非晶硅/n型非晶硅的第三膜层;或者沉积一层本征非晶硅后,本征非晶硅的一部分作为第二膜层,另一部分先通过晶化法,使本征非晶硅成为本征多晶硅,然后对本征多晶硅进行离子掺杂,使本征多晶硅形成p型多晶硅/n型多晶硅的第三膜层;图形化第二膜层并在第一过孔内形成二极管的第二部,图形化第三膜层并在第一过孔内形成二极管的第三部;图形化第一绝缘层形成第二过孔;沉积一层金属层,并图形化金属层形成第一电极和第二电极,使第一电极通过第二过孔与第一部电连接,第二电极与第三部电连接。
本发明还提供了一种阵列基板,包括上述二极管。
本发明还提供了一种显示面板,包括上述阵列基板。
与现有技术相比,本发明提供的二极管及其制作方法、阵列基板、显示面板,至少实现了如下的有益效果:
本发明的基于LTPS制程制作的堆叠型光电二极管结构,第一部为多晶硅,第二部为非晶硅,第三部可以为多晶硅,也可以为非晶硅,从而使光电二极管的结构通过多晶硅和非晶硅混合堆叠而成,第一部作为二极管的部分p-i-n结构使用之外,使第一部还可以作为导电层使用,把光电二极管受到光照产生的光生电荷导出,从而通过对导出的光生电荷的检测实现光感检测的同时,还可以简化工艺制程。本发明的基于LTPS制程制作的堆叠型光电二极管结构,可以使该二极管具有良好的二极管特性,在保证二极管对光的吸收的同时,还可以利用堆叠型结构将二极管的p-i-n结构做到足够的厚度以充分吸收入射进二极管的光,无需强光源即可提高光通量,增加二极管的光敏性,还可以有利于降低光源的使用功耗。
当然,实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1是本发明实施例提供的一种二极管的剖面结构示意图;
图2是本发明实施例提供的另一种二极管的剖面结构示意图;
图3是本发明实施例提供的另一种二极管的剖面结构示意图;
图4是本发明实施例提供的另一种二极管的剖面结构示意图;
图5是本发明实施例提供的另一种二极管的剖面结构示意图;
图6是本发明实施例提供的另一种二极管的剖面结构示意图;
图7是本发明实施例提供的另一种二极管的剖面结构示意图;
图8是本发明实施例提供的另一种二极管的剖面结构示意图;
图9是本发明实施例提供的另一种二极管的剖面结构示意图;
图10是本发明实施例提供的另一种二极管的剖面结构示意图;
图11是本发明实施例提供的一种二极管的制作方法流程框图;
图12-图18是图11所示的一种二极管的制作方法的剖面结构示意图;
图19是本发明实施例提供的一种二极管的制作方法流程框图;
图20是图19中步骤109的剖面结构示意图;
图21是图19中步骤110的剖面结构示意图;
图22是本发明实施例提供的一种阵列基板的结构示意图;
图23是图22中阵列基板的部分区域的剖面结构示意图;
图24是本发明实施例的指纹识别单元的等效电路原理图;
图25是图22中阵列基板的部分区域的另一种剖面结构示意图;
图26是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
请参考图1,图1是本发明实施例提供的一种二极管的剖面结构示意图,本实施例提供的一种二极管,可选的,该二极管为光电二极管,通过光照的变化引起光电二极管电流的变化,从而可以把光信号转换成电信号,可作为光电传感器件使用。本实施例的二极管000,包括:衬底基板10,衬底基板10一侧设有缓冲层20,缓冲层20远离衬底基板10一侧设置有第一膜层30、第二膜层40、第三膜层50,第二膜层40位于第一膜层30远离缓冲层20的一侧,第三膜层50位于第二膜层40远离缓冲层20的一侧;
第一膜层30为多晶硅膜层,第二膜层40为非晶硅膜层,第三膜层50为多晶硅膜层或非晶硅膜层中的任一种;
二极管000至少包括第一部301、第二部401、第三部501、第一电极601、第二电极701,第一部301位于第一膜层30,第二部401位于第二膜层40,第三部501位于第三膜层50;
第一电极601位于第一部301远离缓冲层20的一侧,第一电极601与第一部301电连接,第二电极701位于第三部501远离缓冲层20的一侧,第二电极701与第三部501电连接。
具体而言,本实施例的二极管000的结构是基于LTPS制程制作的堆叠型光电二极管结构,其中二极管000的第一部301、第二部401、第三部501分别为二极管000的p-i-n(postive-instrict-negative)结构或n-i-p(negative-instrict-postive)结构,第一电极601和第二电极701分别为二极管000的阴极和阳极,p-i-n结构或n-i-p结构的光电二极管灵敏度比一般p-n结光电二极管高。由于第一部301位于第一膜层30,第二部401位于第二膜层40,第三部501位于第三膜层50,而第一膜层30为多晶硅膜层,第二膜层40为非晶硅膜层,第三膜层50为多晶硅膜层或非晶硅膜层中的任一种,则第一部301为多晶硅(polycrystalline silicon,p-Si),第二部401为非晶硅(amorphous silicon,α-Si),第三部501可以为多晶硅,也可以为非晶硅,从而使光电二极管的结构通过多晶硅和非晶硅混合堆叠而成,其中,第一部301为多晶硅,可以将第一部301作为negative层或postive层使用之外,由于第一部301还与第一电极601电连接,从而使第一部301可以作为导电层使用,把光电二极管受到光照产生的光生电荷导出,从而通过对导出的光生电荷的检测实现光感检测。第二部401为非晶硅,作为感光层使用,由于非晶硅的光敏性比多晶硅多一个量级,即非晶硅具有良好的光敏特性,从而可以保证光电二极管对光的吸收,实现光电二极管良好的感光性能;而第三部501可以为多晶硅,也可以为非晶硅,本实施例不作具体限定,具体实施时,可根据实际需求进行设计。本实施例的基于LTPS制程制作的堆叠型光电二极管结构,可以使该二极管000具有良好的二极管特性的同时,在保证二极管000对光的吸收的同时,还可以利用堆叠型结构(由于p-i-n结构中的instrict层的厚度是一个光吸收程度重要的结构参量,从提高响应速度和灵敏度来看,要求instrict层的厚度应该大一些)将二极管000的p-i-n结构做到足够的厚度以充分吸收入射进二极管000的光,无需强光源即可提高光通量,增加二极管000的光敏性,还可以有利于降低光源的使用功耗。
需要说明的是,本实施例的第一部301为多晶硅,第二部401为非晶硅,第三部501可以为多晶硅,也可以为非晶硅,但是本实施例对第一部301为n型多晶硅还是P型多晶硅不作具体限定,第三部501为n型多晶硅还是P型多晶硅还是n型非晶硅还是P型非晶硅也不作具体限定,具体实施时,可根据实际需求进行设计。本实施例的二极管000的膜层结构不仅限于本实施例的衬底基板10、缓冲层20、第一膜层30、第二膜层40、第三膜层50,还可包括其他膜层结构(例如各个绝缘层等,图中未填充),本实施例不一一赘述。
需要进一步说明的是,本实施例的第一部301与第一电极601电连接,第三部501与第二电极701与电连接,其电连接的方式可通过过孔电连接,也可通过其他导电膜层(如图1中的导电膜层80)实现电连接,但不仅限于此电连接方式,还可为其他电连接方式,本实施例不作赘述。
在一些可选实施例中,请参考图2和图3,图2是本发明实施例提供的另一种二极管的剖面结构示意图,图3是本发明实施例提供的另一种二极管的剖面结构示意图,本实施例中,第一膜层30为p型多晶硅,第二膜层40为本征非晶硅,第三膜层50为n型非晶硅或n型多晶硅中的任一者。
本实施例进一步限定了第一膜层30为p型多晶硅,第二膜层40为本征非晶硅,第三膜层50为n型非晶硅或n型多晶硅中的任一者,即二极管000的第一部301为p型多晶硅(图2中用p-Si(p)表示),第二部401为本征非晶硅(图2中用α-Si(i)表示),第三部501为n型非晶硅(图2中用α-Si(n)表示,以下不一一赘述);或者,二极管000的第一部301为p型多晶硅,第二部401为本征非晶硅,第三部501为n型多晶硅(如图3);此时二极管00的第一电极601到第二电极701之间可以为p-i-n结构,第一电极601与第一部301电连接,则第一电极601为阳极,接负电位,第二电极701与第三部501电连接,则第二电极701为阴极,接正电位,从而可以使该结构的二极管000具有良好的二极管特性,且在反向偏压下工作(阴极接正电位,阳极接负电位),当二极管000受到不同强度的光照时,其反向光电流对光强具有良好的响应度,从而提高了二极管000的光敏性和感光能力。
在一些可选实施例中,请参考图4和图5,图4是本发明实施例提供的另一种二极管的剖面结构示意图,图5是本发明实施例提供的另一种二极管的剖面结构示意图,本实施例中,第一膜层30为n型多晶硅,第二膜层40为本征非晶硅,第三膜层50为p型非晶硅或p型多晶硅中的任一者。
本实施例进一步限定了第一膜层30为n型多晶硅,第二膜层40为本征非晶硅,第三膜层50为p型非晶硅或p型多晶硅中的任一者,由于二极管00的第一电极601到第二电极701之间还可以为n-i-p结构,因此第一膜层30也可为n型多晶硅,第二膜层40为本征非晶硅,第三膜层50为p型非晶硅或p型多晶硅中的任一者,即二极管000的第一部301为n型多晶硅,第二部401为本征非晶硅,第三部501为p型非晶硅(如图4);或者,二极管000的第一部301为n型多晶硅,第二部401为本征非晶硅,第三部501为p型多晶硅(如图5);此时第一电极601与第一部301电连接,则第一电极601为阴极,接正电位,第二电极701与第三部501电连接,则第二电极701为阳极,接负电位,该结构同样可以使二极管000具有良好的二极管特性,且在反向偏压下工作(阴极接正电位,阳极接负电位),当二极管000受到不同强度的光照时,其反向光电流对光强具有良好的响应度,从而提高了二极管000的光敏性和感光能力。
在一些可选实施例中,请参考图6,图6是本发明实施例提供的另一种二极管的剖面结构示意图,本实施例中,缓冲层20远离衬底基板10一侧还设置有第四膜层90,第四膜层90位于第一膜层30和第二膜层40之间,第四膜层90为非晶硅膜层,二极管000还包括第四部901,第四部901位于第四膜层90。
本实施例进一步说明了二极管000还包括位于第一膜层30和第二膜层40之间的第四膜层90,且第四膜层90为与第二膜层40一样的非晶硅膜层,且二极管的第四部901位于该第四膜层90,即二极管000的第四部901为非晶硅。本实施例的二极管000的结构是基于LTPS制程制作的堆叠型光电二极管结构,其中二极管000的第一部301、第二部401、第三部501、第四部901分别为二极管000的p-i-n-n(postive-instrict-negative-negative)结构或n-i-p-p(negative-instrict-postive-postive)结构,第一电极601和第二电极701分别为二极管000的阴极和阳极。由于第一部301位于第一膜层30,第二部401位于第二膜层40,第三部501位于第三膜层50,第四部901位于第四膜层90,而第一膜层30为多晶硅膜层,第二膜层40为非晶硅膜层,第三膜层50为多晶硅膜层或非晶硅膜层中的任一种、第四膜层90为非晶硅膜层,则第一部301为多晶硅(polycrystalline silicon,p-Si),第二部401为非晶硅(amorphous silicon,α-Si),第三部501可以为多晶硅,也可以为非晶硅,第四部901为非晶硅(amorphous silicon,α-Si),从而使光电二极管的结构通过多晶硅和非晶硅混合堆叠而成,其中,第一部301为多晶硅,可以将第一部301作为negative层或postive层使用之外,由于第一部301还与第一电极601电连接,从而使第一部301可以作为导电层使用,把光电二极管受到光照产生的光生电荷导出,从而通过对导出的光生电荷的检测实现光感检测。第二部401和第四部901均为非晶硅,均可以作为感光层使用,由于非晶硅的光敏性比多晶硅多一个量级,即非晶硅具有良好的光敏特性,从而可以保证光电二极管对光的吸收,实现光电二极管良好的感光性能的同时,进一步增加了二极管000感光层的厚度,从而进一步提高了二极管的光吸收能力,进一步提高了二极管的光敏性;而第三部501可以为多晶硅,也可以为非晶硅,本实施例不作具体限定,具体实施时,可根据实际需求进行设计。本实施例的基于LTPS制程制作的堆叠型光电二极管结构,可以使该二极管000具有良好的二极管特性的同时,在保证二极管000对光的吸收的同时,还可以利用第二部401和第四部901的双层非晶硅堆叠结构,进一步增加二极管感光层的厚度以进一步充分吸收入射进二极管000的光,继而进一步提高二极管000的光敏性。
需要说明的是,本实施例的第一部301为多晶硅,第二部401为非晶硅,第三部501可以为多晶硅,也可以为非晶硅,第四部901为非晶硅,但是本实施例对第一部301为n型多晶硅还是P型多晶硅不作具体限定,第三部501为n型多晶硅还是P型多晶硅还是n型非晶硅还是P型非晶硅也不作具体限定,对第四部901为n型非晶硅还是p型非晶硅也不作具体限定,具体实施时,可根据实际需求进行设计。
在一些可选实施例中,请参考图7、图8、图9和图10,图7是本发明实施例提供的另一种二极管的剖面结构示意图,图8是本发明实施例提供的另一种二极管的剖面结构示意图,图9是本发明实施例提供的另一种二极管的剖面结构示意图,图10是本发明实施例提供的另一种二极管的剖面结构示意图,本实施例中,第四膜层90为n型非晶硅或p型非晶硅中的任一种。
本实施例进一步限定了第四膜层90为n型非晶硅或p型非晶硅中的任一种,即第四部901可以为n型非晶硅,也可以为p型非晶硅。
即二极管000的第一部301为p型多晶硅,第四部901为p型非晶硅,第二部401为本征非晶硅,第三部501为n型非晶硅(如图7),该二极管000从第一电极601到第二电极701之间为n-i-p-p结构,此时第一电极601为阳极,接负电位,第二电极701为阴极,接正电位;
或者,二极管000的第一部301为p型多晶硅,第四部901为p型非晶硅,第二部401为本征非晶硅,第三部501为n型多晶硅(如图8),该二极管000从第一电极601到第二电极701之间为n-i-p-p结构,此时第一电极601为阳极,接负电位,第二电极701为阴极,接正电位;
由于二极管000的第一电极601到第二电极701之间还可以为p-i-n-n结构,因此二极管000的第一部301为n型多晶硅,第四部901为n型非晶硅,第二部401为本征非晶硅,第三部501为p型非晶硅(如图9),此时第一电极601为阴极,接正电位,第二电极701为阳极,接负电位;
或者,二极管000的第一部301为n型多晶硅,第四部901为n型非晶硅,第二部401为本征非晶硅,第三部501为p型多晶硅(如图10),此时第一电极601为阴极,接正电位,第二电极701为阳极,接负电位。
本实施例的二极管000在可以利用第二部401和第四部901的双层非晶硅堆叠结构,进一步增加二极管000感光层的厚度以进一步充分吸收入射进二极管000的光,继而进一步提高二极管000的光敏性的同时,还可以使二极管000具有良好的二极管特性,且在反向偏压下工作(阴极接正电位,阳极接负电位),当二极管000受到不同强度的光照时,其反向光电流对光强具有良好的响应度,从而提高了二极管000的光敏性和感光能力。
在一些可选实施例中,请继续参考图1和图6,本实施例中,第三膜层50远离衬底基板10一侧还设有透明导电层80,第三部501与第二电极701通过透明导电层80电连接。
本实施例进一步解释说明了第三部501与第二电极701是通过透明导电层80电连接的,透明导电层80位于第三膜层50远离衬底基板10一侧,具体的,透明导电层80一侧与第三部501贴合电连接后,还通过过孔与第二电极701电连接,从而实现了第三部501与第二电极701的电连接,透明导电层80在不影响第二膜层40的第二部401感测光量的同时,还可以使第三部501与第二电极701的电连接,从而将二极管000因光照产生的光信号通过透明导电层80传输至第二电极701,从而实现二极管000的感光检测。
需要说明的是,本实施例对透明导电层80的材料不作具体限定,可以为ITO(铟锡氧化物半导体透明导电膜,Indium Tin Oxides)或ATO(锑掺杂的二氧化锡,AntimonyDoped Tin Oxide)中的任一种,也可为其他透明导电材质,只需满足使该透明导电层80具有导电性的同时且为透明的即可,本实施不作赘述。
在一些可选实施例中,请参考图11,图11是本发明实施例提供的一种二极管的制作方法流程框图,本实施例提供的一种二极管的制作方法,包括:
步骤101:在衬底基板上沉积一层缓冲层和一层本征非晶硅后,通过晶化法,使本征非晶硅成为本征多晶硅;
步骤102:进行离子掺杂,使本征多晶硅成为n型多晶硅/p型多晶硅的第一膜层30;
步骤103:图形化第一膜层,形成二极管的第一部;
步骤104:沉积第一绝缘层,图形化第一绝缘层形成第一过孔;
步骤105:沉积一层本征非晶硅后,本征非晶硅的一部分作为第二膜层,另一部分进行离子掺杂,形成p型非晶硅/n型非晶硅的第三膜层;或者沉积一层本征非晶硅后,本征非晶硅的一部分作为第二膜层,另一部分先通过晶化法,使本征非晶硅成为本征多晶硅,然后对本征多晶硅进行离子掺杂,使本征多晶硅形成p型多晶硅/n型多晶硅的第三膜层;
步骤106:图形化第二膜层并在第一过孔内形成二极管的第二部,图形化第三膜层并在第一过孔内形成二极管的第三部;
步骤107:图形化第一绝缘层形成第二过孔;
步骤108:沉积一层金属层,并图形化金属层形成第一电极和第二电极,使第一电极通过第二过孔与第一部电连接,第二电极与第三部电连接。
具体而言,请参考图12-图18,图12-图18是图11所示的一种二极管的制作方法的剖面结构示意图,本实施例的二极管的制作方法可以为:
如图12:在衬底基板10上沉积一层缓冲层20和一层40~60nm本征非晶硅(即i型α-Si)后,通过准分子镭射晶化法(ELA,Excimer Laser Annealing,即准分子激光退火,通过准分子激光对非晶硅进行照射,实现非晶硅向多晶硅的转变)或固相晶化法(SPC,SolidPhase Crystallization),使本征非晶硅(即i型α-Si)成为本征多晶硅(即i型p-Si);
如图13:进行硼离子或铟离子掺杂,使本征多晶硅(即i型p-Si)成为p型多晶硅(即p型p-Si)的第一膜层30;
如图14:通过掩膜板光刻,来图形化第一膜层30,形成二极管的第一部301;
如图15:沉积第一绝缘层100(图中未填充),图形化第一绝缘层100形成第一过孔101;
如图16:在第一绝缘层100上沉积一层本征非晶硅(即i型α-Si)后,本征非晶硅(即i型α-Si)的一部分作为第二膜层40,另一部分进行磷离子或砷离子掺杂,形成n型非晶硅(即n型α-Si)的第三膜层50;
图形化第二膜层40并在第一过孔101内形成二极管的第二部401,图形化第三膜层50并在第一过孔101内形成二极管的第三部501;其中,第三部501、第二部401、第一部301相互堆叠;
如图17:再一次图形化第一绝缘层100形成第二过孔102;
如图18:沉积一层金属层110,并图形化金属层110形成第一电极601和第二电极701,使第一电极601通过第二过孔102与第一部301电连接,第三部501与第二电极701电连接。
本实施例的二极管的制作方法可形成第一部301为多晶硅,第二部401为非晶硅,第三部501为非晶硅的p-i-n结构(即上述实施例中的图2)的光电二极管,该制作的二极管具有上述实施例的有益效果,具体可以参考上述各实施例对于图2的二极管的具体说明,本实施例在此不再赘述。
可选的,本实施例的二极管的制作方法还可以为(图中未示意):
在衬底基板10上沉积一层缓冲层20和一层40~60nm本征非晶硅(即i型α-Si)后,通过准分子镭射晶化法(ELA)或固相晶化法(SPC),使本征非晶硅(即i型α-Si)成为本征多晶硅(即i型p-Si);
进行磷离子或砷离子掺杂,使本征多晶硅(即i型p-Si)成为n型多晶硅(即n型p-Si)的第一膜层30;
通过掩膜板光刻,来图形化第一膜层30,形成二极管的第一部301;
沉积第一绝缘层100,图形化第一绝缘层100形成第一过孔101;
在第一绝缘层100上沉积一层本征非晶硅(即i型α-Si)后,本征非晶硅(即i型α-Si)的一部分作为第二膜层40,另一部分硼离子或铟离子掺杂,使本征非晶硅(即i型α-Si)成为p型非晶硅(即p型α-Si)第三膜层50;
图形化第二膜层40并在第一过孔101内形成二极管的第二部401,图形化第三膜层50并在第一过孔101内形成二极管的第三部501;其中,第三部501、第二部401、第一部301相互堆叠;
再一次图形化第一绝缘层100形成第二过孔102;
沉积一层金属层110,并图形化金属层110形成第一电极601和第二电极701,使第一电极601通过第二过孔102与第一部301电连接,第三部501与第二电极701电连接。
本实施例的二极管的制作方法可形成第一部301为多晶硅,第二部401为非晶硅,第三部501为非晶硅的n-i-p结构(即上述实施例中的图4)的光电二极管,该制作的二极管具有上述实施例的有益效果,具体可以参考上述各实施例对于图4的二极管的具体说明,本实施例在此不再赘述。
可选的,本实施例的二极管的制作方法还可以为(图中未示意):
在衬底基板10上沉积一层缓冲层20和一层40~60nm本征非晶硅(即i型α-Si)后,通过准分子镭射晶化法(ELA)或固相晶化法(SPC),使本征非晶硅(即i型α-Si)成为本征多晶硅(即i型p-Si);
进行硼离子或铟离子掺杂,使本征多晶硅(即i型p-Si)成为p型多晶硅(即p型p-Si)的第一膜层30;
通过掩膜板光刻,来图形化第一膜层30,形成二极管的第一部301;
沉积第一绝缘层100,图形化第一绝缘层100形成第一过孔101;
在第一绝缘层100上沉积一层本征非晶硅(即i型α-Si)后,本征非晶硅(即i型α-Si)的一部分作为第二膜层40,另一部分先通过准分子镭射晶化法(ELA)或固相晶化法(SPC),使本征非晶硅(即i型α-Si)成为本征多晶硅(即i型p-Si),然后对本征多晶硅(即i型p-Si)进行磷离子或砷离子掺杂,形成n型多晶硅(即n型p-Si)的第三膜层50;
图形化第二膜层40并在第一过孔101内形成二极管的第二部401,图形化第三膜层50并在第一过孔101内形成二极管的第三部501;其中,第三部501、第二部401、第一部301相互堆叠;
再一次图形化第一绝缘层100形成第二过孔102;
沉积一层金属层110,并图形化金属层110形成第一电极601和第二电极701,使第一电极601通过第二过孔102与第一部301电连接,第三部501与第二电极701电连接。
本实施例的二极管的制作方法可形成第一部301为多晶硅,第二部401为非晶硅,第三部501为多晶硅的p-i-n结构(即上述实施例中的图3)的光电二极管,该制作的二极管具有上述实施例的有益效果,具体可以参考上述各实施例对于图3的二极管的具体说明,本实施例在此不再赘述。
可选的,本实施例的二极管的制作方法还可以为(图中未示意):
在衬底基板10上沉积一层缓冲层20和一层40~60nm本征非晶硅(即i型α-Si)后,通过准分子镭射晶化法(ELA)或固相晶化法(SPC),使本征非晶硅(即i型α-Si)成为本征多晶硅(即i型p-Si);
进行磷离子或砷离子掺杂,使本征多晶硅(即i型p-Si)成为n型多晶硅(即n型p-Si)的第一膜层30;
通过掩膜板光刻,来图形化第一膜层30,形成二极管的第一部301;
沉积第一绝缘层100,图形化第一绝缘层100形成第一过孔101;
在第一绝缘层100上沉积一层本征非晶硅(即i型α-Si)后,本征非晶硅(即i型α-Si)的一部分作为第二膜层40,另一部分先通过准分子镭射晶化法(ELA)或固相晶化法(SPC),使本征非晶硅(即i型α-Si)成为本征多晶硅(即i型p-Si),然后对本征多晶硅进行硼离子或铟离子掺杂,形成p型多晶硅(即p型p-Si)的第三膜层50;
图形化第二膜层40并在第一过孔101内形成二极管的第二部401,图形化第三膜层50并在第一过孔101内形成二极管的第三部501;其中,第三部501、第二部401、第一部301相互堆叠;
再一次图形化第一绝缘层100形成第二过孔102;
沉积一层金属层110,并图形化金属层110形成第一电极601和第二电极701,使第一电极601通过第二过孔102与第一部301电连接,第三部501与第二电极701电连接。
本实施例的二极管的制作方法可形成第一部301为多晶硅,第二部401为非晶硅,第三部501为多晶硅的n-i-p结构(即上述实施例中的图5)的光电二极管,该制作的二极管具有上述实施例的有益效果,具体可以参考上述各实施例对于图5的二极管的具体说明,本实施例在此不再赘述。
在一些可选实施例中,请参考图19,图19是本发明实施例提供的一种二极管的制作方法流程框图,图20是图19中步骤109的剖面结构示意图,图21是图19中步骤110的剖面结构示意图,本实施例提供的一种二极管的制作方法,还包括:
步骤109:在金属层110上再沉积一层平坦化层120,并图形化平坦化层120形成第三过孔1201和第四过孔1202(如图20);
步骤110:在平坦化层120上再沉积一层透明导电层80,使透明导电层80在第三过孔1201内与第三部501贴合,使透明导电层80通过第四过孔1202与第二电极701电连接,从而实现第二电极701与第三部501电连接(如图21)。
本实施例通过在金属层110上再沉积一层平坦化层120,从而可以使透明导电层80与第一电极601绝缘的同时,使透明导电层80与第三部501贴合电连接,与第二电极701通过第四过孔1202电连接,从而实现了第三部501与第二电极701的电连接,透明导电层80在不影响第二膜层40的第二部401感测光量的同时,还可以将二极管000因光照产生的光电流在第一电极601和第二电极701之间传输,从而实现二极管000的感光检测。
在一些可选实施例中,请参考图22,图22是本发明实施例提供的一种阵列基板0000的结构示意图,本实施例提供的阵列基板0000,包括本发明上述实施例提供的二极管000。可选的,二极管000为多个且呈阵列排布于阵列基板0000上。本实施例提供的阵列基板0000,具有本发明实施例提供的二极管000的有益效果,具体可以参考上述各实施例对于二极管000的具体说明,本实施例在此不再赘述。
在一些可选实施例中,请参考图22和图23,图23是图22中阵列基板的部分区域的剖面结构示意图(由于阵列基板包括的结构较多,本实施例的图22和图23仅示意性画出本技术方案的部分区域的剖面示意图,其余阵列基板的结构可根据现有技术中的相关结构进行理解,本实施例不作赘述),本实施例中,阵列基板0000包括显示区AA和光电探测区PDA(photoelectric detection area);
还包括遮光层130、阵列层140,遮光层130位于衬底基板10和阵列层140之间;
阵列层140的显示区AA范围内包括多个显示薄膜晶体管T1,阵列层140的光电探测区PDA范围内包括多个开关薄膜晶体管T2和多个指纹识别单元15;
阵列层140包括有源层1403、栅极层1401、源/漏极层1402,显示薄膜晶体管T1和开关薄膜晶体管T2均包括栅极161、源/漏极162、硅岛163,栅极161位于栅极层1401,源/漏极162位于源/漏极层1402,硅岛163位于有源层1403;
每个指纹识别单元15包括二极管000,二极管000的第一部301与硅岛163同层设置。
本实施例提供的阵列基板0000包括显示区AA和光电探测区PDA,显示区AA的阵列层140内包括多个显示薄膜晶体管T1,该显示薄膜晶体管T1用于实现显示区AA范围内的显示功能,光电探测区PDA的阵列层140内包括多个开关薄膜晶体管T2和多个指纹识别单元15,多个指纹识别单元15用于探测光强大小,而开关薄膜晶体管T2作为开关器件控制光电流的输出。指纹识别单元15包括上述实施例中的二极管000,从而可以使指纹识别单元15在不同光强照射下所产生的不同大小的光电流,在开关薄膜晶体管T2打开时,电流信号可以被输送到阵列基板0000上的驱动芯片(图中未示意)端进行处理,继而获取对应光强信息。并且本实施例二极管000由多晶硅和非晶硅混合堆叠而成的,由于第一部301为多晶硅,从而可以和显示区AA范围内的显示薄膜晶体管T1和光电探测区PDA的开关薄膜晶体管T2的硅岛163同层设置,即均设置在有源层1403,从而简化了工艺制程,无需另设膜层制作二极管000的第一部501,可以提高制作效率。
需要说明的是,本实施例的图23仅以二极管000包括第一部301、第二部302、第三部303为例进行示意性说明指纹识别单元15的结构,二极管00为上述实施例中的其他结构时,可根据上述实施例的附图画出阵列基板0000的剖面图,本实施例不一一赘述。
在一些可选实施例中,请参考图24和图25,图24是本发明实施例的指纹识别单元的等效电路原理图,图25是图22中阵列基板的部分区域的另一种剖面结构示意图,本实施例中,每个指纹识别单元15还包括存储电容151,存储电容151包括第三电极1511和第四电极1512,第三电极1511与第一部301同层设置,第四电极1512与栅极161同层设置。
本实施例进一步说明了指纹识别单元15的可选等效电路架构,还包括存储电容151,该存储电容151在指纹识别单元15执行光感测时,存储电容151与光电二极管000形成放电回路,以获得相应的感光信号。具体的,该存储电容151与光电二极管000并联设置,即存储电容151的第三电极1511与光电二极管000的阴极电连接,存储电容151的第四电极1512与光电二极管000的阳极电连接,在参考电压Vref传输至光电二极管000的阴极时,也对存储电容151进行充电,且在开关薄膜晶体管T2断开时,存储电容151与光电二极管000形成放电回路,存储电容151与光电二极管000的阴极连接的第三电极1511电压也逐渐下降。通过设置存储电容151,增大了指纹识别单元15的电容容量,从而降低光电二极管000阴极上的电压下降速度,可以获取到有效的感光信号,提高感测精度。并且本实施例存储电容151第三电极1511与第一部301同层设置,第四电极1512与栅极161同层设置,从而使多晶硅的第一部301、栅极绝缘层GI、栅极161堆叠构成指纹识别单元15的存储电容151,无需另设膜层制作存储电容151的第三电极1511和第四电极1512,从而简化了制程工艺,提高了制作效率。
在一些可选实施例中,请继续参考图24和图25,本实施例中,第四电极1512通过过孔1513与透明导电层80电连接。
本实施例进一步说明了在二极管000中第三部501远离衬底基板10一侧设置的透明导电层80,存储电容151的第四电极1512通过过孔1513与该透明导电层80电连接,该透明导电层80用于接入公共电位信号,从而为存储电容151和二极管000的阳极提供一个直流的静态工作点电压信号。二极管000的阳极接入的公共电位信号是指在不包括光照电流的情况下,预先给定一个直流电压。二极管000的公共电位信号是反偏的,就是要在无光照的情况下,没有电流通过。当光线照在二极管000上时,一部分载流子越过反偏形成的势垒,形成光电流且其大小与光照的强度成正比。公共电位信号的大小也要根据实际情况而定,但是一般大于二极管000的正向电压和远小于其反向击穿电压。
需要说明的是,本实施例对透明导电层80的材料不作具体限定,可以为ITO(铟锡氧化物半导体透明导电膜,Indium Tin Oxides)或ATO(锑掺杂的二氧化锡,AntimonyDoped Tin Oxide)中的任一种,也可为其他透明导电材质,只需满足使该透明导电层80具有导电性的同时且为透明的即可,本实施不作赘述。
需要进一步说明的是,本实施例的透明导电层80还可以在显示区AA范围内通过过孔与显示薄膜晶体管T1的漏极电连接,可作为显示区AA内的像素电极使用,是为控制显示区AA液晶的旋转所加的电压信号,其具体实施原理本实施不作赘述,可参考现有技术中液晶显示面板的显示原理进行理解。
在一些可选实施例中,请继续参考图25,本实施例中,遮光层130包括多个遮光部1301,硅岛163和第一部301向衬底基板10的正投影分别位于遮光部1301向衬底基板10的正投影的范围内。
本实施例进一步说明了遮光层130包括多个遮光部1301,并且进一步限定了硅岛163和第一部301向衬底基板10的正投影分别位于遮光部1301向衬底基板10的正投影的范围内,即遮光部1301向衬底基板10的正投影需覆盖硅岛163向衬底基板10的正投影,从而可以通过遮光部1301遮挡外界光线对硅岛163的照射,从而避免光线造成的漏电流对显示薄膜晶体管T1的硅岛163和开关薄膜晶体管T2的硅岛163的影响;并且,遮光部1301向衬底基板10的正投影还需覆盖第一部301向衬底基板10的正投影,从而使遮光部1301可以遮挡衬底基板10远离二极管000第一部301一侧的结构(可选的,衬底基板10远离二极管000第一部301一侧的结构包括背光模组,图中未示意)向指纹识别单元15发射的光线,从而可以避免衬底基板10远离二极管000第一部301一侧结构产生的光亮对指纹识别单元15识别光信号的影响,提高指纹识别单元15的识别灵敏度,从而提升显示面板的指纹识别效果。
在一些可选实施例中,请参考图26,图26是本发明实施例提供的一种显示面板1111的结构示意图,本实施例提供的显示面板1111,包括上述实施例中的阵列基板0000。图26实施例仅以手机为例,对显示面板1111进行说明,可以理解的是,本发明实施例提供的显示面板1111,可以是电脑、电视、电子纸、车载显示装置等其他具有显示功能的显示面板1111,本发明对此不作具体限制。本发明实施例提供的显示面板1111,具有本发明实施例提供的阵列基板0000的有益效果,具体可以参考上述各实施例对于阵列基板0000的具体说明,本实施例在此不再赘述。
通过上述实施例可知,本发明提供的二极管及其制作方法、阵列基板、显示面板,至少实现了如下的有益效果:
本发明的基于LTPS制程制作的堆叠型光电二极管结构,第一部为多晶硅,第二部为非晶硅,第三部可以为多晶硅,也可以为非晶硅,从而使光电二极管的结构通过多晶硅和非晶硅混合堆叠而成,第一部作为二极管的部分p-i-n结构使用之外,使第一部还可以作为导电层使用,把光电二极管受到光照产生的光生电荷导出,从而通过对导出的光生电荷的检测实现光感检测的同时,还可以简化工艺制程。本发明的基于LTPS制程制作的堆叠型光电二极管结构,可以使该二极管具有良好的二极管特性,在保证二极管对光的吸收的同时,还可以利用堆叠型结构将二极管的p-i-n结构做到足够的厚度以充分吸收入射进二极管的光,无需强光源即可提高光通量,增加二极管的光敏性,还可以有利于降低光源的使用功耗。由于本发明的二极管的第一部为多晶硅,因此由该二极管制作的阵列基板中可以使第一部与显示区范围内的显示薄膜晶体管和光电探测区的开关薄膜晶体管的硅岛同层设置,从而可以进一步简化工艺制程,可以提高制作效率。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上例子仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (9)
1.一种二极管,其特征在于,包括:衬底基板,所述衬底基板一侧设有缓冲层,所述缓冲层远离所述衬底基板一侧设置有第一膜层、第二膜层、第三膜层,所述第二膜层位于所述第一膜层远离所述缓冲层的一侧,所述第三膜层位于所述第二膜层远离所述缓冲层的一侧;所述缓冲层远离所述衬底基板一侧还设置有第四膜层,所述第四膜层位于所述第一膜层和所述第二膜层之间;
所述第一膜层为p型多晶硅,所述第四膜层为p型非晶硅,所述第二膜层为本征非晶硅,所述第三膜层为n型多晶硅;或者,
所述第一膜层为n型多晶硅,所述第四膜层为n型非晶硅,所述第二膜层为本征非晶硅,所述第三膜层为p型多晶硅;
所述二极管至少包括第一部、第四部、第二部、第三部、第一电极、第二电极,所述第一部位于所述第一膜层,所述第四部位于所述第四膜层,所述第二部位于所述第二膜层,所述第三部位于所述第三膜层;
所述第一电极位于所述第一部远离所述缓冲层的一侧,所述第一电极与所述第一部电连接,所述第二电极位于所述第三部远离所述缓冲层的一侧,所述第二电极与所述第三部电连接。
2.根据权利要求1所述的二极管,其特征在于,所述第三膜层远离所述衬底基板一侧还设有透明导电层,所述第三部与所述第二电极通过透明导电层电连接。
3.一种二极管的制作方法,其特征在于,包括:
在衬底基板上沉积一层缓冲层和一层本征非晶硅后,通过晶化法,使本征非晶硅成为本征多晶硅;
进行离子掺杂,使本征多晶硅成为n型多晶硅/p型多晶硅的第一膜层;
图形化所述第一膜层,形成二极管的第一部;
沉积第一绝缘层,图形化所述第一绝缘层形成第一过孔;
沉积一层本征非晶硅后,进行离子掺杂,形成p型非晶硅/n型非晶硅的第四膜层;且当所述第一膜层为n型多晶硅时,形成的所述第四膜层为n型非晶硅;当所述第一膜层为p型多晶硅时,形成的所述第四膜层为p型非晶硅;
在所述第四膜层远离所述第一膜层一侧再沉积一层本征非晶硅,本征非晶硅的一部分作为第二膜层,另一部分先通过晶化法,使本征非晶硅成为本征多晶硅,然后对本征多晶硅进行离子掺杂,使本征多晶硅形成p型多晶硅/n型多晶硅的第三膜层;且当所述第一膜层为n型多晶硅,所述第四膜层为n型非晶硅时,形成的所述第三膜层为p型多晶硅;当所述第一膜层为p型多晶硅时,所述第四膜层为p型非晶硅,形成的所述第三膜层为n型多晶硅;
图形化所述第四膜层并在所述第一过孔内形成二极管的第四部,图形化所述第二膜层并在所述第一过孔内形成二极管的第二部,图形化所述第三膜层并在所述第一过孔内形成二极管的第三部;
图形化所述第一绝缘层形成第二过孔;
沉积一层金属层,并图形化所述金属层形成第一电极和第二电极,使所述第一电极通过所述第二过孔与所述第一部电连接,所述第二电极与所述第三部电连接。
4.一种阵列基板,其特征在于,包括:权利要求1-2任一项所述的二极管。
5.根据权利要求4所述的阵列基板,其特征在于,所述阵列基板包括显示区和光电探测区;
还包括遮光层、阵列层,所述遮光层位于所述衬底基板和所述阵列层之间;
所述阵列层的所述显示区范围内包括多个显示薄膜晶体管,所述阵列层的所述光电探测区范围内包括多个开关薄膜晶体管和多个指纹识别单元;
所述阵列层包括有源层、栅极层、源/漏极层,所述显示薄膜晶体管和所述开关薄膜晶体管均包括栅极、源/漏极、硅岛,所述栅极位于所述栅极层,所述源/漏极位于所述源/漏极层,所述硅岛位于所述有源层;
每个所述指纹识别单元包括所述二极管,所述二极管的所述第一部与所述硅岛同层设置。
6.根据权利要求5所述的阵列基板,其特征在于,每个所述指纹识别单元还包括存储电容,所述存储电容包括第三电极和第四电极,所述第三电极与所述第一部同层设置,所述第四电极与所述栅极同层设置。
7.根据权利要求6所述的阵列基板,其特征在于,所述第四电极通过过孔与透明导电层电连接。
8.根据权利要求5所述的阵列基板,其特征在于,所述遮光层包括多个遮光部,所述硅岛和所述第一部向所述衬底基板的正投影分别位于所述遮光部向所述衬底基板的正投影的范围内。
9.一种显示面板,其特征在于,包括权利要求4-8任一项所述的阵列基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811612490.5A CN109686808B (zh) | 2018-12-27 | 2018-12-27 | 二极管及其制作方法、阵列基板、显示面板 |
US16/653,019 US11101304B2 (en) | 2018-12-27 | 2019-10-15 | Diode and fabrication method thereof, array substrate and display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811612490.5A CN109686808B (zh) | 2018-12-27 | 2018-12-27 | 二极管及其制作方法、阵列基板、显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109686808A CN109686808A (zh) | 2019-04-26 |
CN109686808B true CN109686808B (zh) | 2021-07-23 |
Family
ID=66190503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811612490.5A Active CN109686808B (zh) | 2018-12-27 | 2018-12-27 | 二极管及其制作方法、阵列基板、显示面板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11101304B2 (zh) |
CN (1) | CN109686808B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109950357A (zh) * | 2019-03-26 | 2019-06-28 | 京东方科技集团股份有限公司 | 一种pin器件及其制作方法、感光组件、显示装置 |
CN110197834A (zh) * | 2019-06-19 | 2019-09-03 | 厦门天马微电子有限公司 | 阵列基板及其制作方法、显示面板和指纹识别显示装置 |
CN110379864B (zh) * | 2019-06-21 | 2021-07-16 | 厦门天马微电子有限公司 | 光电二极管及其制作方法、阵列基板 |
CN110690227A (zh) * | 2019-09-05 | 2020-01-14 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法、显示装置 |
CN110634890B (zh) | 2019-10-11 | 2022-04-15 | 京东方科技集团股份有限公司 | 阵列基板、电子装置和阵列基板的制作方法 |
CN110728919B (zh) * | 2019-10-25 | 2022-04-08 | 京东方科技集团股份有限公司 | 透明显示面板及其制作方法、显示装置 |
CN110632781B (zh) * | 2019-10-30 | 2022-06-17 | 厦门天马微电子有限公司 | 显示面板、显示装置及显示面板制作方法 |
CN111370524B (zh) * | 2020-03-18 | 2021-07-23 | 武汉华星光电技术有限公司 | 感光传感器及其制备方法、阵列基板、显示面板 |
CN111430374A (zh) * | 2020-03-31 | 2020-07-17 | 华中科技大学 | 具备光学传感器的屏下指纹识别显示面板及制备方法 |
CN111384072A (zh) * | 2020-04-07 | 2020-07-07 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
CN112713161B (zh) * | 2020-12-30 | 2023-10-31 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法 |
CN112748598A (zh) * | 2021-01-08 | 2021-05-04 | 武汉华星光电技术有限公司 | 一种阵列基板、显示面板以及显示装置 |
CN112992951B (zh) * | 2021-02-07 | 2022-07-12 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
CN114973302A (zh) | 2021-02-18 | 2022-08-30 | 群创光电股份有限公司 | 生物识别感测装置及包括其的显示装置 |
CN113078171B (zh) | 2021-03-26 | 2022-07-12 | 武汉华星光电技术有限公司 | 一种阵列基板、阵列基板制程方法及显示面板 |
CN113327953B (zh) * | 2021-05-11 | 2022-09-27 | 武汉华星光电技术有限公司 | 显示面板 |
CN115016173B (zh) * | 2022-06-07 | 2023-12-15 | 武汉华星光电技术有限公司 | 背光模组及显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4784702A (en) * | 1986-04-22 | 1988-11-15 | Thomson-Csf | PIN photodiode formed from an amorphous semiconductor |
CN102800735A (zh) * | 2011-05-27 | 2012-11-28 | 索尼公司 | 光电转换元件和光电转换装置 |
CN105789226A (zh) * | 2016-05-10 | 2016-07-20 | 京东方科技集团股份有限公司 | 指纹采集器件及其制作方法、指纹采集面板及显示面板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5061040A (en) * | 1984-01-23 | 1991-10-29 | Ois Optical Imaging Systems, Inc. | Liquid crystal displays operated by amorphous silicon alloy diodes |
US6879014B2 (en) * | 2000-03-20 | 2005-04-12 | Aegis Semiconductor, Inc. | Semitransparent optical detector including a polycrystalline layer and method of making |
WO2005059971A2 (en) * | 2003-12-15 | 2005-06-30 | Koninklijke Philips Electronics N.V. | Active matrix pixel device with photo sensor |
US8138583B2 (en) * | 2007-02-16 | 2012-03-20 | Cree, Inc. | Diode having reduced on-resistance and associated method of manufacture |
US8334536B2 (en) * | 2007-03-16 | 2012-12-18 | Samsung Display Co., Ltd. | Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same |
US20090278121A1 (en) | 2008-05-08 | 2009-11-12 | Tpo Displays Corp. | System for displaying images and fabrication method thereof |
US8791419B2 (en) * | 2010-12-15 | 2014-07-29 | Carestream Health, Inc. | High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same |
WO2015141777A1 (ja) * | 2014-03-20 | 2015-09-24 | シャープ株式会社 | 光検出装置 |
CN105304656B (zh) * | 2014-06-23 | 2018-06-22 | 上海箩箕技术有限公司 | 光电传感器 |
CN108428747B (zh) * | 2018-03-22 | 2020-06-02 | 京东方科技集团股份有限公司 | 一种探测基板及其制备方法、x射线探测器 |
-
2018
- 2018-12-27 CN CN201811612490.5A patent/CN109686808B/zh active Active
-
2019
- 2019-10-15 US US16/653,019 patent/US11101304B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4784702A (en) * | 1986-04-22 | 1988-11-15 | Thomson-Csf | PIN photodiode formed from an amorphous semiconductor |
CN102800735A (zh) * | 2011-05-27 | 2012-11-28 | 索尼公司 | 光电转换元件和光电转换装置 |
CN105789226A (zh) * | 2016-05-10 | 2016-07-20 | 京东方科技集团股份有限公司 | 指纹采集器件及其制作方法、指纹采集面板及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
US11101304B2 (en) | 2021-08-24 |
US20200212081A1 (en) | 2020-07-02 |
CN109686808A (zh) | 2019-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109686808B (zh) | 二极管及其制作方法、阵列基板、显示面板 | |
CN109891487B (zh) | 显示基板、显示面板、显示基板的制备方法及驱动方法 | |
CN112055893B (zh) | 显示面板及其制作方法 | |
CN109713003B (zh) | 显示面板和显示装置 | |
CN109037293B (zh) | 显示面板及其制作方法、显示装置 | |
CN109950235B (zh) | 一种集成指纹识别功能及太阳能电池模块的显示装置 | |
TWI672544B (zh) | 紅外光偵測薄膜、紅外光偵測器件、紅外光偵測顯示裝置及紅外光偵測薄膜的製備方法 | |
TWI755525B (zh) | 光偵測薄膜、光偵測器件、光偵測顯示裝置及光偵測薄膜的製備方法 | |
US11515346B2 (en) | Touch screen panel for sensing touch using TFT photodetectors integrated thereon | |
TWI667801B (zh) | 顯示裝置整合紅外畫素的光偵測裝置 | |
US11450703B2 (en) | Photodetection apparatus and photodetection sensor used therefor | |
Tai et al. | Light-controlled gap-type TFT used for large-area under-screen fingerprint sensor | |
CN105633095A (zh) | 一种阵列基板及显示面板 | |
JP2010251496A (ja) | イメージセンサー | |
US7915648B2 (en) | Light-receiving element and display device | |
CN106252454B (zh) | 一种光电探测器及光电探测装置 | |
CN101714589A (zh) | 光电转换元件、光电转换装置、及图像传感器 | |
US11189740B2 (en) | Photoelectric sensor and manufacturing method thereof | |
CN110379864B (zh) | 光电二极管及其制作方法、阵列基板 | |
CN112673240A (zh) | 光电检测电路、光电检测装置以及电子装置 | |
CN115295567B (zh) | 一种阵列基板及电子设备 | |
CN114678440B (zh) | 光电薄膜晶体管、指纹识别电路及显示装置 | |
TWI400814B (zh) | 光接收元件及顯示裝置 | |
CN113887531A (zh) | 一种纹路识别基板、其驱动方法及装置 | |
CN117153927A (zh) | 光电器件、光电探测装置、显示面板及光电器件制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |