CN115295567B - 一种阵列基板及电子设备 - Google Patents

Abstract

本发明公开了一种阵列基板及电子设备，阵列基板包括衬底、光探测单元、第一膜层和薄膜晶体管；光探测单元位于衬底的一侧；第一膜层位于半导体层与衬底之间；第一膜层包括至少一层第一子膜层，第一子膜层为透光膜层；薄膜晶体管位于光探测单元远离衬底的一侧；薄膜晶体管与光探测单元电连接；光探测单元包括光探测子部，光探测子部在衬底上的正投影与薄膜晶体在衬底上的正投影不交叠；光线自衬底远离光探测单元的一侧射入阵列基板。本发明实施例的技术方案可以避免光探测单元的制备过程影响薄膜晶体管的性能。

Description

一种阵列基板及电子设备

技术领域

本发明涉及光探测技术领域，尤其涉及一种阵列基板及电子设备。

背景技术

光探测器广泛应用于消费电子、通讯设备、工业控制、智能仪表等多个领域，可以实现诸如指纹识别、摄像、X射线探测、红外线探测、荧光探测等各种不同的光探测功能。

光探测器可以包括光检测元件以及与光检测元件电连接的一个或多个光探测像素，光探测像素通常包括电连接的光探测单元和开关单元。在进行光探测期间，光检测元件通过控制开关单元的导通，可以接收到光探测单元基于光照而生成的光电感应信号(由于光照而产生的电信号)，从而可以实现光信号的探测。

光探测器通常包括光电二极管和薄膜晶体管，薄膜晶体管与其他检测电路配合从而实现光电信号检测。但是研究发现，现有的光探测器中薄膜晶体管容易发生特性偏移，而且不同区域的薄膜晶体管的特性偏移程度可能不同，从而导致光探测的检测精度和均一性下降。

发明内容

本发明提供了一种阵列基板及电子设备，以避免光探测单元的制备过程影响薄膜晶体管的性能。

第一方面，本发明提供了一种阵列基板，包括：

衬底；

光探测单元，位于衬底的一侧；沿垂直于衬底所在平面的方向，光探测单元包括层叠设置的第一电极、半导体层和第二电极，第一电极位于半导体层靠近衬底的一侧，第二电极位于半导体层远离衬底的一侧；

第一膜层，位于半导体层与衬底之间；第一膜层包括至少一层第一子膜层，第一子膜层为透光膜层；

薄膜晶体管，位于光探测单元远离衬底的一侧；薄膜晶体管与光探测单元电连接；光探测单元包括光探测子部，光探测子部在衬底上的正投影与薄膜晶体在衬底上的正投影不交叠；

光线自衬底远离光探测单元的一侧射入阵列基板。

第二方面，本发明提供了一种电子设备，具有光探测功能，包括光检测元件以及本发明任一实施例提供的阵列基板；光检测元件分别与薄膜晶体管和光探测单元电连接。

本发明实施例的技术方案，通过设置薄膜晶体管位于光探测单元远离衬底的一侧，从而可以在阵列基板的制备过程中，降低薄膜晶体管发生特性偏移的风险，保证光探测的精度和均一性；此外，通过设置光探测单元中存在光探测子部与薄膜晶体管在衬底上的正投影不交叠，使得光探测单元具有较大的光探测面积，提高光探测性能。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种阵列基板的俯视结构示意图；

图2是沿图1中AA’截取的阵列基板的剖面结构示意图；

图3是本发明实施例中光探测单元的半导体层和第一电极的一种俯视示意图；

图4是本发明实施例中光探测单元的半导体层和第一电极的另一种俯视示意图；

图5是沿图1中AA’截取的另一种阵列基板的剖面结构示意图；

图6是本发明实施提供的光探测单元实现光探测的电路原理示意图；

图7是本发明实施例提供的另一种阵列基板的俯视结构示意图；

图8是图7中Q区域的一种版图结构示意图；

图9是图7中Q区域的另一种版图结构示意图；

图10是本发明实施例提供的另一种阵列基板的剖面结构示意图；

图11是本发明实施例提供的另一种阵列基板的剖面结构示意图；

图12是本发明实施例提供的另一种阵列基板的剖面结构示意图；

图13是本发明实施例提供的一种电子设备的结构示意图；

图14是本发明实施例提供的另一种电子设备的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

现有技术中，薄膜晶体管制备完成后，在薄膜晶体管上方制备光探测单元，例如PIN光电二极管。为了提高光电探测效率，PIN光电二极管中的半导体层通常较厚，为了防止应力积累，相关工艺采用低温低速进行半导体层的沉积，导致在沉积过程中，部分离子(主要是H离子)慢慢侵入至薄膜晶体管处，导致薄膜晶体管的特性出现偏移，从而导致薄膜晶体管的漏电流发生变化，进而影响光探测单元响应光照而生成的光电感应信号的准确性，影响光探测的精度。另外，在半导体层的沉积过程中，受到工艺波动的影响，不同区域的薄膜晶体管受到离子侵入程度可能不同，进而导致不同区域的薄膜晶体管的特性偏移程度不同，影响光探测的均一性。

为解决上述问题，本发明实施例提供了一种阵列基板，该阵列基板包括衬底、光探测单元、第一膜层和薄膜晶体管，其中，光探测单元位于衬底的一侧；沿垂直于衬底所在平面的方向，光探测单元包括层叠设置的第一电极、半导体层和第二电极，第一电极位于半导体层靠近衬底的一侧，第二电极位于半导体层远离衬底的一侧；第一膜层位于半导体层与衬底之间；第一膜层包括至少一层第一子膜层，第一子膜层为透光膜层；薄膜晶体管位于光探测单元远离衬底的一侧；薄膜晶体管与光探测单元电连接；光探测单元包括光探测子部，光探测子部在衬底上的正投影与薄膜晶体在衬底上的正投影不交叠；光线自衬底远离光探测单元的一侧射入阵列基板。

采取以上方案，由于薄膜晶体管位于光探测单元远离衬底的一侧，从而可以在阵列基板的制备过程中，降低薄膜晶体管发生特性偏移的风险，保证光探测的精度和均一性；此外，由于光探测单元中存在光探测子部与薄膜晶体管在衬底上的正投影不交叠，使得光探测单元具有较大的面积，提高光探测性能。

以上是本申请的核心思想，基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护的范围。以下将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

图1是本发明实施例提供的一种阵列基板的俯视结构示意图，图2是沿图1中AA’截取的阵列基板的剖面结构示意图，如图1和图2所示，本发明实施例提供的阵列基板100包括衬底1、光探测单元2、第一膜层3和薄膜晶体管4；光探测单元2位于衬底1的一侧；沿垂直于衬底1所在平面的方向，光探测单元2包括层叠设置的第一电极21、半导体层22和第二电极23，第一电极21位于半导体层22靠近衬底1的一侧，第二电极23位于半导体层22远离衬底1的一侧；第一膜层3位于半导体层22与衬底1之间，第一膜层3包括至少一层第一子膜层31，第一子膜层31为透光膜层；薄膜晶体管4位于光探测单元2远离衬底1的一侧，薄膜晶体管4与光探测单元2电连接；光探测单元2包括光探测子部201，光探测子部201在衬底1上的正投影与薄膜晶体在衬底1上的正投影不交叠。如图2箭头所示，本发明实施例中，光线自衬底1远离光探测单元2的一侧射入阵列基板100。

如图1所示，阵列基板100上可以包括多个光探测像素10，多个光探测像素10可以按照一定方式阵列排布，图1仅以多个光探测像素10呈矩形阵列排布为例进行示意。

结合图1和图2所示，本实施例中，光探测像素10包括光探测单元2和薄膜晶体管4，且薄膜晶体管4位于光探测单元2远离衬底1的一侧。如此设置，可以通过调整薄膜晶体管4和光探测单元2的相对位置改变二者的制备顺序，先制备光探测单元2，再制备薄膜晶体管4，从而可以避免光探测单元2的制备过程对薄膜晶体管4的性能产生影响。

继续参见图2，薄膜晶体管4与光探测单元2电连接，通过控制薄膜晶体管4的通断，可以控制光探测单元2基于光照产生的光电感应信号的传输线路的通断，后续对该电路做详细说明，在此暂不做赘述。具体的，如图2所示，光探测单元2包括层叠设置的第一电极21、半导体层22和第二电极23，薄膜晶体管4包括栅极41、第一极42和第二极43，第一极42和第二极43均位于栅极41远离衬底1的一侧。薄膜晶体管4与光探测单元2电连接，具体是指，薄膜晶体管4的第一极42与光探测单元2的第二电极23电连接，由于薄膜晶体管4的第一极42和光探测单元2的第二电极23位于不同的膜层，因此，可选薄膜晶体管4的第一极42与光探测单元2的第二电极23通过第二过孔52电连接。可选地，第一极42为薄膜晶体管4的源极，第二极43为薄膜晶体管4的漏极；或者，第一极42为薄膜晶体管4的漏极，第二极43为薄膜晶体管4的源极。

可选地，光探测单元2为PIN光电二极管，相应的，第一电极21为PIN光电二极管的阳极，第一电极21为PIN光电二极管的阴极，沿第一电极21指向第二电极23的方向，半导体层22包括依次层叠设置的P型半导体层、本征半导体层和N型半导体层。

如图2所示，本实施例中，光探测单元2包括光探测子部201，光探测子部201在衬底1上的正投影与薄膜晶体管4在衬底1上的正投影不交叠，如此，可使光探测单元2具有较大的光探测面积，提高光探测性能。

如图2中的箭头所示，本实施例中，光线自衬底1远离光探测单元2的一侧射入阵列基板100，为保证半导体层22对光的接收，半导体层22与衬底1之间设置有至少一层透光的第一子膜层31。为便于描述，本实施例将所有第一子膜层31统称为第一膜层3，第一膜层3可以包括一个第一子膜层31，也可以包括多个第一子膜层31，本发明实施例对各第一子膜层31的材料或者说功能不作限制，至少保证第一子膜层31具有透光性即可。此外，各第一子膜层31在衬底1上的正投影与至少部分半导体层22在衬底1上的正投影交叠即可，换句话说，半导体层22靠近衬底1一侧的至少部分表面可以接收到光线即可。示例性的，第一子膜层31可以为绝缘层。

综上，本发明实施例通过设置薄膜晶体管位于光探测单元远离衬底的一侧，从而可以在阵列基板的制备过程中，降低薄膜晶体管发生特性偏移的风险，保证光探测的精度和均一性；此外，通过设置光探测单元中存在光探测子部与薄膜晶体管在衬底上的正投影不交叠，使得光探测单元具有较大的光探测面积，提高光探测性能。

在上述实施例的基础上，如图2所示，可选地，第一电极21不透光，且第一电极21在衬底1上的正投影的面积小于半导体层22在衬底1上的正投影的面积。由于第一电极21位于半导体层22靠近衬底1的一侧，当第一电极21不透光时，通过设置第一电极21在衬底1上的正投影的面积小于半导体层22在衬底1上的正投影的面积，可以保证光线能够通过衬底1和第一膜层3被半导体层22吸收，保证光探测能力。此外，在阵列基板的制备过程中，远离衬底1一侧的结构需要以相对靠近衬底1一侧的结构作为对位标记来确定其成膜位置，相比于第一电极21采用透明电极而言，本发明实施例通过设置第一电极21不透光，更有利于观察第一电极21的位置，确保对位精度。

当然，在其他实施例中，也可以设置第一电极21为透明电极，此时，第一电极21在衬底1上的正投影可以与半导体层22在衬底1上的正投影重叠；此外，可以通过额外设置对位标记的方式，确保对位精度。

进一步地，当第一电极21不透光时，可选地，第一电极21在衬底1上的正投影位于半导体层22在衬底1上的正投影的至少部分边缘区域。如此设置，可以在保证导电性的同时，使半导体层22具有较大的光探测面积。示例性的，图3是本发明实施例中光探测单元的半导体层和第一电极的一种俯视示意图，如图3所示，在一实施例中，可以设置第一电极21位于半导体层22的角落。图4是本发明实施例中光探测单元的半导体层和第一电极的另一种俯视示意图，如图4所示，在另一实施例中，可以设置第一电极21围绕半导体层22的边缘。此外，在其他实施例中，还可以设置第一电极21位于半导体层22的一个侧边。

当第一电极21不透光时，可选地，第一电极21为金属电极。示例性的，第一电极21可以采用铜、率、钼、钛、钼钛合金或钼铌合金等金属材料，当然也不限于以上金属材料。金属具有良好的导电性，且不透光，可以确保对位精度和导电性。

图5是沿图1中AA’截取的另一种阵列基板的剖面结构示意图，如图5所示，当第一电极21不透光，例如第一电极21为金属电极时，可选地，第一膜层3包括绝缘层312和透明电极层311；透明电极层311与半导体层22接触，绝缘层312位于透明电极层311与第一电极21所在膜层之间；绝缘层312包括第一过孔51，透明电极层311与第一电极21通过第一过孔51接触。

具体的，阵列基板中，透明电极层311包括与光探测单元2的半导体层22对应设置的多个独立的透明电极(图5仅示意出其中一个光探测单元2对应的透明电极)，透明电极在衬底1上的正投影与光探测单元2的半导体层22在衬底1上的正投影近似重叠。通过在半导体层22和金属材料制成的第一电极21之间设置透明电极，可以起到过渡作用，避免金属电极(即第一电极21)与半导体层22直接接触，降低接触电阻，改善光探测单元2的电性能。此外，通过在第一电极21与透明电极层311之间设置绝缘层312，使第一电极21和透明电极层311通过第一过孔51接触，可使透明电极层311形成于平整的绝缘层312上，进而保证半导体层22的平整度，降低对光线传播的影响。

可选地，薄膜晶体管4为氧化物半导体晶体管。示例性的，薄膜晶体管4可以是铟镓锌氧化物晶体管(Indium Gallium Zinc Oxide，IGZO)，IGZO薄膜晶体管具有低漏电、高迁移率的特点，而光探测单元2响应光照生成的光电流相对较小，采用IGZO薄膜晶体管可以减小光电流的损失，保证光探测结果的准确性。

另外，如图5所示，薄膜晶体管4还包括有源层44，对于单栅型的IGZO薄膜晶体管而言，有源层44与栅极41绝缘设置，且通常位于栅极41远离衬底1的一侧。因此，若采用现有技术，先制备IGZO薄膜晶体管，再制备PIN光电二极管，由于有源层44更靠近PIN光电二极管，使得PIN光电二极管的制备过程中，会有部分离子慢慢侵入IGZO薄膜晶体管的有源层44中，导致IGZO薄膜晶体管的特性出现偏移。而采用本发明实施例提供的技术方案，设置薄膜晶体管4位于PIN光电二极管远离衬底1的一侧，可以先制备PIN光电二极管，再制备薄膜晶体管4，从而可以避免PIN光电二极管的制备过程对IGZO薄膜晶体管的性能产生影响。

如图5所示，薄膜晶体管4还包括有源层44和刻蚀阻挡结构45；有源层44与栅极41绝缘设置，且位于栅极41远离衬底1的一侧；刻蚀阻挡结构45位于有源层44远离衬底1的一侧，且刻蚀阻挡结构45在衬底1上的正投影的面积小于有源层44在衬底1上的正投影的面积；第一极42和第二极43同层设置，且均与有源层44接触。

本实施例中，可选地，有源层44为氧化物半导体有源层，例如IGZO。可以理解的，第一极42和第二极43通过对整层电极层进行图案化(刻蚀)得到，本实施通过在有源层44远离衬底1的一侧设置刻蚀阻挡结构45，可以避免在刻蚀过程中对有源层44产生影响。

如图5所示，可选地，阵列基板还包括存储电容6，存储电容6包括第一电容极板61和第二电容极板62，第一电容极板61与光探测单元2的第二电极23电连接，第二电容极板62用于接收固定电位信号。存储电容6主要用于对光探测单元2基于光照产生的光电感应信号进行存储。图6是本发明实施提供的光探测单元实现光探测的电路原理示意图，下面结合图6所示电路对光探测像素10的工作原理和阵列基板的版图结构做进一步详细说明。

如图6所示，光探测像素10包括光探测单元2、薄膜晶体管4和存储电容6，光探测单元2的第一电极21与光检测元件210电连接，光探测单元2的第二电极23分别与薄膜晶体管4的第一极42以及存储电容6的第一电容极板61电连接，薄膜晶体管4的第二极43与光检测元件210电连接，薄膜晶体管4的栅极41与开关控制信号端Scan电连接，存储电容6的第二电容极板62与固定电位信号端Vcom电连接。

以光探测单元2为PIN光电二极管为例，其应用于光探测时工作于反向偏压下，即第一电极21施加负电压(反向偏压)，第二电极23施加正电压，或者说第一电极21相对于第二电极23为负电压。当PIN光电二极管工作在反向偏压下时，若无光照，则反向电流很小，称为暗电流，有光照时，在光照条件下，当光线进入本征半导体层，且光子能量大于半导体材料的禁带宽度时，产生光生载流子，在电场的作用下，形成光生电流(即上述光电感应信号)，且光照强度越大，光生电流越大，从而可以基于光生电流确定光照强度等光学参数。

具体的，第一电极21的反向偏压、薄膜晶体管4的栅极41的开关控制信号以及固定电位信号端Vcom的固定电位信号均可由光检测元件210直接输出或间接控制输出，同时，光检测元件210可以在控制薄膜晶体管4导通时，接收光电感应信号。示例性的，光检测元件210可以是驱动芯片，光检测元件210可以设置于阵列基板上，也可以设置于柔性电路板上，通过柔性电路板实现光检测元件210与阵列基板上的线路连接。

示例性的，图7是本发明实施例提供的另一种阵列基板的俯视结构示意图，图7以光检测元件210位于阵列基板100上为例进行示意。结合图6和图7所示，可选地，阵列基板100还包括偏置信号线71、控制信号线72、探测信号线73和栅极驱动电路110，偏置信号线71分别与光检测元件210和第一电极21电连接，用于向第一电极21传输反向偏置信号；控制信号线72分别与栅极驱动电路110和同一行的薄膜晶体管4的栅极41电连接，栅极驱动电路110还与光检测元件210电连接，栅极驱动电路110用于在光检测元件210的控制下，利用各条控制信号线72向各行薄膜晶体管4的栅极41传输开关控制信号，以控制薄膜晶体管4的通断；探测信号线73分别与光检测元件210和薄膜晶体管4的第二极43电连接，用于传输光电感应信号，具体用于在薄膜晶体管4导通时，将存储电容6存储的光电感应信号传输至光检测元件210。此外，如图6所示，阵列基板还包括固定电位信号线74，用于向第二电容极板62传输固定电位信号，图7未示出该固定电位信号线，后续结合版图结构示意固定电位信号线74的设置方式。

结合图6和图7，光探测像素10阵列排布时，其工作原理是，光检测元件210通过偏置信号线71向各PIN光电二极管的第一电极21施加反向偏置电压，以及通过固定电位信号线74向第二电容极板62施加固定电位信号，在光照情况下，各PIN光电二极管产生光电感应信号，并存储于对应的存储电容6中；进一步地，光检测元件210通过栅极驱动电路110向各条控制信号线72依次输出使能信号(控制薄膜晶体管4导通的电压信号)，使各行薄膜晶体管4逐行导通，进而光检测元件210可以通过探测信号线73逐行接收各PIN光电二极管产生的光电感应信号，实现光探测。

图8是图7中Q区域的一种版图结构示意图，如图8所示，阵列基板还包括偏置信号线71、控制信号线72和探测信号线73；偏置信号线71具有与光探测单元2的第一电极21同层设置的部分，且与第一电极21电连接，用于向第一电极21传输反向偏置信号；控制信号线72具有与薄膜晶体管4的栅极41同层设置的部分，且与栅极41电连接，用于向栅极41传输开关控制信号；探测信号线73具有与薄膜晶体管4的第二极43同层设置的部分，且与第二极43电连接，用于传输光电感应信号。此外，阵列基板还包括固定电位信号线74，固定电位信号线74具有与第二电容极板62同层设置的部分，用于向第二电容极板62传输固定电位信号。

结合图5和图8所示，可选地，第一电容极板61和第二电容极板62在衬底1上的正投影均与光探测单元2的第二电极23在衬底1上的正投影交叠。如此设置，由于光探测单元2具有较大的光探测面积，通过设置第一电容极板61和第二电容极板62在衬底1上的正投影均与光探测单元2的第二电极23在衬底1上的正投影交叠，可使第一电容极板61和第二电容极板62具有较大的面积，使存储电容6具有较大的电容，可以存储更大的光电感应信号，有利于提升光探测器的性能；此外，还可使光探测像素10的结构更加紧凑，在相同面积内可以设置更多数量的光探测像素10，提高光探测器的像素分辨率。

如图5所示，可选地，第一电容极板61与薄膜晶体管4的第一极42同层设置，第二电容极板62位于第一电容极板61和第二电极23之间。由于第一电容极板61和光探测单元2的第二电极23电连接，因此，二者电位相同，通过设置第二电容极板62位于第一电容极板61和第二电极23之间，相当于增加了电容极板间的正对面积，从而可以进一步提高存储电容6的电容。

此外，通过设置第一电容极板61与薄膜晶体管4的第一极42同层设置，可以避免额外增加阵列基板的膜层数量，有利于阵列基板的薄型化，进而有利于光探测器的薄型化。同理，如图5所示，可选地，第二电容极板62与薄膜晶体管4的栅极41同层设置。

如图5和图8所示，光探测单元2在衬底1上的正投影与薄膜晶体管4在衬底1上的正投影存在交叠部分。如此设置，可以进一步增大光探测单元2的光探测面积(开口率)，提高光探测能力。当然，此设置方式仅为示意并非限定。图9是图7中Q区域的另一种版图结构示意图，如图9所示，在其他实施例中，可选光探测单元2在衬底1上的正投影与薄膜晶体管4在衬底1上的正投影不交叠，如此设置，可以减小薄膜晶体管4的栅极41与光探测单元2的第二电极23之间的信号干扰，有利于保证光探测像素10的光探测功能正常运行。

在上述任一实施例的基础上，图10是本发明实施例提供的另一种阵列基板的剖面结构示意图，如图10所示，可选地，阵列基板还包括闪烁体层8，闪烁体层8位于衬底1远离光探测单元2的一侧。如此设置，可以实现X射线的探测。本发明实施例对闪烁体层8的材料不作特殊限定，本领域技术人员可以根据需求自行选择闪烁体层的材料。

图11是本发明实施例提供的另一种阵列基板的剖面结构示意图，如图11所示，阵列基板还包括发光层9，发光层9位于衬底1远离光探测单元2的一侧。如此设置，可以实现指纹识别。

具体的，发光层9中可以包括指纹识别光源，当手指放在光探测器的指纹识别区(该指纹识别区位于衬底1远离光探测单元2的一侧)时，发光层9发出的光被手指反射，进而被光探测单元2接收，各光探测单元2产生的光电感应信号被光检测元件210接收后，可按照一定的成像原理(软件算法)形成手指的指纹图形，达到指纹识别的目的。发光层9中的发光器件可以为条形的，或者也可以是颗粒状的，本发明实施例对发光器件的形状不作限定。发光器件发出的光例如可以是红外光或可见光，本发明实施例对发光器件的发光类型亦不做限定。

图12是本发明实施例提供的另一种阵列基板的剖面结构示意图，如图12所示，可选地，发光层9包括多个发光单元91，光探测单元2在衬底1上的正投影与发光单元91在衬底1上的正投影不交叠。如此设置，相邻发光单元91之间的区域可形成透光区，使手指反射的光能够被光探测单元2接收。在一实施例中，发光单元91的具体结构可以参照有机发光二极管显示面板中的子像素进行设计，此时，子像素可复用为指纹识别光源。通常，子像素包括有机发光二极管以及相应的像素驱动电路，其具体结构在此不做过多说明。

基于同一发明构思，本发明实施例还提供了一种电子设备，该电子设备具有光探测功能，例如光探测器或者任何集成有光探测功能的设备，诸如手机、电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

图13是本发明实施例提供的一种电子设备的结构示意图，如图13所示，电子设备200包括光检测元件210以及上述任一实施例提供的阵列基板100；光检测元件210分别与薄膜晶体管4和光探测单元2电连接(参照图6或图7)。由于该电子设备200包括上述实施例提供的阵列基板100，因而具备与上述阵列基板100相同的有益效果，相同之处可参照上述阵列基板实施例的描述，在此不再赘述。此外，该电子设备的具体工作原理可参照上文图6和图7相关内容的描述，在此不再赘述。

如图13所示，光检测元件可以设置于柔性电路板220上，通过柔性电路板220与阵列基板100上的线路电连接。此外，参照图7，在其他实施例中，光检测元件210也可以设置于阵列基板上。

图14是本发明实施例提供的另一种电子设备的结构示意图，如图14所示，可选地，电子设备200还包括壳体230，壳体230包括相互连接的底部231和侧壁232，底部231所在平面与侧壁232所在平面相交；阵列基板内嵌于底部231和侧壁232围成的空间内，且衬底1位于光探测单元2远离底部231的一侧。

传统的光探测器中，由于光探测单元2位于薄膜晶体管4远离衬底1的一侧，因此，在对阵列基板等结构进行封装形成光探测器时，需要在光探测单元2远离衬底1的一侧设置透明的玻璃盖板，导致设备厚度增加。而本发明实施例中，由于光探测单元2靠近衬底1设置，衬底1远离光探测单元2的一侧为入光侧，因此，可以将衬底1复用为玻璃盖板，从而可以减小电子设备的厚度。具体的，如图14所示，可以保留衬底1的边缘部分，将阵列基板倒置于壳体230中，使衬底1位于光探测单元2远离壳体230的底部231的一侧，复用为玻璃盖板。衬底1与壳体230之间可以通过封胶等本领域技术人员任意可知的方式进行固定，本发明实施例对此不作限定。此外，由于薄膜晶体管4位于光探测单元2远离衬底1的一侧，使得薄膜晶体管4更加靠近壳体230，从而可以利用壳体230保护薄膜晶体管4，还可以利用壳体230遮挡环境光线，避免环境光线照射至薄膜晶体管4而产生光漏流等缺陷。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (17)

1.一种阵列基板，其特征在于，包括：

衬底；

光探测单元，位于所述衬底的一侧；沿垂直于所述衬底所在平面的方向，所述光探测单元包括层叠设置的第一电极、半导体层和第二电极，所述第一电极位于所述半导体层靠近所述衬底的一侧，所述第二电极位于所述半导体层远离所述衬底的一侧；

第一膜层，位于所述半导体层与所述衬底之间；所述第一膜层包括至少一层第一子膜层，所述第一子膜层为透光膜层；

薄膜晶体管，位于所述光探测单元远离所述衬底的一侧；所述薄膜晶体管与所述光探测单元电连接；所述光探测单元包括光探测子部，所述光探测子部在所述衬底上的正投影与所述薄膜晶体在所述衬底上的正投影不交叠；

光线自所述衬底远离所述光探测单元的一侧射入所述阵列基板；

所述薄膜晶体管为氧化物半导体晶体管；

所述薄膜晶体管包括栅极、第一极和第二极，所述第一极和所述第二极均位于所述栅极远离所述衬底的一侧；所述薄膜晶体管的第一极与所述光探测单元的第二电极通过第二过孔电连接；

所述第一极为所述薄膜晶体管的源极，所述第二极为所述薄膜晶体管的漏极；或者，所述第一极为所述薄膜晶体管的漏极，所述第二极为所述薄膜晶体管的源极；

所述阵列基板还包括偏置信号线、控制信号线和探测信号线；

所述偏置信号线具有与所述光探测单元的第一电极同层设置的部分，且与所述第一电极电连接，用于向所述第一电极传输反向偏置信号；

所述控制信号线具有与所述薄膜晶体管的栅极同层设置的部分，且与所述栅极电连接，用于向所述栅极传输开关控制信号；

所述探测信号线具有与所述薄膜晶体管的第二极同层设置的部分，且与所述第二极电连接，用于传输光电感应信号。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一电极不透光，且所述第一电极在所述衬底上的正投影的面积小于所述半导体层在所述衬底上的正投影的面积。

3.根据权利要求2所述的阵列基板，其特征在于，所述第一电极在所述衬底上的正投影位于所述半导体层在所述衬底上的正投影的至少部分边缘区域。

4.根据权利要求2所述的阵列基板，其特征在于，所述第一电极为金属电极。

5.根据权利要求2所述的阵列基板，其特征在于，所述第一膜层包括绝缘层和透明电极层；所述透明电极层与所述半导体层接触，所述绝缘层位于所述透明电极层与所述第一电极所在膜层之间；所述绝缘层包括第一过孔，所述透明电极层与所述第一电极通过所述第一过孔接触。

6.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括有源层和刻蚀阻挡结构；

所述有源层与所述栅极绝缘设置，且位于所述栅极远离所述衬底的一侧；

所述刻蚀阻挡结构位于所述有源层远离所述衬底的一侧，且所述刻蚀阻挡结构在所述衬底上的正投影的面积小于所述有源层在所述衬底上的正投影的面积；

所述第一极和所述第二极同层设置，且均与所述有源层接触。

7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括存储电容；

所述存储电容包括第一电容极板和第二电容极板，所述第一电容极板与所述光探测单元的第二电极电连接，所述第二电容极板用于接收固定电位信号。

8.根据权利要求7所述的阵列基板，其特征在于，所述第一电容极板和所述第二电容极板在所述衬底上的正投影均与所述光探测单元的第二电极在所述衬底上的正投影交叠。

9.根据权利要求8所述的阵列基板，其特征在于，所述第一电容极板与所述薄膜晶体管的第一极同层设置，所述第二电容极板位于所述第一电容极板和所述第二电极之间。

10.根据权利要求9所述的阵列基板，其特征在于，所述第二电容极板与所述薄膜晶体管的栅极同层设置。

11.根据权利要求1所述的阵列基板，其特征在于，沿所述第一电极指向所述第二电极的方向，所述半导体层包括依次层叠设置的P型半导体层、本征半导体层和N型半导体层。

12.根据权利要求1所述的阵列基板，其特征在于，所述光探测单元在所述衬底上的正投影与所述薄膜晶体管在所述衬底上的正投影存在交叠部分。

13.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括闪烁体层，所述闪烁体层位于所述衬底远离所述光探测单元的一侧。

14.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括发光层，所述发光层位于所述衬底远离所述光探测单元的一侧。

15.根据权利要求14所述的阵列基板，其特征在于，所述发光层包括多个发光单元，所述光探测单元在所述衬底上的正投影与所述发光单元在所述衬底上的正投影不交叠。

16.一种电子设备，具有光探测功能，其特征在于，包括光检测元件以及权利要求1-15任一项所述的阵列基板；所述光检测元件分别与所述薄膜晶体管和所述光探测单元电连接。

17.根据权利要求16所述的电子设备，其特征在于，所述电子设备还包括壳体，所述壳体包括相互连接的底部和侧壁，所述底部所在平面与所述侧壁所在平面相交；

所述阵列基板内嵌于所述底部和所述侧壁围成的空间内，且所述衬底位于所述光探测单元远离所述底部的一侧。