CN109658969A - 存储器***及其操作方法 - Google Patents

存储器***及其操作方法 Download PDF

Info

Publication number
CN109658969A
CN109658969A CN201811174027.7A CN201811174027A CN109658969A CN 109658969 A CN109658969 A CN 109658969A CN 201811174027 A CN201811174027 A CN 201811174027A CN 109658969 A CN109658969 A CN 109658969A
Authority
CN
China
Prior art keywords
voltage
sampling
over
hard
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811174027.7A
Other languages
English (en)
Other versions
CN109658969B (zh
Inventor
李载允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109658969A publication Critical patent/CN109658969A/zh
Application granted granted Critical
Publication of CN109658969B publication Critical patent/CN109658969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种非易失性存储器***和存储器操作的设计，其能够分配与来自存储器单元的硬数据值相关联的可靠性值，并基于该可靠性值对硬数据执行错误校正操作。存储器***的一个示例包括：非易失性存储器装置，包括多个存储器单元；控制器，基于存储器单元的硬读取电压通过执行硬读取操作来获得硬数据，并且基于可靠性值对硬数据执行错误校正操作。

Description

存储器***及其操作方法
相关申请的交叉引用
本申请要求于2017年10月11日提交的申请号为10-2017-0130123的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
公开的技术和各个实施例总体涉及一种存储器***，更特别地，涉及一种包括非易失性存储器装置的存储器***。
背景技术
存储器***响应于写入请求存储由外部装置提供的数据。存储器***还可响应于读取请求将存储的数据提供给外部装置。使用存储器***的外部装置的示例包括计算机、数码相机、移动电话等。存储器***可在外部装置的制造期间被嵌入在外部装置中，或者可被单独制造，并且然后连接到外部装置。
发明内容
本专利文件提供了非易失性存储器***和存储器操作的设计，其能够分配与来自存储器单元的硬数据值相关联的可靠性值，并基于该可靠性值对硬数据执行错误校正操作。
在一个实施例中，存储器***可包括：非易失性存储器装置，包括多个存储器单元，并且可进行操作以在读取操作中向存储器单元施加读取电压以读取数据；以及控制器，与非易失性存储器装置通信以控制存储器单元的操作。控制器基于施加到存储器单元的硬读取电压通过执行硬读取操作来获得硬数据；基于施加到存储器单元的第一和第二过采样读取电压通过执行过采样读取操作，从存储器单元获得过采样数据；基于硬数据和过采样数据估计硬读取电压的偏离方向；基于偏离方向将可靠性值分配给多个阈值电压区间(threshold voltage interval)；并且基于可靠性值对硬数据执行错误校正操作。
在另一实施例中，存储器***可包括：非易失性存储器装置，包括多个存储器单元，并且适于在读取操作中通过向存储器单元施加读取电压来读取数据；以及控制器，适于通过基于对存储器单元的硬读取电压执行硬读取操作来获得硬数据，并且基于可靠性值对硬数据执行错误校正操作，该控制器包括估计单元和可靠性值分配单元，估计单元适于基于对存储器单元的第一和第二过采样读取电压通过执行过采样读取操作来获得过采样数据，并基于硬数据和过采样数据来估计硬读取电压的偏离方向，可靠性值分配单元适于基于偏离方向将可靠性值分配给多个阈值电压区间。
在另一实施例中，一种操作存储器***的方法可包括：通过基于对存储器单元的硬读取电压执行硬读取操作来获得硬数据；通过基于对存储器单元的第一和第二过采样读取电压执行过采样读取操作来获得过采样数据；基于硬数据和过采样数据估计硬读取电压的偏离方向；基于偏离方向将可靠性值分配给多个阈值电压区间；并且基于可靠性值对硬数据执行错误校正操作。
在另一实施例中，存储器***可包括：非易失性存储器装置，包括多个存储器单元，并且可进行操作以在读取操作中向存储器单元施加读取电压以读取数据；以及控制器，与非易失性存储器装置通信以控制存储器单元的操作。控制器配置成：通过基于施加到存储器单元的硬读取电压执行硬读取操作来获得硬数据；通过基于施加到存储器单元的第一和第二过采样读取电压执行过采样读取操作，从存储器单元获得过采样数据；通过处理硬数据和过采样数据，基于存储器单元的阈值电压分布来估计硬读取电压相对于参考电压的偏离方向；基于偏离方向将可靠性值分配给多个阈值电压区间；并且基于可靠性值对硬数据执行错误校正操作。
在另一实施例中，提供了一种操作存储器***的方法，包括：通过基于施加到存储器单元的硬读取电压执行硬读取操作来从存储器单元获得硬数据；通过处理从存储器单元获得的硬数据和过采样数据、基于存储器单元的阈值电压分布来估计硬读取电压相对于参考电压的偏离方向；基于偏离方向将可靠性值分配给多个阈值电压区间；并且基于可靠性值对硬数据执行错误校正操作。
在另一实施例中，存储器***可基于从硬数据和过采样数据获得的可靠性值来对硬数据执行错误校正。这种***可包括：一个或多个存储器装置，存储器装置包括多个存储器单元，并且可进行操作以基于与存储器单元的阈值电压分布的比较向存储器单元施加硬读取电压以读取数据；控制器，与一个或多个存储器装置通信，以控制对存储器单元执行的操作；以及存储器，用于存储由控制器执行的一个或多个指令。存储在存储器上的指令包括：基于将阈值电压分布细分成多个阈值电压区间的多个软读取电压对存储器单元执行软读取操作的指令；基于在软读取操作中读出的数据将初始可靠性值分配给每一个阈值电压区间的指令；基于过采样读取电压对存储器单元执行过采样读取操作的指令；对阈值电压处于硬读取电压和过采样读取电压之间的存储器单元的数量进行计数并比较每一个计数结果的指令；通过基于比较结果估计当前阈值电压分布来调整初始可靠性值的指令；以及基于调整后的可靠性值执行软判决解码操作的指令。
在附图、说明书和权利要求中更详细地描述了所公开的技术的上述和其它实施例和实施方案。
附图说明
通过参照附图的各个实施例来说明所公开的技术的某些特征和优点，其中
图1是示出根据实施例的存储器***的示例表示的框图。
图2是示出图1的存储器单元的阈值电压分布的示例表示的示图。
图3是根据实施例的在阈值电压分布移动时调整读取电压的方法的示例的示图表示。
图4是根据实施例的用于对从非易失性存储器装置读取的数据的错误校正操作的示例的示图表示。
图5是示出其它阈值电压分布的初始可靠性值的示例表示的示图。
图6是根据实施例的图1的估计单元估计硬读取电压的偏离方向和偏离程度的方法的示例的示图表示。
图7和图8是帮助说明根据实施例的图1的可靠性值分配单元将可靠性值分配给阈值电压区间的方法的示例的示图表示。
图9和图10是帮助说明根据实施例的图1的可靠性值分配单元将可靠性值分配给阈值电压区间的方法的示例的示图表示。
图11是根据实施例的操作图1的存储器***的方法的示例的流程图表示。
图12是根据实施例的操作图1的估计单元的方法的示例的流程图表示。
图13是根据实施例的操作图1的可靠性值分配单元的方法的示例的流程图表示。
图14是示出根据实施例的包括固态驱动器(SSD)的数据处理***的示图。
图15是示出根据实施例的包括存储器***的数据处理***的示图。
图16是示出根据实施例的包括存储器***的数据处理***的示图。
图17是示出根据实施例的包括存储器***的网络***的示图。
图18是示出根据实施例的包括在存储器***中的非易失性存储器装置的框图。
具体实施方式
在下文中，参照附图，通过存储器***及其操作方法的示例来描述本专利文件中所公开的技术的特征。
将理解的是，所公开的技术可以超出本文描述的示例的具体细节的各种方式来实施，因此不限于附图中示出的细节，附图不一定按比例绘制，并且在一些情况下，可能放大比例以便更清楚地描述所示示例的某些特征。虽然使用了特定术语，但是应当理解，所使用的术语仅用于描述特定实施例，而不旨在限制所公开的技术的实施方案。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
当短语“……和……中的至少一个”在本文中与项目列表一起使用时，表示列表中的单个项目或列表中项目的任何组合。例如，“A、B和C中的至少一个”是指仅是A、或仅是B、或仅是C，或者仅是A、B或C中的两个项目的任何组合而没有第三个项目，或者是A、B和C的组合。
本文所使用的术语“或”是指两种或更多种替代物中的任一种，但不是两者或其任何组合。
如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。
图1是示出根据实施例的存储器***100的示例表示的框图。
存储器***100可配置成进行操作以响应于来自外部装置的写入请求，存储通过数据写入操作从外部装置提供的数据。而且，存储器***100可配置成进行操作以响应于来自外部装置的读取请求，通过数据读取操作向外部装置提供存储的数据。
存储器***100可由诸如以下的各种形式或格式进行配置：个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC和微型MMC)、各种安全数字卡(SD、迷你-SD和微型-SD)、通用闪存(UFS)、固态驱动器(SSD)等。
图1中的存储器***100可包括控制器110和非易失性存储器装置120。
控制器110可控制存储器***100的一般操作。控制器110可控制非易失性存储器装置120以响应于从外部装置传输的写入请求，将数据存储在非易失性存储器装置120中，并且可响应于从外部装置传输的读取请求，读取存储在非易失性存储器装置120中的数据并且将读取的数据输出到外部装置。
控制器110可包括可靠性值生成电路111和错误校正电路112。
可靠性值生成电路111可通过将可靠性值RLV分配给从非易失性存储器装置120的存储器单元MC读取的硬数据hd_dt的各个位来生成可靠性数据RLV_dt。可靠性数据RLV_dt的位中的每一个可表示硬数据hd_dt的对应位的可靠性，并且可在错误校正电路112对硬数据hd_dt执行错误校正操作时使用。
可通过基于硬读取电压的硬读取操作从存储器单元MC读取硬数据hd_dt，以表示通过写入操作存储在存储器单元MC中的数据。对于存储器单元，根据存储器单元的阈值电压是大于还是小于硬读取电压，对于对应的存储器单元的硬数据hd_dt可被读取为“0”或“1”。
根据本实施例，可靠性值生成电路111可不使用诸如初始可靠性值IRLV的先前存储的可靠性值，并且可通过估计硬读取电压的偏离方向和偏离程度来调整初始可靠性值IRLV以生成可靠性值RLV。
可靠性值生成电路111可包括被联接成彼此通信的估计单元113和可靠性值分配单元114。
估计单元113可基于硬数据hd_dt和过采样数据ovs_dt来估计硬读取电压的偏离方向和偏离程度。硬读取电压的偏离方向可表示硬读取电压是大于还是小于理想读取电压。硬读取电压的偏离程度可表示理想读取电压和硬读取电压之间的绝对差。
过采样数据ovs_dt可以是通过使用第一和第二过采样读取电压从存储器单元MC读取的数据。第一过采样读取电压可以比硬读取电压小预定偏移值，并且第二过采样读取电压可以比硬读取电压大预定偏移值。可从具有大于第一过采样读取电压且小于第二过采样读取电压的阈值电压的存储器单元获得作为第一值，例如为“0”的过采样数据ovs_dt。可从具有小于第一过采样读取电压或大于第二过采样读取电压的阈值电压的存储器单元获得作为第二值，例如“1”的过采样数据ovs_dt。
因此，估计单元113可基于过采样数据ovs_dt将存储器单元的阈值电压与第一和第二过采样读取电压进行比较。而且，估计单元113可基于硬数据hd_dt将存储器单元的阈值电压与硬读取电压进行比较。
因此，估计单元113可基于硬数据hd_dt和过采样数据ovs_dt对阈值电压大于第一过采样读取电压且小于硬读取电压的存储器单元进行计数，并且可生成计数结果作为第一估计值。进一步地，估计单元113可基于硬数据hd_dt和过采样数据ovs_dt对阈值电压大于硬读取电压且小于第二过采样读取电压的存储器单元进行计数，并且可生成计数结果作为第二估计值。估计单元113可通过比较第一估计值和第二估计值来估计硬读取电压的偏离方向和偏离程度。
更具体地，当第一估计值小于第二估计值时，估计单元113可估计或确定硬读取电压的偏离方向为正向，即硬读取电压大于理想读取电压。当第一估计值大于第二估计值时，估计单元113可估计或确定硬读取电压的偏离方向为负向，即硬读取电压小于理想读取电压。
虽然第一和第二估计值之间的比较表示硬读取电压的偏离方向，但是估计单元113使用第一和第二估计值之间的差的绝对值来估计或确定硬读取电压的偏离程度。由于第一和第二估计值的差的绝对值或量值(magnitude)较大，估计单元113可估计硬读取电压的偏离程度较大。例如，当第一和第二估计值的差的绝对值大于参考值时，估计单元113可估计硬读取电压的偏离程度较大。当第一和第二估计值的差的绝对值小于参考值时，估计单元113可估计硬读取电压的偏离程度较小。
根据实施例，估计单元113可通过使用多个参考值来细分硬读取电压，而非通过将其划分为较大或较小两种状态来确定硬读取电压的偏离程度。
可靠性值分配单元114可通过基于由估计单元113估计的硬读取电压的偏离方向和偏离程度将可靠性值RLV分配给硬数据hd_dt来生成可靠性数据RLV_dt。
例如，可靠性值分配单元114可将可靠性值RLV分别分配给多个阈值电压区间。可靠性值分配单元114可通过向位于阈值电压区间中的每一个中的存储器单元分配对应的可靠性值来将可靠性值RLV分配给硬数据hd_dt。这样，分配给特定存储器单元的可靠性值可以相同的方式分配给从对应的存储器单元读取的硬数据。
多个阈值电压区间可以是被硬读取电压和软读取电压划分的区间。软读取电压可用于在软读取操作中从存储器单元MC读取软数据sf_dt。可根据存储器单元的阈值电压大于还是小于软读取电压来读取软数据sf_dt。因此，可靠性值分配单元114可基于表示每一个存储器单元的数据状态的硬数据hd_dt和指示每一个存储器单元的硬数据hd_dt的品质或置信度的相关软数据sf_dt来确定位于各个阈值电压区间中的存储器单元。
可靠性值分配单元114可通过基于硬读取电压的偏离方向将初始可靠性值IRLV调整一调整值来生成可靠性值RLV。详细地，当硬读取电压的偏离方向为正向时，可靠性值分配单元114可将初始可靠性值IRLV调整正调整值。当硬读取电压的偏离方向为负向时，可靠性值分配单元114可将初始可靠性值IRLV调整负调整值。
在一些实施方案中，可靠性值RLV的量值可被限制到预定最大值。
具体地，可靠性值分配单元114可通过进一步包括来自硬读取电压的偏离程度的信息，将初始可靠性值IRLV调整一个或多个调整值来生成可靠性值RLV。在这方面，实现这一点的不同方式的一个示例是，当硬读取电压的偏离程度较大时，操作可靠性值分配单元114以通过将初始可靠性值IRLV调整非均匀调整值来生成可靠性值RLV。调整值的符号可由硬读取电压的偏离方向来确定。
下面提供了一个具体的示例。可靠性值分配单元114可将对应于一些阈值电压区间的初始可靠性值IRLV调整第一调整值，并且可将对应于剩余阈值电压区间的初始可靠性值IRLV调整第二调整值。施加第一调整值的一些阈值电压区间和施加第二调整值的剩余阈值电压区间之间的边界可位于与基于硬读取电压的硬读取电压偏离方向相反的方向上。第一调整值的量值可大于第二调整值的量值。
另外，当硬读取电压的偏离程度较小时，可靠性值分配单元114可通过将初始可靠性值IRLV调整单个调整值，例如调整“1”来生成可靠性值RLV。
根据实施例，可靠性值生成电路111可仅参考硬读取电压的偏离方向来调整初始可靠性值IRLV。
错误校正电路112可基于由可靠性值生成电路111生成的可靠性数据RLV_dt，对从非易失性存储器装置120读取的硬数据hd_dt执行错误校正操作。在实施方案中，错误校正操作可以是软判决解码操作。
在操作中，根据控制器110的控制，非易失性存储器装置120可存储从控制器110传输的数据，并且可读出所存储的数据并将读出的数据传输到控制器110。非易失性存储器装置120可包括存储数据的存储器单元MC。各种实施方案都是可能的。例如，在一些实施方案中，存储器单元MC可以是能够同时被读取访问的结构。在该示例中，存储器单元MC可联接到相同字线，使得非易失性存储器装置120可通过将各个读取电压施加到联接到存储器单元MC的字线来同时从存储器单元MC读取数据。
非易失性存储器装置120可支持并可经构造以执行过采样读取操作。当执行过采样读取操作时，非易失性存储器装置120可通过将从控制器110提供的第一和第二过采样读取电压施加到存储器单元MC来获得过采样数据ovs_dt，并且可将过采样数据ovs_dt传输到控制器110。
在一些实施方式中，非易失性存储器装置120可从存储器单元MC中的每一个获得1位作为过采样数据ovs_dt。非易失性存储器装置120可从具有大于第一过采样读取电压且小于第二过采样读取电压的阈值电压的存储器单元获得例如“0”的第一值作为过采样数据ovs_dt。非易失性存储器装置120可从具有小于第一过采样读取电压或大于第二过采样读取电压的阈值电压的存储器单元获得例如“1”的第二值作为过采样数据ovs_dt。
非易失性存储器装置120可在包括诸如以下的闪速存储器的各种配置中实施：NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
虽然图1中示出了存储器***100包括一个非易失性存储器装置120，但将注意的是，包括在存储器***100中的非易失性存储器装置的数量不限于实施方案中的数量，并且可根据特定应用的需要而包括两个或更多个非易失性存储器装置120。
图2是示出图1的存储器单元MC的阈值电压分布D1至D4的示例表示的示图。横轴Vth表示存储器单元的阈值电压，纵轴单元#表示对应于阈值电压的存储器单元MC的数量。
参照图2中的示例，存储器单元MC可根据存储在其中的数据形成预定阈值电压分布D1至D4。根据待存储在每一个存储器单元中的2位数据，可控制每一个存储器单元具有与四个阈值电压分布D1至D4中的任何一个相对应的阈值电压。例如，存储有数据“11”的存储器单元可具有对应于阈值电压分布D1的阈值电压。存储有数据“10”的存储器单元可具有对应于阈值电压分布D2的阈值电压。存储有数据“00”的存储器单元可具有对应于阈值电压分布D3的阈值电压。存储有数据“01”的存储器单元可具有对应于阈值电压分布D4的阈值电压。在图2中，参考符号“MSB”表示最高有效位，参考符号“LSB”表示最低有效位。当在每一个存储器单元中存储2位时，每一个存储器单元可对应于两个页面，即存储LSB的LSB页面和存储MSB的MSB页面。
在实施所公开的技术时，待存储在每一个存储器单元中的位数不限于如图2中的示例所示的2位，并且可以是2位之外的其他位数。当每一个存储器单元中存储i位时，存储器单元可形成2i个阈值电压分布。当每一个存储器单元中存储i位时，每一个存储器单元可对应于i个页面。
在操作中，当通过字线向每一个存储器单元施加预定的读取电压时，可根据每一个存储器单元的阈值电压来接通或断开该存储器单元。例如，当被施加大于其阈值电压的读取电压时，每一个存储器单元可被接通，并且当被施加小于其阈值电压的读取电压时，每一个存储器单元可被断开。
非易失性存储器装置120可通过感测存储器单元接通或断开时形成的电流来确定存储器单元的阈值电压是否大于或小于读取电压。因此，通过向存储器单元施加位于阈值电压分布D1至D4之间的读取电压R1至R3，非易失性存储器装置120可确定存储器单元的阈值电压是大于还是小于对应的读取电压R1至R3。换言之，非易失性存储器装置120可通过使用读取电压R1至R3来确定存储器单元所处的阈值电压分布，因此可读取存储在存储器单元中的数据。
例如，通过将读取电压R1至R3施加到某个存储器单元并感测由接通或断开的存储器单元形成的电流，非易失性存储器装置120可确定对应的存储器单元的阈值电压大于读取电压R2且小于读取电压R3。因此，非易失性存储器装置120可确定对应的存储器单元位于阈值电压分布D3中，并且可将存储在存储器单元中的数据读取为“00”。
如图2所示，在通过读取电压R1至R3清楚地识别阈值电压分布D1至D4的情况下，通过使用读取电压R1至R3从存储器单元读取的数据可能不包括错误位。因此，非易失性存储器装置120可首先执行写入操作，使得存储器单元形成阈值电压分布D1至D4，然后可在期望存储器单元形成阈值电压分布D1至D4的情况下通过使用读取电压R1至R3来执行读取操作。然而，如下所述，阈值电压分布D1至D4可能会移动或改变，因此，可能不会被预定读取电压R1至R3清楚地识别。
图3是帮助说明根据实施例的在阈值电压分布D1至D4移动或改变时调整读取电压R1至R3的方法的示例的示图表示。
参照图3，阈值电压分布D1至D4可以移动到阈值电压分布D1N至D4N，并且随着时间的流逝或因各种原因而彼此重叠。在这种情况下，预定读取电压R1至R3应被调整为读取电压R1N至R3N，以位于移动的阈值电压分布D1N至D4N之间。读取电压R1到R3到读取电压R1N到R3N的调整可通过各种技术来执行，包括本领域所公开的各种方法，在此省略对这些方法的详细描述。
然而，因为实际阈值电压分布可能不具有如图2和图3所示的平滑轮廓，因此可能难以将读取电压R1至R3调整为读取电压R1N至R3N，以精确地位于阈值电压分布D1N至D4N之间。此外，如果阈值电压分布D1N至D4N与在阈值电压分布D1N和D2N中一样重叠，则对于重叠部分的读取操作可能会导致错误位。因此，如下所述，错误校正电路112可基于预定的读取电压R1至R3或调整的读取电压R1N至R3N，对从非易失性存储器装置120读取的数据执行错误校正操作。
图4是帮助说明根据实施例的用于对从非易失性存储器装置120读取的数据的错误校正操作的示例的示图表示。图4所示的阈值电压分布D41和D42可以是图3的阈值电压分布D1N至D4N中的任意两个相邻的阈值电压分布。
参照图4，硬读取电压HR可以是意图位于由阈值电压分布D41和D42形成的谷部或位于阈值电压分布D41和D42之间的谷部处的读取电压。例如，硬读取电压HR可以是在非易失性存储器装置120中预设的读取电压。例如，硬读取电压HR可以是从非易失性存储器装置120中预设的读取电压调整到位于阈值电压分布D41和D42之间的谷部的读取电压。
硬读取电压HR可能不会对精确地位于阈值电压分布D41和D42之间的谷部的读取电压进行精确匹配。在图4中，阈值电压分布D41和D42之间的谷部的电压被称为“理想读取电压”的电压IR4标记。如上所述，这可能是因为例如阈值电压分布D41和D42会移动或者难以找到电压IR4。如果电压IR4被用作读取电压，则电压IR4可以是能够最小化读取操作中的错误位的电压。因此，阈值电压分布D41和D42之间的谷部的该电压IR4可以是基于错误校正操作中存储器单元的阈值电压分布的参考电压。
通过向存储器单元MC施加硬读取电压HR而从存储器单元MC读取的数据可以是上述的硬数据hd_dt。错误校正电路112可对硬数据hd_dt执行错误校正操作。错误校正电路112可基于与硬数据hd_dt的可靠性相关的附加信息和初始可靠性值IRLV，以软判决解码方案执行错误校正操作。
可通过另外使用软读取电压SR1至SR6来执行软判决解码操作。软读取电压SR1至SR6可被确定为比硬读取电压HR小或大预定偏移值的电压。虽然图4示出了六个软读取电压SR1至SR6，但将注意的是，软读取电压的数量不限于此。
下面描述软判决解码操作的一些细节。类似于基于硬读取电压HR的读取操作，控制器110可基于软读取电压SR1至SR6从存储器单元MC读取数据，例如读取软数据sf_dt。可靠性值生成电路111可基于软数据sf_dt确定各个存储器单元MC处于由硬读取电压HR和软读取电压SR1至SR6划分的阈值电压区间S1至S8之间的位置。例如，可靠性值生成电路111可基于软数据sf_dt来确定某个存储器单元的阈值电压大于软读取电压SR1且小于软读取电压SR2。在这种情况下，可靠性值生成电路111可确定对应的存储器单元位于阈值电压区间S2中。
阈值电压区间S1至S8可分别对应于所示的预设可靠性值，即初始可靠性值IRLV。可靠性值生成电路111可能已经存储分别对应于阈值电压区间S1至S8的初始可靠性值IRLV。因此，可靠性值生成电路111可根据对应的存储器单元所处的阈值电压区间来确定待分配给存储器单元或从对应的存储器单元读取的硬数据hd_dt的可靠性值。错误校正电路112可基于分配给硬数据hd_dt的初始可靠性值IRLV来执行软判决解码操作。
当观察可靠性值的特性时，可靠性值的量值或绝对值可表示对应的硬数据hd_dt的可靠性。可靠性值较大的量值可表示对应的硬数据hd_dt的可靠性较大，即对应的硬数据hd_dt不是错误位的概率较大。根据对应的硬数据hd_dt为“0”和“1”的概率，可靠性值的符号可被确定为负或正。可靠性值可包括例如对数似然比。
在实施方案中，只有当初始可靠性值IRLV被适当地分配给硬数据hd_dt时，才可以认为软判决解码操作成功。例如，因为阈值电压分布D41和D42重叠的阈值电压区间S4和S5可能会引起多个错误位，所以阈值电压区间S4和S5可能对应于较小量值的初始可靠性值IRLV，例如“0”。当阈值电压区间S1至S8接近硬读取电压HR时，该阈值电压区间S1至S8可被设置为对应于较小量值的可靠性值，并且当远离硬读取电压HR时，可被设置为对应于较大量值的可靠性值。这种初始可靠性值IRLV可基于硬读取电压HR不会从电压IR4显著偏离的预期。
图5是示出其它阈值电压分布D51和D52的初始可靠性值IRLV的示例表示的示图。图5示出了其中硬读取电压HR从由电压IR5标记的阈值电压分布D51和D52之间的谷部显著偏离并因此初始可靠性值IRLV变得不合适的情况。
参照图5，如上所述，因为实际上很难将硬读取电压HR调整到位于由阈值电压分布D51和D52形成的或处于阈值电压分布D51和D52之间的谷部处，所以硬读取电压HR可能从由电压IR5标记的谷部的电压显著偏离。
因此，当硬读取电压HR从阈值电压分布D51和D52之间的谷部的电压IR5显著偏离时，对应于阈值电压区间S1至S8的初始可靠性值IRLV可能是不合适的。例如，当考虑到在阈值电压区间S5中出现错误位的概率低于阈值电压区间S3的情况时，对应于阈值电压区间S5的初始可靠性值IRLV，即“0”可能是不合适的。
因此，当硬读取电压HR从阈值电压分布D51和D52之间的谷部的电压IR5显著偏离时，基于硬读取电压HR确定软读取电压SR1至SR6和阈值电压区间S1至S8并自动分配先前存储的初始可靠性值IRLV可能不会适当地反映硬数据hd_dt的可靠性。因此，基于不适当的初始可靠性值IRLV的软判决解码操作可能会失败。
如下所述，所公开的技术通过使用过采样读取操作来估计硬读取电压HR的偏离方向和程度，并且可基于该估计将适当的可靠性值分配给阈值电压区间S1至S8，解决了与硬读取电压HR从阈值电压分布D51和d52之间的谷部的电压偏离的方向和程度相关联的上述技术问题。因此，可提高软判决解码操作的性能。
在基于阈值电压区间S1至S8的初始可靠性值IRLV的软判决解码操作失败之后，可执行根据所公开的技术的包括可靠性值调整的软判决解码操作。根据实施例，可执行包括可靠性值调整的软判决解码操作，而不执行基于初始可靠性值IRLV的软判决解码操作。
图6是帮助说明根据实施例的图1的估计单元113基于存储器单元的阈值电压分布估计硬读取电压HR相对于基准的偏离方向和偏离程度的方法的示例的示图表示。图6示例性地示出了阈值电压分布D61和D62、阈值电压分布D61和D62之间的谷部电压IR6(称为理想读取电压)、硬读取电压HR和软读取电压SR1至SR6中的一部分。
参照图6，为了估计硬读取电压HR相对于谷部电压IR6的偏离方向和偏离程度，估计单元113可参考硬数据hd_dt和过采样数据ovs_dt。
硬数据hd_dt可以是在硬读取电压HR被施加到存储器单元MC时从存储器单元MC读取的数据。可从阈值电压大于硬读取电压HR的存储器单元读取硬数据hd_dt作为第一值，例如“0”，并且可从阈值电压小于硬读取电压HR的存储器单元读取硬数据hd_dt作为第二值，例如“1”。
估计单元113可基于第一和第二过采样读取电压OVS1和OVS2通过对存储器单元MC执行过采样读取操作来获得过采样数据ovs_dt。第一过采样读取电压OVS1可以比硬读取电压HR小预定偏移值，并且第二过采样读取电压OVS2可以比硬读取电压HR大预定偏移值。如图所示，虽然第一和第二过采样读取电压OVS1和OVS2可位于在软读取电压SR1至SR6中处于最外侧的软读取电压SR1和SR6的电压范围之外，但将注意的是，本实施例的实施方案不限于此。
如上所述，可从具有大于第一过采样读取电压OVS1且小于第二过采样读取电压OVS2的阈值电压的存储器单元获得过采样数据ovs_dt作为第一值，例如“0”。可从具有小于第一过采样读取电压OVS1或大于第二过采样读取电压OVS2的阈值电压的存储器单元获得过采样数据ovs_dt作为第二值，例如“1”。
估计单元113可通过参考硬数据hd_dt和过采样数据ovs_dt来分别对位于计数阈值电压区间DA和DB中的存储器单元的数量进行计数。
作为具体示例，计数阈值电压区间DA可以是大于第一过采样读取电压OVS1且小于硬读取电压HR的阈值电压的范围。位于计数阈值电压区间DA中的存储器单元(由阴影表示)可具有大于第一过采样读取电压OVS1且小于硬读取电压HR的阈值电压。也就是说，硬数据hd_dt被读取为“1”且过采样数据ovs_dt被读取为“0”的存储器单元中的每一个可位于计数阈值电压区间DA中。
此外，计数阈值电压区间DB可以是大于硬读取电压HR且小于第二过采样读取电压OVS2的阈值电压的范围。位于计数阈值电压区间DB中的存储器单元(由影线表示)可具有大于硬读取电压HR且小于第二过采样读取电压OVS2的阈值电压。因此，硬数据hd_dt被读取为“0”且过采样数据ovs_dt被读取为“0”的存储器单元中的每一个可位于计数阈值电压区间DB中。
如图6所示，当硬读取电压HR相对于阈值电压分布D61和d62之间的谷部电压IR6的偏离方向为正向时，位于计数阈值电压区间DA中的存储器单元的数量，即第一估计值NUM_DA可小于位于计数阈值电压区间DB中的存储器单元的数量，即第二估计值NUM_DB。
基于上述，估计单元113可基于第一估计值NUM_DA和第二估计值NUM_DB来估计硬读取电压HR的偏离方向，如下面的[表1]所示。
[表1]
偏离方向
NUM_DA<NUM_DB 正向
NUM_DA>NUM_DB 负向
另外，当硬读取电压HR相对于阈值电压分布D61和D62之间的谷部电压IR6的偏离程度较大时，第一估计值NUM_DA和第二估计值NUM_DB之间的差的绝对值可能较大。
因此，估计单元113可基于第一估计值NUM_DA和第二估计值NUM_DB来估计硬读取电压HR的偏离程度，如下面的[表2]所示。根据[表2]，估计单元113可通过将第一估计值NUM_DA和第二估计值NUM_DB的绝对差与参考值RNUM进行比较来估计偏离程度较大还是较小。
[表2]
偏离程度
|NUM_DA-NUM_DB|<RNUM 较小
|NUM_DA-NUM_DB|>RNUM 较大
根据实施例，估计单元113可通过使用多个参考值来细分硬读取电压HR，而非通过仅使用一个参考值RNUM将其划分为较大或较小两种状态来确定硬读取电压HR的偏离程度。
图7和图8是帮助说明根据实施例的图1的可靠性值分配单元114将可靠性值RLV分配给阈值电压区间S1至S8的方法的示例的示图表示。在图7和图8中，可靠性值分配单元114可首先基于硬读取电压HR的偏离方向来分配可靠性值RLV。在图7中，硬读取电压HR相对于阈值电压分布D71和D72之间的谷部电压IR7(称为理想读取电压)的偏离方向可用于分配可靠性值RLV，并且在图8中，硬读取电压HR相对于阈值电压分布D81和D82之间的谷部电压IR8的偏离方向可用于分配可靠性值RLV。
参照图7，硬读取电压HR相对于谷部电压IR7的偏离方向可以是正向的。可靠性值分配单元114可通过将初始可靠性值IRLV调整正向调整值例如“1”来将可靠性值RLV分配给阈值电压区间S1至S8。
虽然可靠性值RLV的量值可增加到“3”，但将注意的是，本实施例不限于此。
如图所示，在第一和第二过采样读取电压OVS1和OVS2位于最外侧的软读取电压SR1和SR6之外的情况下，各个最外侧的阈值电压区间S1和S8可分别由第一和第二过采样读取电压OVS1和OVS2划分。因此，根据实施例，可靠性值分配单元114可通过将可靠性值RLV细分在最大量值内例如“3”内，以将可靠性值RLV分配给所划分的区间。作为更具体的示例，当阈值电压区间S1被第一过采样读取电压OVS1划分成两个区间时，可靠性值分配单元114可将从初始可靠性值“-3”调整的可靠性值“-2”分配给接近硬读取电压HR的内部区间，并且可将更大量值的可靠性值“-3”分配给外部区间。
参照图8，硬读取电压HR相对于阈值电压分布D81和D82之间的谷部电压IR8的偏离方向可以是负向的。可靠性值分配单元114可通过将初始可靠性值IRLV调整负向调整值例如“-1”来将可靠性值RLV分配给阈值电压区间S1至S8。
当阈值电压区间S8被第二过采样读取电压OVS2划分成两个区间时，可靠性值分配单元114可将从初始可靠性值“3”调整的可靠性值“2”分配给接近硬读取电压HR的内部区间，并且可将更大量值的可靠性值“3”分配给外部区间。
在图7和图8所示的示例中，可靠性值分配单元114仅基于硬读取电压HR的偏离方向进行操作而不使用硬读取电压HR的偏离程度。当仅使用了硬读取电压HR的偏离方向时，初始可靠性值IRLV的调整值可以是均匀的。如下所述，当可靠性值分配单元114另外使用偏离程度且偏离程度较大时，可靠性值分配单元114可通过使用非均匀调整值来调整初始可靠性值IRLV。当偏离程度较小时，可靠性值分配单元114可通过使用均匀的调整值来调整初始可靠性值IRLV，并且其方法可基本上与上面参照图7和图8描述的相同。
图9和图10是帮助说明根据实施例的图1的可靠性值分配单元114将可靠性值RLV分配给阈值电压区间S1至S8的方法的示例的示图的示例表示。在图9和图10中，可靠性值分配单元114可基于硬读取电压HR的偏离方向和偏离程度来分配可靠性值RLV。在图9中，硬读取电压HR相对于阈值电压分布D91和D92之间的谷部的电压IR9的偏离方向可用于分配可靠性值RLV，并且在图10中，硬读取电压HR相对于阈值电压分布D101和D102之间的谷部的电压IR10的偏离方向可用于分配可靠性值RLV。
参照图9，硬读取电压HR相对于电压IR9的偏离方向可以是正向的。基于硬读取电压HR的偏离方向的用于可靠性值分配单元114的方法可与上文参照图7所描述的方法相同。换言之，当硬读取电压HR的偏离方向为正向时，可靠性值分配单元114可通过将初始可靠性值IRLV调整正向调整值来对阈值电压区间S1至S8分配可靠性值RLV。
在这方面，当硬读取电压HR的偏离程度较大时，可靠性值分配单元114可将初始可靠性值IRLV调整非均匀正向调整值。
详细地，可靠性值分配单元114可将阈值电压区间S1至S8中的偏离方向上的一些阈值电压区间，例如阈值电压区间S3至S8的初始可靠性值IRLV调整第一调整值，例如调整“2”，并且可将剩余阈值电压区间S1和S2的初始可靠性值IRLV调整第二调整值，例如调整“1”。即，第一调整值的量值可以大于第二调整值的量值。
施加第一调整值的一些阈值电压区间S3至S8和施加第二调整值的剩余阈值电压区间S1和S2之间的边界可位于与基于硬读取电压HR的硬读取电压HR偏离方向相反的方向上。
参照图10，硬读取电压HR相对于阈值电压分布D101和D102之间的谷部的电压IR10的偏离方向可以是负向的。基于硬读取电压HR的偏离方向的可靠性值分配单元114的方法可与上面参照图8描述的相同。换言之，当硬读取电压HR的偏离方向为负向时，可靠性值分配单元114可通过将初始可靠性值IRLV调整负向调整值来对阈值电压区间S1至S8分配可靠性值RLV。
在这方面，当硬读取电压HR的偏离程度较大时，可靠性值分配单元114可将初始可靠性值IRLV调整非均匀负向调整值。
详细地，可靠性值分配单元114可将阈值电压区间S1至S8中的偏离方向上的一些阈值电压区间，例如阈值电压区间S1至S6的初始可靠性值IRLV调整第一调整值，例如调整“-2”，并且可将剩余阈值电压区间S7和S8的初始可靠性值IRLV调整第二调整值，例如调整“-1”。即，第一调整值的量值可以大于第二调整值的量值。
施加第一调整值的一些阈值电压区间S1至S6和施加第二调整值的剩余阈值电压区间S7和S8之间的边界可位于与基于硬读取电压HR的硬读取电压HR偏离方向相反的方向上。
图11是帮助说明根据实施例的操作图1的存储器***100的方法的示例的流程图的示例表示。
在步骤S110中，控制器110可通过基于硬读取电压对存储器单元MC执行硬读取操作来获得硬数据hd_dt。
在步骤S120中，控制器110可通过基于软读取电压对存储器单元MC执行软读取操作来获得软数据sf_dt。
在步骤S130中，控制器110可通过基于第一和第二过采样读取电压对存储器单元MC执行过采样读取操作来获得过采样数据ovs_dt。
在步骤S140中，估计单元113可基于硬数据hd_dt和过采样数据ovs_dt来估计硬读取电压的偏移方向和偏移程度。
在步骤S150中，可靠性值分配单元114可基于硬读取电压的偏移方向和偏移程度将可靠性值RLV分配给阈值电压区间。阈值电压区间可以被硬读取电压和软读取电压划分。
在步骤S160中，可靠性值分配单元114可基于可靠性值RLV来生成可靠性数据RLV_dt。可靠性值分配单元114可基于硬数据hd_dt和软数据sf_dt来确定存储器单元MC中的每一个所处的阈值电压区间，并且可将分配给阈值电压区间的可靠性值分配给对应的存储器单元。分配给存储器单元的可靠性值可以是与从对应的存储器单元读取的硬数据相对应的可靠性数据RLV_dt。
在步骤S170中，错误校正电路112可基于可靠性数据RLV_dt对硬数据hd_dt执行错误校正操作。
图12是帮助说明根据实施例的操作图1的估计单元113的方法的示例的流程图的示例表示。图12所示的进程可以是图11的步骤S140的示例。
在步骤S210中，估计单元113可对阈值电压大于第一过采样读取电压且小于硬读取电压的存储器单元进行计数，并且可生成计数结果作为第一估计值。
在步骤S220中，估计单元113可对阈值电压大于硬读取电压且小于第二过采样读取电压的存储器单元进行计数，并且可生成计数结果作为第二估计值。
在步骤S230中，估计单元113可通过比较第一估计值和第二估计值来估计硬读取电压的偏离方向和偏离程度。例如，当第一估计值小于第二估计值时，估计单元113可估计硬读取电压的偏离方向为正向。当第一估计值大于第二估计值时，估计单元113可估计硬读取电压的偏离方向为负向。
在步骤S240中，在第一和第二估计值的绝对差较大时，估计单元113可估计硬读取电压的偏离程度较大。例如，当第一和第二估计值的绝对差大于参考值时，估计单元113可估计硬读取电压的偏离程度较大。当第一和第二估计值的绝对差小于参考值时，估计单元113可估计硬读取电压的偏离程度较小。
图13是帮助说明根据实施例的操作图1的可靠性值分配单元114的方法的流程图的示例表示。图13所示的过程可以是实施图11的步骤S150的示例。
在步骤S310中，可靠性值分配单元114可确定硬读取电压的偏离方向是否为正向。当偏离方向为正向时，进程可继续进行至步骤S320。当偏离方向为负向时，进程可继续进行至步骤S350。
在步骤S320中，可靠性值分配单元114可确定硬读取电压的偏离程度是否较大。当偏离程度较小时，进程可继续进行至步骤S330。当偏离程度较大时，进程可继续进行至步骤S340。
在步骤S330中，可靠性值分配单元114可通过基于均匀的正向调整值调整对应于阈值电压区间的初始可靠性值来将可靠性值分配给阈值电压区间。
在步骤S340中，可靠性值分配单元114可通过基于非均匀的正向调整值调整对应于阈值电压区间的初始可靠性值来将可靠性值分配给阈值电压区间。
在步骤S350中，可靠性值分配单元114可确定硬读取电压的偏离程度是否较大。当偏离程度较小时，进程可继续进行至步骤S360。当偏离程度较大时，进程可继续进行至步骤S370。
在步骤S360中，可靠性值分配单元114可通过基于均匀的负向调整值调整对应于阈值电压区间的初始可靠性值来将可靠性值分配给阈值电压区间。
在步骤S370中，可靠性值分配单元114可通过基于非均匀的负向调整值调整对应于阈值电压区间的初始可靠性值来将可靠性值分配给阈值电压区间。
基于上述公开，存储器***可基于从硬数据和过采样数据获得的可靠性值来对硬数据执行错误校正。这种***可包括：一个或多个存储器装置，存储器装置包括多个存储器单元，并且可进行操作以基于与存储器单元的阈值电压分布的比较向存储器单元施加硬读取电压以读取数据；控制器，与一个或多个存储器装置通信，以控制对存储器单元执行的操作；以及存储器，用于存储由控制器执行的一个或多个指令。存储在存储器上的指令包括：基于将阈值电压分布细分成多个阈值电压区间的多个软读取电压对存储器单元执行软读取操作的指令；基于在软读取操作中读出的数据将初始可靠性值分配给每一个阈值电压区间的指令；基于过采样读取电压对存储器单元执行过采样读取操作的指令；对阈值电压处于硬读取电压和过采样读取电压之间的存储器单元的数量进行计数并比较每一个计数结果的指令；通过基于比较结果估计当前阈值电压分布来调整初始可靠性值的指令；以及基于调整后的可靠性值执行软判决解码操作的指令。
在实施上述存储器***时，过采样读取电压可包括低于硬读取电压的第一过采样读取电压和高于硬读取电压的第二过采样读取电压。用于计数的指令通过对阈值电压处于第一过采样读取电压和硬读取电压之间的第一存储器单元的数量和阈值电压处于硬读取电压和第二过采样读取电压之间的第二存储器单元的数量进行计数来执行。此处，通过比较第一存储器单元和第二存储器单元的数量来执行对当前阈值电压分布的估计。在实施方案中，可基于通过将对第一存储器单元和第二存储器单元的当前计数的数量与第一存储器单元和第二存储器单元的先前计数的数量进行比较而获得的信息来执行基于比较结果估计当前阈值电压分布。
基于从硬数据和过采样数据获得的可靠性值对硬数据执行错误校正的上述技术可被应用于各种存储器***中。图14至图18提供了这种存储器***的一些示例。
图14是示出根据实施例的包括固态驱动器(SSD)1200的数据处理***1000的示图。参照图14，数据处理***1000可包括主机装置1100和SSD 1200。
SSD 1200可包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的一般操作。控制器1210可包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可包括命令、地址、数据等。主机接口单元1211可根据主机装置1100的协议来对主机装置1100和SSD 1200进行接口连接。例如，主机接口单元1211可通过包括诸如以下的标准接口协议的适当的接口协议来与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机***接口(SCSI)、串列SCSI(SAS)、***组件互连(PCI)、高速PCI(PCI-e)或通用闪速存储(UFS)。
控制单元1212可分析和处理从主机装置1100接收的信号SGL。控制单元1212可根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可用作驱动这种固件或软件的工作存储器。
ECC单元1214可生成待被传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可基于奇偶校验数据来检测从非易失性存储器装置1231至123n中的至少一个读取的数据中的错误。如果检测到的错误在可校正范围内，则ECC单元1214可校正检测到的错误。
存储器接口单元1215可根据控制单元1212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n中的至少一个。此外，存储器接口单元1215可根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可临时存储待存储在非易失性存储器装置1231至123n中的至少一个中的数据。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。被临时存储在缓冲存储器装置1220中的数据可根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个信道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个信道。联接到每一个信道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1260输入的电力PWR提供至SSD1200的内部。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可进行供电以使SSD 1200正常地结束。辅助电源1241可包括大容量电容器。
信号连接器1250可根据主机装置1100和SSD 1200之间的接口连接方案而通过各种类型的连接器配置。
电源连接器1260可根据主机装置1100的供电方案而通过各种类型的连接器配置。
图15是示出根据实施例的包括存储器***2200的数据处理***2000的示图。参照图15，数据处理***2000可包括主机装置2100和存储器***2200。
主机装置2100可以诸如印制电路板的板形式来配置。虽然未示出，但主机装置2100可包括用于执行主机装置的功能的内部功能块。
主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。存储器***2200可被安装到连接端子2110。
存储器***2200可以诸如印制电路板的板形式来配置。存储器***2200可表示存储器模块或存储卡。存储器***2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可控制存储器***2200的一般操作。控制器2210可以与图14所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可临时存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作存储器***2200的存储介质。
PMIC 2240可将通过连接端子2250输入的电力提供到存储器***2200的内部。PMIC 2240可根据控制器2210的控制来管理存储器***2200的电力。
连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可在主机装置2100与存储器***2200之间传输。连接端子2250可根据主机装置2100与存储器***2200之间的接口连接方案而被配置成各种类型。连接端子2250可被设置在存储器***2200的任何一侧。
图16是示出根据实施例的包括存储器***3200的数据处理***3000的示图。参照图16，数据处理***3000可包括主机3100和存储器***3200。
主机装置3100可以诸如印制电路板的板形式来配置。尽管未示出，但主机装置3100可包括用于执行主机装置的功能的内部功能块。
存储器***3200可以表面安装型封装的形式来配置。存储器***3200可通过焊球3250安装到主机装置3100。存储器***3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制存储器***3200的一般操作。控制器3210可以与图14所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读取的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可用作存储器***3200的存储介质。
图17是示出根据实施例的包括有存储器***4200的网络***4000的框图。参照图17，网络***4000可包括通过网络4500联接的服务器***4300和多个客户端***4410至4430。
服务器***4300可响应于来自多个客户端***4410至4430的请求来提供数据服务。例如，服务器***4300可存储从多个客户端***4410至4430提供的数据。再例如，服务器***4300可将数据提供给多个客户端***4410至4430。
服务器***4300可包括主机装置4100和存储器***4200。存储器***4200可由图1所示的存储器***100、图14所示的存储器***1200、图15所示的存储器***2200或图16所示的存储器***3200来配置。
图18是示出根据实施例的包括在存储器***中的非易失性存储器装置300的框图。参照图18，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可包括设置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域中的存储器单元MC。
行解码器320可通过字线WL1至WLm而与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制来进行操作。行解码器320可对从外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可将从电压发生器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn而与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制来操作。数据读取/写入块330可根据操作模式操作为写入驱动器或读出放大器。例如，数据读取/写入块330可操作为写入驱动器，在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。又例如，数据读取/写入块330可操作为读出放大器，在读取操作中从存储器单元阵列310读出数据。
列解码器340可根据控制逻辑360的控制来进行操作。列解码器340可对由外部装置提供的地址进行解码。列解码器340可基于解码结果将分别对应于位线BL1至BLn的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压发生器350可生成将用于非易失性存储器装置300的内部操作的电压。通过电压发生器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，可将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区域。再例如，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可控制非易失性存储器装置300的操作，例如非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然本专利文件包括许多细节，但这些细节不应被解释为对任何发明或可能要求保护的内容的范围加以限制，而应该被解释为针对特定发明的特定实施例的特征的描述。在本专利文件中在单独的实施例的上下文中描述的某些特征也可在单个实施例中组合实施。相反地，在单个实施例的上下文中描述的各个特征也可在多个实施例中单独实施或以任何适当的子组合来实施。此外，虽然特征可在上文中被描述为以某些组合起作用，甚至最初要求保护这样的特征，但在某些情况下，来自所要求保护的组合的一个或多个特征可从该组合中删除，并且要求保护的组合可针对子组合或子组合的变体。
仅描述了几个实施方案和示例，并且可基于本专利文件中描述和说明的内容来进行其它实施方案、增强和变化。

Claims (25)

1.一种存储器***，包括：
非易失性存储器装置，其包括多个存储器单元，并且可进行操作以在读取操作中向所述存储器单元施加读取电压以读取数据；以及
控制器，与所述非易失性存储器装置通信以控制所述存储器单元的操作，所述控制器：
通过基于施加到所述存储器单元的硬读取电压执行硬读取操作来获得硬数据；
通过基于施加到所述存储器单元的第一过采样读取电压和第二过采样读取电压执行过采样读取操作，而从所述存储器单元获得过采样数据；
通过处理所述硬数据和所述过采样数据，基于所述存储器单元的阈值电压分布来估计所述硬读取电压相对于参考电压的偏离方向；
基于所述偏离方向将可靠性值分配给多个阈值电压区间；并且
基于所述可靠性值对所述硬数据执行错误校正操作。
2.根据权利要求1所述的存储器***，其中从具有大于所述第一过采样读取电压且小于所述第二过采样读取电压的阈值电压的存储器单元获得所述过采样数据作为第一值，并且从具有小于所述第一过采样读取电压或大于所述第二过采样读取电压的阈值电压的存储器单元获得所述过采样数据作为第二值。
3.根据权利要求1所述的存储器***，其中所述第一过采样读取电压比所述硬读取电压小偏移值，并且所述第二过采样读取电压比所述硬读取电压大所述偏移值。
4.根据权利要求1所述的存储器***，其中所述控制器进一步：
对阈值电压大于所述第一过采样读取电压且小于所述硬读取电压的存储器单元进行计数，并且生成计数数量作为第一估计值；
对阈值电压大于所述硬读取电压且小于所述第二过采样读取电压的存储器单元进行计数，并且生成计数数量作为第二估计值；并且
通过比较所述第一估计值和所述第二估计值来估计所述偏离方向。
5.根据权利要求4所述的存储器***，其中所述控制器进一步：
当所述第一估计值小于所述第二估计值时，将所述偏离方向估计为正值；并且
当所述第一估计值大于所述第二估计值时，将所述偏离方向估计为负值。
6.根据权利要求4所述的存储器***，其中所述控制器进一步：
当所述偏离方向为正向时，将对应于所述阈值电压区间的初始可靠性值调整正向调整值；并且
当所述偏离方向为负向时，将所述初始可靠性值调整负向调整值。
7.根据权利要求6所述的存储器***，其中所述控制器进一步：
基于所述第一估计值和所述第二估计值的绝对差来额外地估计所述硬读取电压的偏离程度；并且
基于所述偏离程度，不均匀地调整对应于所述阈值电压区间的初始可靠性值。
8.根据权利要求7所述的存储器***，其中所述控制器进一步：
将与所述阈值电压区间中的一些阈值电压区间相对应的初始可靠性值调整第一调整值；并且
将与剩余阈值电压区间相对应的初始可靠性值调整第二调整值，
其中，所述一些阈值电压区间和所述剩余阈值电压区间之间的边界位于与基于所述硬读取电压的所述偏离方向相反的方向上，并且
其中，所述第一调整值的量值大于所述第二调整值的量值。
9.根据权利要求1所述的存储器***，其中所述控制器进一步：
通过基于施加到所述存储器单元的多个软读取电压执行软读取操作来获得与所述存储器单元的所述硬数据相关联的软数据；
基于所述硬数据和所述软数据，确定所述存储器单元中的每一个所处的阈值电压区间；并且
通过将分配给所述阈值电压区间的可靠性值分配给对应的所述存储器单元来生成所述错误校正操作的可靠性数据。
10.根据权利要求9所述的存储器***，其中所述阈值电压区间通过所述硬读取电压和所述软读取电压划分。
11.根据权利要求1所述的存储器***，其中所述控制器包括：
估计单元，其基于施加到所述存储器单元的第一过采样读取电压和第二过采样读取电压执行所述过采样读取操作，以从所述存储器单元获得所述过采样数据，并且基于所述硬数据和所述过采样数据来估计所述硬读取电压的偏离方向；以及
可靠性值分配单元，其与所述估计单元通信，并且可进行操作以基于所述偏离方向将所述可靠性值分配给多个阈值电压区间。
12.一种操作存储器***的方法，其包括：
通过基于施加到所述存储器单元的硬读取电压执行硬读取操作而从存储器单元获得硬数据；
通过处理从所述存储器单元获得的所述硬数据和所述过采样数据，基于所述存储器单元的阈值电压分布来估计所述硬读取电压相对于参考电压的偏离方向；
基于所述偏离方向将可靠性值分配给多个阈值电压区间；并且
基于所述可靠性值对所述硬数据执行错误校正操作。
13.根据权利要求12所述的方法，其中：
通过基于施加到所述存储器单元的第一过采样读取电压和第二过采样读取电压执行过采样读取操作来获得过所述采样数据；并且
从具有大于所述第一过采样读取电压且小于所述第二过采样读取电压的阈值电压的存储器单元获得所述过采样数据作为第一值，并且从具有小于所述第一过采样读取电压或大于所述第二过采样读取电压的阈值电压的存储器单元获得所述过采样数据作为第二值。
14.根据权利要求12所述的方法，其中：
通过基于施加到所述存储器单元的第一过采样读取电压和第二过采样读取电压执行过采样读取操作来获得过所述采样数据；并且
所述第一过采样读取电压比所述硬读取电压小偏移值，并且所述第二过采样读取电压比所述硬读取电压大所述偏移值。
15.根据权利要求12所述的方法，其中通过基于施加到所述存储器单元的第一过采样读取电压和第二过采样读取电压执行过采样读取操作来获得所述过采样数据，并且对所述偏离方向的估计包括：
对阈值电压大于所述第一过采样读取电压且小于所述硬读取电压的存储器单元进行计数，并且生成计数数量作为第一估计值；
对阈值电压大于所述硬读取电压且小于所述第二过采样读取电压的存储器单元进行计数，并且生成计数数量作为第二估计值；并且
通过比较所述第一估计值和所述第二估计值来估计所述偏离方向。
16.根据权利要求15所述的方法，其中所述估计所述偏离方向包括：
当所述第一估计值小于所述第二估计值时，将所述偏离方向估计为正向；并且
当所述第一估计值大于所述第二估计值时，将所述偏离方向估计为负向。
17.根据权利要求15所述的方法，其中所述分配所述可靠性值包括：
当所述偏离方向为正向时，将对应于所述阈值电压区间的初始可靠性值调整正向调整值；并且
当所述偏离方向为负向时，将所述初始可靠性值调整负向调整值。
18.根据权利要求17所述的方法，其进一步包括：
基于所述第一估计值和所述第二估计值的绝对差来额外地估计所述硬读取电压的偏离程度，
其中所述分配所述可靠性值进一步包括：
基于所述偏离程度，非均匀地调整对应于所述阈值电压区间的初始可靠性值。
19.根据权利要求18所述的方法，其中所述非均匀地调整所述初始可靠性值包括：
将与所述阈值电压区间中的一些阈值电压区间相对应的初始可靠性值调整第一调整值，并且将与剩余阈值电压区间相对应的初始可靠性值调整第二调整值，
其中，所述一些阈值电压区间和所述剩余阈值电压区间之间的边界位于与基于所述硬读取电压的所述偏离方向相反的方向上，并且
其中，所述第一调整值的量值大于所述第二调整值的量值。
20.根据权利要求12所述的方法，进一步包括：
通过基于所述存储器单元的多个软读取电压执行软读取操作来获得软数据，
其中所述执行所述错误校正操作包括：
基于所述硬数据和所述软数据，确定所述存储器单元中的每一个所处的阈值电压区间；
通过将分配给所述阈值电压区间的可靠性值分配给对应的所述存储器单元来生成可靠性数据；
基于所述硬数据和所述可靠性数据执行所述错误校正操作。
21.根据权利要求20所述的方法，其中所述阈值电压区间通过所述硬读取电压和所述软读取电压划分。
22.一种存储器***，包括：
一个或多个存储器装置，其包括多个存储器单元，并且可进行操作以基于与所述存储器单元的阈值电压分布的比较向所述存储器单元施加硬读取电压以读取数据；
控制器，其与所述一个或多个存储器装置通信，以控制对所述存储器单元执行的操作；以及
存储器，其存储由所述控制器执行的一个或多个指令，所述指令包括：
基于将所述阈值电压分布细分为多个阈值电压区间的多个软读取电压对所述存储器单元执行软读取操作的指令；
基于过采样读取电压对所述存储器单元执行过采样读取操作的指令；
对所述阈值电压处于所述硬读取电压和所述过采样读取电压之间的存储器单元的数量进行计数并比较每一个计数结果的指令；
通过基于所述比较结果来估计当前阈值电压分布来调整分配给每一个阈值电压区间的初始可靠性值的指令；
基于所调整的可靠性值对所述数据执行软判决解码操作的指令。
23.根据权利要求22所述的存储器***，其中所述过采样读取电压包括低于所述硬读取电压的第一过采样读取电压和高于所述硬读取电压的第二过采样读取电压，并且其中通过对所述阈值电压处于所述第一过采样读取电压和所述硬读取电压之间的第一存储器单元的数量进行计数和对所述阈值电压处于所述硬读取电压和所述第二过采样读取电压之间的第二存储器单元的数量进行计数来执行用于计数的所述指令。
24.根据权利要求23所述的存储器***，其中通过比较所述第一存储器单元和所述第二存储器单元的数量来执行对所述当前阈值电压分布的估计。
25.根据权利要求22所述的存储器***，其中基于通过将对所述第一存储器单元和所述第二存储器单元的当前计数的数量与所述第一存储器单元和所述第二存储器单元的先前计数的数量进行比较而获得的信息来执行基于所述比较结果估计所述当前阈值电压分布。
CN201811174027.7A 2017-10-11 2018-10-09 存储器***及其操作方法 Active CN109658969B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0130123 2017-10-11
KR1020170130123A KR102349382B1 (ko) 2017-10-11 2017-10-11 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN109658969A true CN109658969A (zh) 2019-04-19
CN109658969B CN109658969B (zh) 2023-05-23

Family

ID=65993221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811174027.7A Active CN109658969B (zh) 2017-10-11 2018-10-09 存储器***及其操作方法

Country Status (3)

Country Link
US (1) US10866856B2 (zh)
KR (1) KR102349382B1 (zh)
CN (1) CN109658969B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276176A (zh) * 2020-02-11 2020-06-12 上海威固信息技术股份有限公司 一种三维堆叠闪存单元阈值电压分布模型构建方法
CN112185450A (zh) * 2019-07-02 2021-01-05 爱思开海力士有限公司 存储器***、存储器控制器和用于操作存储器***的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117244A (ko) * 2019-04-03 2020-10-14 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20200117374A (ko) * 2019-04-04 2020-10-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 이용하는 시스템
JP2021044034A (ja) * 2019-09-09 2021-03-18 キオクシア株式会社 メモリシステム
KR20220058753A (ko) 2020-10-30 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치 및 그것의 리드 방법
US11626168B2 (en) * 2021-03-10 2023-04-11 Samsung Electronics Co.. Ltd. De-noising using multiple threshold-expert machine learning models
US11574697B2 (en) * 2021-06-10 2023-02-07 SK Hynix Inc. Compression framework for log-likelihood ratio generation
US20230290410A1 (en) * 2022-03-08 2023-09-14 Yangtze Memory Technologies Co., Ltd. Memory device and operation thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080209111A1 (en) * 2007-02-27 2008-08-28 Samsung Electronics Co., Ltd. Over-sampling read operation for a flash memory device
US20090310406A1 (en) * 2008-06-11 2009-12-17 Vishal Sarin M+l bit read column architecture for m bit memory cells
US20110134692A1 (en) * 2007-04-23 2011-06-09 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
US20130326314A1 (en) * 2012-06-04 2013-12-05 Samsung Electronics Co., Ltd. Nonvolatile memory device and related read method using hard and soft decision decoding
US20140040531A1 (en) * 2012-08-04 2014-02-06 Lsi Corporation Single-read based soft-decision decoding of non-volatile memory
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化
CN106169308A (zh) * 2015-03-16 2016-11-30 爱思开海力士有限公司 存储器控制器及其操作方法
US20160378596A1 (en) * 2015-06-23 2016-12-29 SK Hynix Inc. Controller, semiconductor memory system and operating method thereof
US20170097868A1 (en) * 2015-10-01 2017-04-06 SK Hynix Inc. Data storage device and operating method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953722B2 (en) 2015-01-08 2018-04-24 SK Hynix Inc. Methods of system optimization by over-sampling read
KR102284658B1 (ko) * 2015-03-19 2021-08-02 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법
KR102381218B1 (ko) 2015-09-25 2022-04-01 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170058066A (ko) * 2015-11-18 2017-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102378541B1 (ko) 2015-11-27 2022-03-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102609130B1 (ko) * 2016-02-17 2023-12-05 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
US10409672B2 (en) * 2016-11-16 2019-09-10 SK Hynix Inc. Media quality aware ECC decoding method selection to reduce data access latency

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080209111A1 (en) * 2007-02-27 2008-08-28 Samsung Electronics Co., Ltd. Over-sampling read operation for a flash memory device
US20110134692A1 (en) * 2007-04-23 2011-06-09 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
US20090310406A1 (en) * 2008-06-11 2009-12-17 Vishal Sarin M+l bit read column architecture for m bit memory cells
US20130326314A1 (en) * 2012-06-04 2013-12-05 Samsung Electronics Co., Ltd. Nonvolatile memory device and related read method using hard and soft decision decoding
US20140040531A1 (en) * 2012-08-04 2014-02-06 Lsi Corporation Single-read based soft-decision decoding of non-volatile memory
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化
CN106169308A (zh) * 2015-03-16 2016-11-30 爱思开海力士有限公司 存储器控制器及其操作方法
US20160378596A1 (en) * 2015-06-23 2016-12-29 SK Hynix Inc. Controller, semiconductor memory system and operating method thereof
US20170097868A1 (en) * 2015-10-01 2017-04-06 SK Hynix Inc. Data storage device and operating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185450A (zh) * 2019-07-02 2021-01-05 爱思开海力士有限公司 存储器***、存储器控制器和用于操作存储器***的方法
CN111276176A (zh) * 2020-02-11 2020-06-12 上海威固信息技术股份有限公司 一种三维堆叠闪存单元阈值电压分布模型构建方法

Also Published As

Publication number Publication date
KR102349382B1 (ko) 2022-01-12
CN109658969B (zh) 2023-05-23
US20190108092A1 (en) 2019-04-11
KR20190040689A (ko) 2019-04-19
US10866856B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
CN109658969A (zh) 存储器***及其操作方法
US10540115B2 (en) Controller adaptation to memory program suspend-resume
US8908460B2 (en) Nonvolatile memory systems using time-dependent read voltages and methods of operating the same
US10847231B2 (en) Memory system with adaptive read-threshold scheme and method of operating such memory system
US10423345B2 (en) Devices, systems, and methods for increasing endurance on a storage system having a plurality of components using adaptive code-rates
CN110097913A (zh) 存储器控制器及其操作方法
CN107799149A (zh) 数据存储装置及其操作方法
US10148293B2 (en) Incremental LLR generation for flash memories
CN108062962A (zh) 数据存储装置及其操作方法
CN110197696B (zh) 电子装置、非暂时性计算机可读存储介质以及控制方法
CN105321571B (zh) 数据储存装置及其操作方法
CN106920575B (zh) 数据存储装置及其操作方法
CN110858126A (zh) 数据存储设备及其操作方法和具有该设备的存储***
CN110047538B (zh) 存储器***及其操作方法
CN109147854A (zh) 数据存储装置及其操作方法
US20200326853A1 (en) Data storage device and operation method thereof
US20200174921A1 (en) Data storage device, operation method thereof, and storage system including the same
US11367488B2 (en) Memory system and method for read operation based on grouping of word lines
CN109426442A (zh) 数据存储装置及其操作方法
CN109426627A (zh) 数据存储装置及其操作方法
CN109901789A (zh) 数据存储装置、该数据存储装置的操作方法以及存储***
US11036579B2 (en) Decoder for memory system and method thereof
US10720943B2 (en) Data storage device, operation method thereof and storage system having the same
US20200073701A1 (en) Data storage device, operation method thereof and storage system having the same
KR20200114216A (ko) 데이터 저장 장치 및 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea