CN109658861B - 显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种显示面板和显示装置，包括：阵列基板；位于阵列基板上的多个扫描线组和像素阵列；扫描线组包括沿第一方向延伸的两条扫描线；像素阵列包括多个像素行和多个像素列；像素行和扫描线组一一对应设置，且同一像素行中，相邻两个像素分别与同一扫描线组中不同的扫描线电连接；与扫描线电连接的移位寄存器；时钟控制电路，时钟控制电路的时钟信号输出端和移位寄存器的时钟信号输入端电连接；时钟控制电路的时钟信号输出端输出周期性的脉冲信号，脉冲信号包括电位相反的使能信号和过驱信号，在每一周期中，时钟信号输出端在使能信号结束时输出过驱信号。有效改善像素充电不足的问题，有效提高显示面板的显示效果。

Description

显示面板和显示装置

技术领域

本发明涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。

背景技术

现有的一种显示面板，包括多条扫描线、多条数据线、多个像素和移位寄存器，移位寄存器与扫描线电连接。移位寄存器用于向多条扫描线依次输出扫描信号，数据线输出数据驱动信号，从而驱动与扫描线、数据线电连接的像素进行图像的显示。

现有的显示面板一般包括单栅驱动、双栅驱动和三栅驱动的工作方式，最常用的为前两种。其中，双栅驱动是指显示面板中每行像素通过两条扫描线控制。现有技术提供的双栅驱动的显示面板中存在像素的充电能力和显示效果不佳的情况。因此，提供一种显示效果好的显示面板和显示装置，是本领域亟待解决的技术问题。

发明内容

有鉴于此，本发明提供了一种显示面板，包括：阵列基板；位于阵列基板上的多个扫描线组和像素阵列；扫描线组包括沿第一方向延伸的两条扫描线；像素阵列包括多个像素行和多个像素列；其中，像素行包括沿第一方向排列的多个像素，像素列包括沿第二方向排列的多个像素，第一方向和第二方向相交；像素行和扫描线组一一对应设置，且同一像素行中，相邻两个像素分别与同一扫描线组中不同的扫描线电连接；与扫描线电连接的移位寄存器；时钟控制电路，时钟控制电路的时钟信号输出端和移位寄存器的时钟信号输入端电连接；时钟控制电路的时钟信号输出端输出周期性的脉冲信号，脉冲信号包括电位相反的使能信号和过驱信号，在每一周期中，时钟信号输出端在使能信号结束时输出过驱信号。

本发明还提供一种显示装置，包括本发明提供的显示面板。

与现有技术相比，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：

显示面板中移位寄存器与扫描线电连接，时钟控制电路的时钟信号输出端和移位寄存器的时钟信号输入端电连接，从而时钟控制电路的时钟信号输出端输出的周期性的脉冲信号通过移位寄存器依次传输给扫描线。时钟控制电路的时钟信号输出端输出周期性的脉冲信号给移位寄存器，每一周期中，移位寄存器在第一时段将使能信号传输至某一扫描线，以使与该扫描线相连的像素的薄膜晶体管开启，在像素的薄膜晶体管开启时给像素充电，使该扫描线相连的像素进行图像的显示；移位寄存器在第二时段将过驱信号传输至该扫描线，使能信号和过驱信号的电位相反，过驱信号使与该扫描线相连的像素的薄膜晶体管关闭，在每一周期中，时钟信号输出端在使能信号结束时输出过驱信号，过驱信号可快速改变扫描线的电位，从而减少像素的薄膜晶体管的关闭时间，由于在像素的薄膜晶体管关闭时无法给像素充电，减少像素的薄膜晶体管的关闭时间可增加第一时段中给像素充电的时间，有效改善像素充电不足的问题，有效提高显示面板的显示效果。

当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1是现有技术所述的显示面板的结构示意图；

图2是图1所述的显示面板中移位寄存器的时钟信号输入端的信号时序图；

图3是本发明提供的一种显示面板的结构示意图；

图4是图3所述的显示面板中移位寄存器的时钟信号输入端的一种信号时序图；

图5是本发明提供的一种时钟控制电路的结构示意图；

图6是本发明提供的另一种时钟控制电路的结构示意图；

图7是本发明提供的另一种显示面板的结构示意图；

图8是本发明提供的又一种显示面板的结构示意图；

图9是图8中E部的结构示意图；

图10是本发明提供的一种显示装置的结构示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

针对现有技术提供的显示面板中像素的充电能力和显示效果不佳的现象，发明人对于现有技术提供的显示面板进行了如下研究：

图1是现有技术所述的显示面板的结构示意图，图2是图1所述的显示面板中移位寄存器的时钟信号输入端的信号时序图，参考图1和图2，显示面板包括：阵列基板1；位于阵列基板1上的多个扫描线组5和像素阵列2；扫描线组5包括沿第一方向X延伸的两条扫描线6；像素阵列2包括多个像素行3和多个像素列4；其中，像素行3包括沿第一方向X排列的多个像素8，像素列4包括沿第二方向Y排列的多个像素8，第一方向X和第二方向Y相交；像素行3和扫描线组5一一对应设置，且同一像素行3中，相邻两个像素8分别与同一扫描线组5中不同的扫描线6电连接；与扫描线6电连接的移位寄存器7。

现有技术提供的显示面板中，给移位寄存器7周期性的驱动信号，每一周期t1中，移位寄存器7在第一时段t11将时钟信号输入端输入的高电平传输至某一扫描线6，以使与该扫描线6相连的像素8的薄膜晶体管开启，驱动与该扫描线6相连的像素8进行图像的显示；之后向该扫描线6传输下拉信号，以下拉该扫描线6的电位，使与该扫描线6相连的像素8的薄膜晶体管关闭。由于现有技术中移位寄存器7无法快速下拉扫描线6的电位，因此在每一周期t1中第一时段t11后紧接着存在第二时段t12，在第二时段t12中，移位寄存器7逐渐下拉扫描线6的电位，直至扫描线6的电位为低电位。每一周期t1的时间通常设定为固定值，第二时段t12的存在使得第一时段t11的时间减小，由于每一周期t1中只有第一时段t11可以给相应的像素8充电，第二时段t12无法给相应的像素8充电，使得像素8存在充电不足的问题，影响显示面板的显示。

且现有技术提供的显示面板采用双栅驱动，即通过扫描线组5中的两条扫描线6驱动与该扫描线组5相对应像素行3中的像素8，由于现有技术的显示面板中扫描线6的数量较多，因此每一周期t1的时间相应减小，加剧了像素8存在充电不足的问题，进一步影响显示面板的显示。

有鉴于此，本发明提供了一种显示面板和显示装置，以解决现有技术提出的显示面板中像素的充电能力和显示效果不佳的问题。关于本发明实施例提供的显示面板和显示装置的实施例，下文将详述。

图3是本发明提供的一种显示面板的结构示意图，图4是图3所述的显示面板中移位寄存器的时钟信号输入端的一种信号时序图，参考图3和图4，本实施例提供一种显示面板，包括：

阵列基板10；

位于阵列基板10上的多个扫描线组G1和像素阵列20；

扫描线组G1包括沿第一方向X延伸的两条扫描线G10；

像素阵列20包括多个像素行21和多个像素列22；其中，像素行21包括沿第一方向X排列的多个像素30，像素列22包括沿第二方向Y排列的多个像素30，第一方向X和第二方向Y相交；

像素行21和扫描线组G1一一对应设置，且同一像素行21中，相邻两个像素30分别与同一扫描线组G1中不同的扫描线G10电连接；

与扫描线G10电连接的移位寄存器40；

时钟控制电路50，时钟控制电路50的时钟信号输出端和移位寄存器40的时钟信号输入端电连接；

时钟控制电路50的时钟信号输出端输出周期性的脉冲信号，脉冲信号包括电位相反的使能信号和过驱信号，在每一周期中，时钟信号输出端在使能信号结束时输出过驱信号。

具体的，本实施例提供的显示面板中阵列基板10上设置有扫描线组G1和像素阵列20，像素阵列20由多个像素30阵列排布形成的，像素行21和扫描线组G1一一对应设置，且同一像素行21中的像素30通过与其对应的扫描线组G1中两条扫描线G10驱动。

移位寄存器40与扫描线G10电连接，时钟控制电路50的时钟信号输出端和移位寄存器40的时钟信号输入端电连接，从而时钟控制电路50的时钟信号输出端输出的周期性的脉冲信号通过移位寄存器40依次传输给扫描线G10。时钟控制电路50的时钟信号输出端输出周期性的脉冲信号给移位寄存器40，每一周期T1中，移位寄存器40在第一时段T11将使能信号传输至某一扫描线G10，以使与该扫描线G10相连的像素30的薄膜晶体管开启，在像素30的薄膜晶体管开启时给像素30充电，使该扫描线G10相连的像素30进行图像的显示；移位寄存器40在第二时段T12将过驱信号传输至该扫描线G10，使能信号和过驱信号的电位相反，过驱信号使与该扫描线G10相连的像素30的薄膜晶体管关闭，在每一周期T1中，时钟信号输出端在使能信号结束时输出过驱信号，过驱信号可快速改变扫描线G10的电位，从而减少像素30的薄膜晶体管的关闭时间，由于在像素30的薄膜晶体管关闭时无法给像素30充电，减少像素30的薄膜晶体管的关闭时间可增加第一时段T11中给像素30充电的时间，有效改善像素30充电不足的问题，有效提高显示面板的显示效果。

需要说明的是，本发明中使能信号和过驱信号的电位相反是指使能信号和过驱信号中一个为高电位信号，另一个为低电位信号，示例性的，使能信号的电位为15V，过驱信号的电位为-14V，本发明中并不限定使能信号和过驱信号的电位值相反。

需要说明的是，本实施例中示例性的示出了过驱信号使得像素30的薄膜晶体管的关闭时间接近为0，从而接近于在整个第一时段T11均可给像素30充电。在本发明其他实施例中第一时段T11中存在部分时间使像素30的薄膜晶体管的关闭，并不是整个第一时段T11都给像素30充电，但与现有技术相比，过驱信号有效使得像素30的薄膜晶体管的关闭时间缩短，有效改善像素30充电不足的问题，有效提高显示面板的显示效果，本发明不再进行赘述。

图5是本发明提供的一种时钟控制电路的结构示意图，参考图5，可选的，其中，时钟控制电路包括电连接的第一控制模块51和第二控制模块52；

时钟信号输出端CLK与第一控制模块51电连接；

第一控制模块51和第二控制模块52用于控制时钟信号输出端CLK输出周期性的脉冲信号。

图6是本发明提供的另一种时钟控制电路的结构示意图，参考图6，可选的，其中，第一控制模块1包括第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第一输入端A、第二输入端B、第一电压信号端VGH和时钟信号输出端CLK；

第一开关晶体管M1的控制端和第一输入端A相连接，第一开关晶体管M1的第一端和第一电压信号端VGH相连接，第一开关晶体管M1的第二端和时钟信号输出端CLK相连接；

第二开关晶体管M2的控制端和第二输入端B相连接，第二开关晶体管M2的第一端和第一电压信号端VGH相连接，第二开关晶体管M2的第二端和时钟信号输出端CLK相连接；

第三开关晶体管M3的控制端和第一输入端A相连接，第三开关晶体管M3的第一端和时钟信号输出端CLK相连接，第三开关晶体管M3的第二端和第四开关晶体管M4的第一端相连接；

第四开关晶体管M4的控制端和第二输入端B相连接，第四开关晶体管M4的第二端和第二控制模块2相连接。

继续参考图6，可选的，其中，第二控制模块2包括第五开关晶体管M5、第六开关晶体管M6、第三输入端C、第四输入端D、第二电压信号端VGL和第三电压信号端VGLO；

第五开关晶体管M5的控制端和第三输入端C相连接，第五开关晶体管M5的第一端和第四开关晶体管M4的第二端相连接，第五开关晶体管M5的第二端和第二电压信号端VGL相连接；

第六开关晶体管M6的控制端和第四输入端D相连接，第六开关晶体管M6的第一端和第四开关晶体管M4的第二端相连接，第六开关晶体管M6的第二端和第三电压信号端VGLO相连接。

继续参考图6，可选的，其中，第一开关晶体管M1和第二开关晶体管M2为P型MOS管，第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5和第六开关晶体管M6为N型MOS管。具体的，MOS管是金属氧化物半导体(Metal Oxide Semiconductor)场效应晶体管。其中，给P型MOS管的栅极通低电位信号时，P型MOS管打开；给N型MOS管通高电位信号时，N型MOS管打开。

第一电压信号端VGH输入第一电压信号，第二电压信号端VGL输入第二电压信号，第三电压信号端VGLO输入第三电压信号。

当第一输入端A输入低电位信号、第二输入端B输入低电位信号、第三输入端C和第四输入端D不输入信号，此时，第一开关晶体管M1打开，第二开关晶体管M2打开，第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5和第六开关晶体管M6关闭，时钟信号输出端CLK输出第一电压信号。

当第一输入端A输入低电位信号、第二输入端B输入高电位信号、第三输入端C和第四输入端D不输入信号，此时，第一开关晶体管M1打开，第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5和第六开关晶体管M6关闭，时钟信号输出端CLK输出第一电压信号。

当第一输入端A输入高电位信号、第二输入端B输入低电位信号、第三输入端C和第四输入端D不输入信号，此时，第二开关晶体管M2打开，第一开关晶体管M1、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5和第六开关晶体管M6关闭，时钟信号输出端CLK输出第一电压信号。

当第一输入端A输入高电位信号、第二输入端B输入高电位信号、第三输入端C输入高电位信号、第四输入端D输入低电位信号，此时，第一开关晶体管M1和第二开关晶体管M2关闭，第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5打开，第六开关晶体管M6关闭，时钟信号输出端CLK输出第二电压信号。

当第一输入端A输入高电位信号、第二输入端B输入高电位信号、第三输入端C输入低电位信号、第四输入端D输入高电位信号，此时，第一开关晶体管M1和第二开关晶体管M2关闭，第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6打开，第五开关晶体管M5关闭，时钟信号输出端CLK输出第三电压信号。

通过控制第一输入端A、第二输入端B、第三输入端C和第四输入端D可控制时钟控制电路的时钟信号输出端CLK输出周期性的脉冲信号，其中，脉冲信号包括电位相反的使能信号和过驱信号，在每一周期中，时钟信号输出端在使能信号结束时输出过驱信号。

需要说明的是，图6示例性的示出了时钟控制电路中第一控制模块1和第二控制模块2的具体结构，时钟控制电路中第一控制模块1和第二控制模块2的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作赘述。

需要说明的是，本实施例实例性的示出了第一开关晶体管M1和第二开关晶体管M2为P型MOS管，第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5和第六开关晶体管M6为N型MOS管，第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5和第六开关晶体管M6还可以采用其他类型的开关晶体管，示例性的，也可以为低温多晶硅薄膜晶体管(TFT，Thin Film Transistor)，只需满足第一开关晶体管M1的阈值电压与第三开关晶体管M3的阈值电压互为相反数，第二开关晶体管M2的阈值电压与第四开关晶体管M4的阈值电压互为相反数即可，本发明在此不作赘述。

继续参考图6，可选的，其中，第一电压信号端VGH输入的第一电压信号为高电位，第二电压信号端VGL输入的第二电压信号为低电位，第三电压信号端VGLO输入的第三电压信号为介于高电位和低电位之间的电位。

示例性的，在常温时，第一电压信号为15V，第二电压信号为-14V，第三电压信号为-10V，在低温时，第一电压信号为18V，第二电压信号为-14V，第三电压信号为-10V，在本发明其他实施例中，第一电压信号、第二电压信号和第三电压信号还可以根据实际生产需要设计为其他电压值，本发明对此不进行限制。

需要说明的是，本实施例仅是举例说明时钟控制电路中第一电压信号端VGH输入的第一电压信号为高电位，第二电压信号端VGL输入的第二电压信号为低电位，第三电压信号端VGLO输入的第三电压信号为介于高电位和低电位之间的电位，本领域技术人员可根据实际情况针对不同的电压信号输入方式对本实施例的电路进行调整，以实现与该电路输出相同的信号，以上本领域技术人员公知的电路调整均在本发明实施例保护范围之内。

继续参考图4，可选的，其中，使能信号为高电位信号，过驱信号为低电位信号。

需要说明的是，图4示例性的示出了使能信号为高电位信号，过驱信号为低电位信号，在本发明其他实施例中使能信号可以为低电位信号，过驱信号可以为高电位信号，只需满足使能信号和过驱信号的电位相反即可，在此不作赘述。

图7是本发明提供的另一种显示面板的结构示意图，参考图6和图7，可选的，显示面板还包括驱动芯片60；

第一输入端A、第二输入端B、第三输入端C和第四输入端D均与驱动芯片60连接。

具体的，可通过驱动芯片60控制时钟控制电路50中的第一输入端A、第二输入端B、第三输入端C和第四输入端D，从而控制时钟控制电路50的时钟信号输出端CLK输出周期性的脉冲信号。

需要说明的是，图7中示例性的示出了时钟控制电路50和驱动芯片60均设置于显示面板中，且电连接的时钟控制电路50和驱动芯片60独立设置，在本发明其他实施例中，还可以将时钟控制电路50集成于驱动芯片60中，时钟控制电路50和驱动芯片60也可以不设置于显示面板中，本发明在此不作赘述。

继续参考图4，可选的，其中，每一个过驱信号的持续时间为t，相邻两个使能信号之间的间隔时间为T；其中，

1.5us≤t≤T/2。

具体的，每一周期T1中，第二时段T12输出过驱信号，第二时段T12的时间为t，前一个周期T1中第一时段T11的结束到后一个周期T1中第一时段T11的开始之间的时间为T；1.5us≤t≤T/2。当t＜1.5us时，面板在显示时出现滚动横纹；当t＞T/2时，过驱信号会影响下一周期T1的使能信号。当1.5us≤t≤T/2时，在过驱信号不影响下一周期T1的使能信号的同时，有效解决过驱信号太短造成的面板在显示时出现滚动横纹的现象。

图8是本发明提供的又一种显示面板的结构示意图，参考图8，可选的，显示面板还包括沿第二方向Y延伸的多条数据线S10；

相邻的两个像素列22为一个像素列组23，数据线S10和像素列组23一一对应设置，且同一个像素列组23中的像素30与同一条数据线S10电连接。

具体的，相邻的两个像素列22为一个像素列组23，且同一个像素列组23中的像素30与同一条数据线S10电连接，通过一条数据线S10可以给两个像素列22中的像素30传递数据信号，有效减少显示面板中数据线S10的数量，从而显示面板中有更多空间放置其他信号线，使得显示面板中的线路排布更灵活；且连接数据线S10的驱动电路(图8中未示出)的成本也相应减少，可以降低生产成本。

图9是图8中E部的结构示意图，参考图8和图9，可选的，其中，像素30包括像素电极31和薄膜晶体管32，薄膜晶体管32的栅极321与扫描线G10连接，薄膜晶体管32的源极322和与其相对应的数据线S10连接，薄膜晶体管32的漏极323与像素电极31连接。

具体的，子像素30的薄膜晶体管32的栅极321连接至与其相对应的扫描线G10，通过扫描线G10给薄膜晶体管32通使能信号，从而薄膜晶体管32处于导通状态，再通过数据线S10给对应的像素电极31充电，使该像素电极31从初始电位达到目标电位，再通过扫描线G10给薄膜晶体管32通过驱信号，使薄膜晶体管32处于关闭状态，像素电极31保持目标电位。

本发明实施例提供一种显示装置，包括如上所述的显示面板100。

请参考图10，图10是本发明提供的一种显示装置的结构示意图。图10提供的显示装置1000包括本发明上述任一实施例提供的显示面板100。图10实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本发明实施例提供的显示装置100，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本发明对此不作具体限制。本发明实施例提供的显示装置，具有本发明实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

通过上述实施例可知，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：

显示面板中移位寄存器与扫描线电连接，时钟控制电路的时钟信号输出端和移位寄存器的时钟信号输入端电连接，从而时钟控制电路的时钟信号输出端输出的周期性的脉冲信号通过移位寄存器依次传输给扫描线。时钟控制电路的时钟信号输出端输出周期性的脉冲信号给移位寄存器，每一周期中，移位寄存器在第一时段将使能信号传输至某一扫描线，以使与该扫描线相连的像素的薄膜晶体管开启，在像素的薄膜晶体管开启时给像素充电，使该扫描线相连的像素进行图像的显示；移位寄存器在第二时段将过驱信号传输至该扫描线，使能信号和过驱信号的电位相反，过驱信号使与该扫描线相连的像素的薄膜晶体管关闭，在每一周期中，时钟信号输出端在使能信号结束时输出过驱信号，过驱信号可快速改变扫描线的电位，从而减少像素的薄膜晶体管的关闭时间，由于在像素的薄膜晶体管关闭时无法给像素充电，减少像素的薄膜晶体管的关闭时间可增加第一时段中给像素充电的时间，有效改善像素充电不足的问题，有效提高显示面板的显示效果。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (9)

1.一种显示面板，其特征在于，包括：

阵列基板；

位于所述阵列基板上的多个扫描线组和像素阵列；

所述扫描线组包括沿第一方向延伸的两条扫描线；

所述像素阵列包括多个像素行和多个像素列；其中，所述像素行包括沿所述第一方向排列的多个像素，所述像素列包括沿第二方向排列的多个所述像素，所述第一方向和所述第二方向相交；

所述像素行和所述扫描线组一一对应设置，且同一所述像素行中，相邻两个所述像素分别与同一所述扫描线组中不同的所述扫描线电连接；

与所述扫描线电连接的移位寄存器；

时钟控制电路，所述时钟控制电路的时钟信号输出端和所述移位寄存器的时钟信号输入端电连接；

所述时钟控制电路包括电连接的第一控制模块和第二控制模块；所述时钟信号输出端与所述第一控制模块电连接；所述第一控制模块和所述第二控制模块用于控制所述时钟信号输出端输出周期性的脉冲信号，所述脉冲信号包括电位相反的使能信号和过驱信号，在每一周期中，所述时钟信号输出端在所述使能信号结束时输出所述过驱信号；

所述第一控制模块包括第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第一输入端、第二输入端、第一电压信号端和所述时钟信号输出端；所述第一开关晶体管的控制端和所述第一输入端相连接，所述第一开关晶体管的第一端和所述第一电压信号端相连接，所述第一开关晶体管的第二端和所述时钟信号输出端相连接；所述第二开关晶体管的控制端和所述第二输入端相连接，所述第二开关晶体管的第一端和所述第一电压信号端相连接，所述第二开关晶体管的第二端和所述时钟信号输出端相连接；所述第三开关晶体管的控制端和所述第一输入端相连接，所述第三开关晶体管的第一端和所述时钟信号输出端相连接，所述第三开关晶体管的第二端和所述第四开关晶体管的第一端相连接；所述第四开关晶体管的控制端和所述第二输入端相连接，所述第四开关晶体管的第二端和所述第二控制模块相连接；

所述第二控制模块包括第五开关晶体管、第六开关晶体管、第三输入端、第四输入端、第二电压信号端和第三电压信号端；所述第五开关晶体管的控制端和所述第三输入端相连接，所述第五开关晶体管的第一端和所述第四开关晶体管的第二端相连接，所述第五开关晶体管的第二端和所述第二电压信号端相连接；所述第六开关晶体管的控制端和所述第四输入端相连接，所述第六开关晶体管的第一端和所述第四开关晶体管的第二端相连接，所述第六开关晶体管的第二端和所述第三电压信号端相连接。

2.根据权利要求1所述的显示面板，其特征在于，

所述第一开关晶体管和所述第二开关晶体管为P型MOS管，所述第三开关晶体管、所述第四开关晶体管、所述第五开关晶体管和所述第六开关晶体管为N型MOS管。

3.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括驱动芯片；

所述第一输入端、所述第二输入端、所述第三输入端和所述第四输入端均与所述驱动芯片连接。

4.根据权利要求1所述的显示面板，其特征在于，

所述第一电压信号端输入的第一电压信号为高电位，所述第二电压信号端输入的第二电压信号为低电位，所述第三电压信号端输入的第三电压信号为介于所述高电位和所述低电位之间的电位。

5.根据权利要求1所述的显示面板，其特征在于，

所述使能信号为高电位信号，所述过驱信号为低电位信号。

6.根据权利要求3所述的显示面板，其特征在于，

每一个所述过驱信号的持续时间为t，相邻两个所述使能信号之间的间隔时间为T；其中，

1.5us≤t≤T/2。

7.根据权利要求1所述的显示面板，其特征在于，

还包括沿所述第二方向延伸的多条数据线；

相邻的两个所述像素列为一个像素列组，所述数据线和所述像素列组一一对应设置，且同一个所述像素列组中的所述像素与同一条所述数据线电连接。

8.根据权利要求7所述的显示面板，其特征在于，

所述像素包括像素电极和薄膜晶体管，所述薄膜晶体管的栅极与所述扫描线连接，所述薄膜晶体管的源极和与其相对应的数据线连接，所述薄膜晶体管的漏极与所述像素电极连接。

9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的显示面板。

Images