CN109656770A - 一种vpx总线的无源串行通道测试电路板 - Google Patents
一种vpx总线的无源串行通道测试电路板 Download PDFInfo
- Publication number
- CN109656770A CN109656770A CN201811607558.0A CN201811607558A CN109656770A CN 109656770 A CN109656770 A CN 109656770A CN 201811607558 A CN201811607558 A CN 201811607558A CN 109656770 A CN109656770 A CN 109656770A
- Authority
- CN
- China
- Prior art keywords
- vpx
- circuit board
- test
- subcard
- passive series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种VPX总线的无源串行通道测试电路板,包括两件VPX测试子卡电路板和一件VPX测试背板电路板;VPX测试子卡电路板上设置了校准及影响因素测试区和VPX子卡模拟测试区;VPX测试背板电路板上设置了VPX背板模拟测试区和校准及玻纤效应测试区。本发明公开了VPX测试子卡与VPX测试背板的一套测试电路板,可测量单一关键因素对性能指标的影响,且可实现对VPX无源串行通道的模拟测试和PCB设计性能的综合评估,指导VPX产品的设计与优化,降低产品设计成本。测试板可模拟VPX子卡与VPX背板中无源串行通道多种PCB设计方案,可实现VPX总线无源串行通道的模拟测试。将校准电路和焊盘、过孔stub、玻纤效应、传输线损耗等关键因素综合集成,可完成多种关键因素的测试评估。
Description
技术领域
本发明涉及一种VPX总线的无源串行通道测试电路板。
背景技术
现代电子产品的性能和***的集成度越来越高,高速串行总线的应用成为了主流。随着串行总线速率的提高,传统的PCB走线已呈现出传输线特性,PCB设计中的焊盘、过孔stub,以及板材的玻纤效应等都会导致传输线的阻抗不连续,影响串行通道的***损耗、回波损耗等性能,带来信号完整性问题,成为了无源串行通道设计中的关键因素。
1、无法对VPX串行通道中关键因素对性能指标的影响进行测试评估
VPX总线作为新一代的工业总线标准,在工业及军工电子领域得到了广泛的应用,但目前没有针对VPX总线串行通道多种关键因素的测试评估方法,无法对设计中关键因素对性能指标的影响做出准确评估。
2、不能实现VPX总线无源串行通道的模拟测试
利用传统测试方法只能对已有的VPX背板进行S参数测量,由于没有VPX测试子卡与VPX测试背板的整套测试板,无法对VPX总线无源串行通道可能出现的多种PCB设计方案进行模拟测试评估,因此不能得到满足串行通道要求的PCB设计方案组合,无法准确的对设计进行指导,导致过设计或欠设计的现象时有发生。
发明内容
本发明的目的在于克服现有技术的不足,提供一种VPX总线的无源串行通道测试电路板。
本发明的目的是通过以下技术方案来实现的:
一种VPX总线的无源串行通道测试电路板,包括两件VPX测试子卡电路板和一件VPX测试背板电路板;
VPX测试子卡电路板上设置了校准及影响因素测试区和VPX子卡模拟测试区;
VPX测试背板电路板上设置了VPX背板模拟测试区和校准及玻纤效应测试区。
作为优选方式,校准与影响因素测试区设置了印制导线没有换层的差分对、印制导线不同换层情况的差分对、电容焊盘有优化和无优化的差分对。
作为优选方式,每个差分对连接4个SMA连接器。
作为优选方式,VPX测试子卡电路板或VPX测试背板电路板表层的印制导线设计为线宽0.127mm,间距0.191mm;VPX测试子卡电路板或VPX测试背板电路板内层的印制导线设计为线宽0.147mm,间距0.17mm。
作为优选方式,换层的印制导线分为无过孔stub、短过孔stub和长过孔stub三种情况,使用的过孔孔径为0.203mm,孔环宽度为0.102mm,印制导线长度均为86.6mm。
作为优选方式,电容焊盘有优化和无优化的差分对长度均为86.6mm,电容为0402尺寸、0.1μF的陶瓷电容。
作为优选方式,VPX子卡模拟测试区的VPX全模块插头包含了32个差分对引脚,按顺序分为4组,其中每组中选出4个差分对,共16个差分对引出至SMA连接器。
作为优选方式,校准与玻纤效应测试区设置了4个差分对,包括了5°角走线的表层印制导线(86.6mm)、5°角走线的内层印制导线(86.6mm和162.8mm)、和0°角走线的内层印制导线(162.8mm)。
作为优选方式,校准与玻纤效应测试区的每个差分对包括4个SMA连接器。
作为优选方式,VPX背板模拟测试区设置5个VPX全模块插座。
本发明的有益效果是:
本发明公开了VPX测试子卡与VPX测试背板的一套测试电路板,可测量单一关键因素对性能指标的影响,且可实现对VPX无源串行通道的模拟测试和PCB设计性能的综合评估,指导VPX产品的设计与优化,降低产品设计成本。主要优点如下:
1、测试板可模拟VPX测试子卡与VPX背板中无源串行通道多种PCB设计方案,可实现VPX总线无源串行通道的模拟测试。
2、将校准电路和焊盘、过孔stub、玻纤效应、传输线损耗等关键因素综合集成,可完成多种关键因素的测试评估。
附图说明
图1为VPX测试子卡的电路板;
图2为VPX测试背板的电路板;
图3为VPX测试背板的测试电路;
图4为过孔stub示意图;
图5为引出16个差分对至SMA连接器;
图6为差分对S参数校准与测量示意图;
图中,1-VPX测试子卡电路板,2-VPX测试背板电路板,3-SMA连接器,4-AC耦合电容,5-VPX差分全模块插头,6-VPX全模块插座,101-表层信号线,102-过孔,103-L4层信号线,104-L3层信号线,105-长过孔stub,106-短过孔stub。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。
如图1和图2所示,一种VPX总线的无源串行通道测试电路板,包括两件VPX测试子卡电路板1和一件VPX测试背板电路板2;
VPX测试子卡电路板1上设置了校准及影响因素测试区和VPX子卡模拟测试区;
VPX测试背板电路板2上设置了VPX背板模拟测试区和校准及玻纤效应测试区。将关键因素测试电路对应的SMA连接器3与矢量网络分析仪连接,对测试电路的性能进行测量,并利用校准电路测量结果进行去嵌,实现关键因素对性能指标影响的测试评估。
将两个VPX测试子卡与VPX测试背板电路板2中对应的VPX连接器对插,模拟VPX无源串行通道,将VPX测试子卡电路板1中待测试串行通道对应的SMA连接器3与矢量网络分析仪连接,如图3所示,由此对模拟VPX无源串行通道的S参数进行测试,从而实现VPX无源串行通道的模拟测试。
在一个优选实施例中,校准与影响因素测试区设置了印制导线没有换层(没有换层的印制导线分为印制板底层和印制板内层两种情况,长度包括35.8mm和86.6mm两种情况)的差分对、印制导线不同换层情况的差分对、电容焊盘有优化(电容焊盘的优化是将相邻层(L5)焊盘投影区域的铜箔做挖空处理)和无优化的差分对等不同设计,用于VPX测试子卡电路板1的校准、过孔102与电容焊盘影响的测量,校准与测量示意图如图6。
在一个优选实施例中,每个差分对连接4个SMA连接器3,可通过矢量网络分析仪测量其S参数(***损耗、回波损耗)。
在一个优选实施例中,VPX测试子卡电路板1或VPX测试背板电路板2表层的印制导线设计为线宽0.127mm,间距0.191mm;VPX测试子卡电路板1或VPX测试背板电路板2内层的印制导线设计为线宽0.147mm,间距0.17mm。
在一个优选实施例中,换层的印制导线分为无过孔stub、短过孔stub106和长过孔stub105三种情况,如图4所示,使用的过孔102孔径为0.203mm,孔环宽度为0.102mm,印制导线长度均为86.6mm。图4中还可以看到,设置了表层信号线101、L4层信号线103以及L3层信号线104。
在一个优选实施例中,电容焊盘有优化和无优化的差分对长度均为86.6mm,电容为0402尺寸、0.1μF的陶瓷电容,设置于印制板底层,电容焊盘的优化是将相邻层(L5)焊盘投影区域的铜箔做挖空处理。
在一个优选实施例中,VPX子卡模拟测试区的VPX全模块插头或VPX差分全模块插头5包含了32个差分对引脚,按顺序分为4组,其中每组中选出4个差分对(优选每组中的前4个),共16个差分对引出至SMA连接器3(如图5所示),对应未换层印制导线,不同过孔stub印制导线的设计组合。
在一个优选实施例中,校准与玻纤效应测试区设置了4个差分对,包括了5°角走线的表层印制导线(86.6mm)、5°角走线的内层印制导线(86.6mm和162.8mm)、和0°角走线的内层印制导线(162.8mm)。印制导线长度为86.6mm的差分对用于校准测量,印制导线长度为162.8mm的差分对用于玻纤效应测量。
在一个优选实施例中,校准与玻纤效应测试区的每个差分对包括4个SMA连接器3,可通过矢量网络分析仪测量其S参数(***损耗、回波损耗)。印制板表层的印制导线设计为线宽0.127mm,间距0.191mm;印制板内层的印制导线设计为线宽0.147mm,间距0.17mm。
在一个优选实施例中,VPX背板模拟测试区设置5个VPX全模块插座6,将插座中与VPX测试子卡电路板1对应的差分对引出(如图5所示),通过印制导线进行互联。在差分传输线的设计包含理想带状线、理想微带线,以及包含多种过孔stub及优化的设计组合。
为了避免玻纤效应对关键因素测试结果的影响,除VPX子卡模拟测试区、AC耦合电容4焊盘优化测试和0°角走线玻纤效应测试的印制导线外,其他印制导线的主体部分均采用5°角走线(与水平方向的夹角)。VPX子卡模拟测试区印制导线的走线也采用了一定角度的形式。
本发明的优势在于:
1、实现对VPX串行通道设计中多种关键因素的测试评估
将校准电路和AC耦合电容4焊盘、过孔stub、玻纤效应、传输线损耗等关键因素综合集成,可完成多种关键因素的测试评估,掌握关键因素对串行通道性能的影响。同时,将测试结果与仿真结果进行对比拟合,对仿真参数进行迭代修正,可实现更多关键因素优化效果的仿真评估。
2、实现完整的VPX串行通道模拟测试
设计VPX子卡与背板中无源串行通道中的多种PCB方案,通过不同设计方案的组合,模拟真实环境中的VPX无源串行通道,实现VPX总线无源串行通道的模拟测试。从而对VPX总线的PCB设计方案进行综合评估,指导VPX产品的设计与优化。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,应当指出的是,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种VPX总线的无源串行通道测试电路板,其特征在于:包括两件VPX测试子卡电路板和一件VPX测试背板电路板;
VPX测试子卡电路板上设置了校准及影响因素测试区和VPX子卡模拟测试区;
VPX测试背板电路板上设置了VPX背板模拟测试区和校准及玻纤效应测试区。
2.根据权利要求1所述的一种VPX总线的无源串行通道测试电路板,其特征在于:校准与影响因素测试区设置了印制导线没有换层的差分对、印制导线不同换层情况的差分对、电容焊盘有优化和无优化的差分对。
3.根据权利要求2所述的一种VPX总线的无源串行通道测试电路板,其特征在于:每个差分对连接4个SMA连接器。
4.根据权利要求1或2或3所述的一种VPX总线的无源串行通道测试电路板,其特征在于:VPX测试子卡电路板或VPX测试背板电路板表层的印制导线设计为线宽0.127mm,间距0.191mm;VPX测试子卡电路板或VPX测试背板电路板内层的印制导线设计为线宽0.147mm,间距0.17mm。
5.根据权利要求4所述的一种VPX总线的无源串行通道测试电路板,其特征在于:换层的印制导线分为无过孔stub、短过孔stub和长过孔stub三种情况,使用的过孔孔径为0.203mm,孔环宽度为0.102mm,印制导线长度均为86.6mm。
6.根据权利要求1或4所述的一种VPX总线的无源串行通道测试电路板,其特征在于:电容焊盘有优化和无优化的差分对长度均为86.6mm,电容为0402尺寸、0.1μF的陶瓷电容。
7.根据权利要求1所述的一种VPX总线的无源串行通道测试电路板,其特征在于:VPX子卡模拟测试区的VPX全模块插头包含了32个差分对引脚,按顺序分为4组,其中每组中选出4个差分对,共16个差分对引出至SMA连接器。
8.根据权利要求1所述的一种VPX总线的无源串行通道测试电路板,其特征在于:校准与玻纤效应测试区设置了4个差分对,包括了5°角走线的表层印制导线、5°角走线的内层印制导线和0°角走线的内层印制导线。
9.根据权利要求8所述的一种VPX总线的无源串行通道测试电路板,其特征在于:校准与玻纤效应测试区的每个差分对包括4个SMA连接器。
10.根据权利要求1或8或9所述的一种VPX总线的无源串行通道测试电路板,其特征在于:VPX背板模拟测试区设置5个VPX全模块插座。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811607558.0A CN109656770B (zh) | 2018-12-27 | 2018-12-27 | 一种vpx总线的无源串行通道测试电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811607558.0A CN109656770B (zh) | 2018-12-27 | 2018-12-27 | 一种vpx总线的无源串行通道测试电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109656770A true CN109656770A (zh) | 2019-04-19 |
CN109656770B CN109656770B (zh) | 2022-03-18 |
Family
ID=66117044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811607558.0A Active CN109656770B (zh) | 2018-12-27 | 2018-12-27 | 一种vpx总线的无源串行通道测试电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109656770B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114252703A (zh) * | 2021-11-19 | 2022-03-29 | 苏州浪潮智能科技有限公司 | 移除治具板上传输线远端串扰影响的方法、装置、*** |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366111B1 (en) * | 1999-01-26 | 2002-04-02 | Sharp Kabushiki Kaisha | Test circuit for semiconductor IC device |
CN103678212A (zh) * | 2013-11-18 | 2014-03-26 | 航天恒星科技有限公司 | 基于vpx架构的通用接口检测装置 |
CN103678236A (zh) * | 2013-12-16 | 2014-03-26 | 中国航空工业集团公司第六三一研究所 | 一种基于vpx的多总线试验平台的设计方法 |
CN104035848A (zh) * | 2014-06-14 | 2014-09-10 | 上海威固信息技术有限公司 | Vpx自动化测试*** |
CN204613930U (zh) * | 2014-06-14 | 2015-09-02 | 上海威固信息技术有限公司 | Vpx自动化测试*** |
CN106294049A (zh) * | 2016-08-26 | 2017-01-04 | 天津市英贝特航天科技有限公司 | 一种6u vpx计算机主板电气接口全功能测试底板 |
CN106970250A (zh) * | 2017-03-29 | 2017-07-21 | 上海航天科工电器研究院有限公司 | 一种vpx数字信号测试装置 |
CN108234038A (zh) * | 2018-01-09 | 2018-06-29 | 成都普诺科技有限公司 | 一种多功能模块测试*** |
CN108445299A (zh) * | 2018-03-16 | 2018-08-24 | 生益电子股份有限公司 | 一种***损耗测试条 |
-
2018
- 2018-12-27 CN CN201811607558.0A patent/CN109656770B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366111B1 (en) * | 1999-01-26 | 2002-04-02 | Sharp Kabushiki Kaisha | Test circuit for semiconductor IC device |
CN103678212A (zh) * | 2013-11-18 | 2014-03-26 | 航天恒星科技有限公司 | 基于vpx架构的通用接口检测装置 |
CN103678236A (zh) * | 2013-12-16 | 2014-03-26 | 中国航空工业集团公司第六三一研究所 | 一种基于vpx的多总线试验平台的设计方法 |
CN104035848A (zh) * | 2014-06-14 | 2014-09-10 | 上海威固信息技术有限公司 | Vpx自动化测试*** |
CN204613930U (zh) * | 2014-06-14 | 2015-09-02 | 上海威固信息技术有限公司 | Vpx自动化测试*** |
CN106294049A (zh) * | 2016-08-26 | 2017-01-04 | 天津市英贝特航天科技有限公司 | 一种6u vpx计算机主板电气接口全功能测试底板 |
CN106970250A (zh) * | 2017-03-29 | 2017-07-21 | 上海航天科工电器研究院有限公司 | 一种vpx数字信号测试装置 |
CN108234038A (zh) * | 2018-01-09 | 2018-06-29 | 成都普诺科技有限公司 | 一种多功能模块测试*** |
CN108445299A (zh) * | 2018-03-16 | 2018-08-24 | 生益电子股份有限公司 | 一种***损耗测试条 |
Non-Patent Citations (5)
Title |
---|
ELMA BUSTRONIC: "VPX Test Extender - 6U", 《百度文库》 * |
张潇潇 等: "基于VPX的网络传输设计", 《飞行器测控学报》 * |
张睿 等: "基于国产平台VPX架构的IPMC控制器设计", 《计算机测量与控制》 * |
王燕 等: "基于VPX总线的高速数字电路测试***研究及应用", 《计算机测量与控制》 * |
胡军 等: "差分对内偏斜对25 Gbps背板信号完整性的影响分析", 《计算机工程与科学》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114252703A (zh) * | 2021-11-19 | 2022-03-29 | 苏州浪潮智能科技有限公司 | 移除治具板上传输线远端串扰影响的方法、装置、*** |
CN114252703B (zh) * | 2021-11-19 | 2024-01-12 | 苏州浪潮智能科技有限公司 | 移除治具板上传输线远端串扰影响的方法、装置、*** |
Also Published As
Publication number | Publication date |
---|---|
CN109656770B (zh) | 2022-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105891611B (zh) | 一种宽频带的微型近场电场测试探头 | |
CN206945824U (zh) | 阻抗测试条及电路板 | |
DE112009005186B4 (de) | Signalerfassungsvorrichtungen und schaltungsplatinen | |
CN201859179U (zh) | 一种pcb快速阻抗测试*** | |
CN108089955A (zh) | 一种基于OCuLink接口的PCIE信号测试治具及测试方法 | |
CN108255652B (zh) | 一种信号测试装置 | |
CN204595098U (zh) | 微电阻测试装置 | |
CN109656770A (zh) | 一种vpx总线的无源串行通道测试电路板 | |
CN206274329U (zh) | 测试辅助组件和测试辅助板 | |
CN102313868B (zh) | 电信端量测装置 | |
CN201159757Y (zh) | 可测试精密电阻的万用测试装置 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
JP2006234780A (ja) | 評価基板及びケーブルアッセンブリ評価方法 | |
CN109324988A (zh) | 一种基于3u vpx架构的标准机箱在线硬件调试转接板 | |
US9880198B2 (en) | High bandwidth signal probe tip | |
CN109061435A (zh) | 一种背钻加工能力的检测装置及方法 | |
CN203519782U (zh) | 一种电子设备 | |
Szendrenyi et al. | Addressing the broadband crosstalk challenges of pogo pin type interfaces for high-density high-speed digital applications | |
CN103455400A (zh) | 一种测试内存smi2信号的方法 | |
CN2577288Y (zh) | 一种电气信号的测试装置 | |
CN101324636A (zh) | 用于检测电路板的导接模块 | |
CN104280639B (zh) | 一种高速视频总线连接器的测试装置及测试方法 | |
CN209447156U (zh) | 基于3u vpx架构的标准机箱在线硬件调试转接板 | |
CN210534199U (zh) | 一种半导体标准器件特性测试盒 | |
CN205491422U (zh) | 差分阻抗的阻抗条结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |