CN109637570A - Sram的存储单元结构 - Google Patents

Sram的存储单元结构 Download PDF

Info

Publication number
CN109637570A
CN109637570A CN201811516555.6A CN201811516555A CN109637570A CN 109637570 A CN109637570 A CN 109637570A CN 201811516555 A CN201811516555 A CN 201811516555A CN 109637570 A CN109637570 A CN 109637570A
Authority
CN
China
Prior art keywords
nmos tube
nmos
tube
active area
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811516555.6A
Other languages
English (en)
Other versions
CN109637570B (zh
Inventor
周晓君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811516555.6A priority Critical patent/CN109637570B/zh
Publication of CN109637570A publication Critical patent/CN109637570A/zh
Application granted granted Critical
Publication of CN109637570B publication Critical patent/CN109637570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种SRAM的存储单元结构，包括成对的上拉管、下拉管、选择管和辅助管即第五和第六NMOS管，选择管和辅助管都形成在第一有源区中，上拉管和下拉管分别形成在第二和第三有源区中，两辅助管的源区都连接第一辅助电极、漏区分别连接两个存储节点、栅极分别接地和连接第二辅助电极；第二辅助管能在写入过程中实现和对应的选择管并联从而提高写入电流；同一有源区中的各晶体管的沟道区的宽度都相同的结构使有源区的宽度保持一致，能防止有源区宽度渐变。本发明能消除有源区的宽度变化对晶体管的沟道长度和宽度的影响，从而能提高器件之间的匹配度并从而提高良率，能同时增大写窗口并提高写速度并能进而提高读扰动窗口。

Description

SRAM的存储单元结构
技术领域
本发明涉及半导体集成电路，特别是涉及一种SRAM的存储单元结构。
背景技术
如图1所示，是现有SRAM的存储单元结构的版图；图2是图1所示的现有SRAM的存储单元结构的电路图，现有SRAM的存储单元结构由第一NMOS管101、第二NMOS管102、第一PMOS管103、第二PMOS管104、第三NMOS管105和第四NMOS管106这6个晶体管连接而成，所述第一PMOS管103和所述第二PMOS管104作为两个上拉管(Pull Up，PU)，所述第三NMOS管105和所述第四NMOS管106作为两个下拉管(Pull Down，PD)。图1中，所述第一NMOS管101也用PG1表示，所述第二NMOS管102也用PG2表示，所述第一PMOS管103也用PU1表示，所述第二PMOS管104也用PU2表示，所述第三NMOS管105也用PD1表示，所述第四NMOS管106也用PD2表示。
图1中，所述第一NMOS管101和所述第三NMOS管105同时形成在有源区201d中，所述第二NMOS管102和所述第四NMOS管106同时形成在有源区201a中，所述第一PMOS管103形成在有源区201c中。所述第二PMOS管104形成在有源区201d中。
现有结构中，所述第一NMOS管101为NMOS管，所第二NMOS管102为NMOS管。
所述存储单元结构的6个晶体管的连接方式为：
所述第一NMOS管101的栅极和所述第二NMOS管102的栅极都连接到同一跟字线WL；所述第一NMOS管101的源区连接第一位线BL，所述第二NMOS管102的源区连接第二位线BLB，所述第二位线BLB和所述第一位线BL组成一对互为反相的位线结构；
所述第一PMOS管103的源区和所述第二PMOS管104的源区都连接到电源电压Vdd。
所述第一PMOS管103的漏区、所述第三NMOS管105的漏区、所述第一NMOS管101的漏区、所述第二PMOS管104的栅极、所述第四NMOS管106的栅极都连接到第一节点NQ。
所述第二PMOS管104的漏区、所述第四NMOS管106的漏区、所述第二NMOS管102的漏区、所述第一PMOS管103的栅极、所述第三NMOS管105的栅极都连接到第二节点Q。第一节点NQ和第二节点Q储存的信息为互为反相且互锁。
所述第三NMOS管105的源区和所述第四NMOS管106的源区都接地Vss。
6个晶体管的栅极结构都采用多晶硅栅202。
另外，图1中，所述第三NMOS管105和所述第一PMOS管103的多晶硅栅202连接成一体结构；所述第四NMOS管106和所述第二PMOS管104的多晶硅栅202连接成一体结构。
第一层金属204通过对应的接触孔203和底部的对应的结构如多晶硅栅202、源区或漏区连接。
现有技术中，为了获得最优的读窗口(read window)和写窗口(write window)，6个晶体管的沟道区的宽度设置如下：令，所述第三NMOS管105和所述第四NMOS管106的宽度为W101，所述第一NMOS管101和所述第二NMOS管102的宽度为W102，所述第一PMOS管103和所述第二PMOS管104的宽度为W103，则有：W101>W102>W103。
而对于各晶体管，被多晶硅栅202所覆盖的有源区为沟道区，故各晶体管的沟道区的宽度将会由有源区的宽度决定，而各晶体管的沟道区的长度将会由有源区的长度决定。所以，在有源区201a和201d中需要同时设置W101和W102两个宽度。
当在有源区中设置两个不同的宽度时，宽度并不会直接变小，在实际工艺中，有源区的宽度会逐渐变化，以图1中的虚线圈107所对应的有源区201a的宽度变化为例，图3中将虚线圈107所示区域进行了放大。由图3所示可知，虽然在版图设计时，有源区201a的宽度变化处为一直角，但是经过实际的有源区定义工艺之后，有源区201a的宽度变化处将会按照标记108所示的虚线变化，虚线108的变化范围所覆盖的有源区的长度较大，且会从所述第四NMOS管106的多晶硅栅202的底部即沟道区一直沿沟道区的长度方向延伸到所述第二NMOS管102的沟道区中，这会使得所述第四NMOS管106和所述第二NMOS管102的沟道区的长度和宽度都会变化，而且这种变化是由于实际工艺产生的，故随着工艺条件的变化，对应的晶体管的沟道区的变化还会不一致，也即同一批次生产的芯片的不同位置的晶体管的沟道区的尺寸变化会不一致，不同批次生产的芯片之间的各晶体管的沟道区的尺寸变化会更加不一致，这样影响器件的匹配性，也即容易产生器件失配，会影响器件的最小读取电压(Vmin)和产品的良率。
图1所示的现有结构还具有如下问题：
1、读取：
如图4所示，是图1所示的现有SRAM的存储单元结构的读取状态时的电路图；图4中显示存储单元结构存储的信息为0，即第一节点NQ为1，第二节点Q为0；在读取信息时，字线加1信号即高电平信号使两个选择管101和102都导通；位线BL和NBL都加1信号；由于第一节点NQ为1，故会使第四NMOS管106导通，而作为选择管的第二NMOS管102也导通，这样，对于存储了信息0的第二节点Q，位线BLB会通过第二NMOS管102充电，图4中显示充电电流为I101r，第二节点Q同时会通过第六NMOS管106放电，图4中显示放电电流为I102r，如果要使读取过程中是第二节点Q保持为0电位，则需要I102r大于I101r，在读取过程中产生的任何扰动都有可能时I101r大于I102r，从而使第二节点Q发生翻转。通常，由图1的版图结构所示可知，各晶体管的多晶硅栅202的宽度都相同，从而使得各晶体管的沟道区的长度都相同，如图1中的长度L101所示；所以，不同晶体管之间的源漏电流大小和各沟道区的宽度相关，也就I101r和I102r之间的大小比例将会由第二NMOS管102和第六NMOS管106的沟道区的宽度决定，通常，存储单元结构的读取扰动窗口(read disturb window)由系数Beta决定，系数Beta正比于W101/W102，如前所述，W101为第六NMOS管106的沟道区的宽度，W102为第二NMOS管102的沟道区的宽度。系数Beta越大，则读取时越能保证I102r大于I101r，故也越能防止读取过程所产生的第二节点Q的电位发生翻转。故现有技术中，需要增加W101的宽度和降低W102的宽度，这样就会产生前面所述的有源区的宽度的渐变问题。
2、写入：
如图5所示，是图1所示的现有SRAM的存储单元结构的写入状态时的电路图；和图4不同，写入过程中在位线BL和BLB上会加入一对反相的信号，并最后实现将位线BL和BLB上的信号写入到第一节点NQ和第二节点Q中。图5中，显示位线BL的信号为0，位线BLB的信号为1，如果成功写入的话，最后第一节点NQ将会变为0，而第二节点Q则将会变成1。可见读取过程中，两个节点都要求实现翻转：
对于第一节点NQ，第一NMOS管101的电流I104w要大于第一PMOS管103的电流I103w时才能实现翻转，且二者的差别越大，第一节点NQ的翻转越容易；对于第一节点NQ的翻转的难易程度，通常采用系数gamma表示，系数gamma正比于I103w/I104w，而由于各晶体管的多晶硅栅202的宽度相同，故I103w/I104w比值正比于W102/W103，系数gamma越小，则越有利于写入，写入窗口也越大。
同样，对于第二节点Q，第二节点Q的翻转的难易程度将由电流I101W和I102W的比值确定，这两个电流的大小比例关系最后同样是由上面描述的系数Beta决定。系数Beta越小，越有利于第二节点Q的翻转，写入窗口也就越大。
所以，写入窗口和读扰动窗口对系数Beta的要求正好相反。现有技术中，为了同时兼顾读操作即读取操作和写入操作即写操作，往往采用系数gamma来决定写操作对应的写入窗口。这些情形会使得现有结构的读写窗口受到限制。
发明内容
本发明所要解决的技术问题是提供一种SRAM的存储单元结构，能消除有源区的宽度变化对晶体管的沟道长度和宽度的影响，从而能提高器件之间的匹配度并从而提高良率，能同时增大读写窗口并提高读写速度。
为解决上述技术问题，本发明提供的SRAM的存储单元结构中，由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管连接成存储单元结构。
所述第一NMOS管和所述第二NMOS管作为两个选择管，所述第一PMOS管和所述第二PMOS管作为两个上拉管，所述第三NMOS管和所述第四NMOS管作为两个下拉管，所述第五NMOS管和所述第六NMOS管作为两个辅助管。
所述第一NMOS管、所述第二NMOS管、所述第五NMOS管和所述第六NMOS管都形成在第一有源区中。
所述第一PMOS管和所述第二PMOS管形成在第二有源区中。
所述第三NMOS管和所述第四NMOS管形成在第三有源区中。
所述第一有源区具有第一宽度，以所述第一宽度确定所述第一NMOS管和所述第二NMOS管的沟道区的宽度。
所述第二有源区具有第二宽度，以所述第二宽度确定所述第一PMOS管和所述第二PMOS管的沟道区的宽度。
所述第三有源区具有第三宽度，以所述第三宽度确定所述第三NMOS管和所述第四NMOS管的沟道区的宽度。
所述存储单元结构的各晶体管的连接方式为：
所述第一NMOS管的栅极和所述第二NMOS管的栅极都连接到同一跟字线；所述第一NMOS管的源区连接第一位线，所述第二NMOS管的源区连接第二位线，所述第二位线和所述第一位线组成一对互为反相的位线结构。
所述第一PMOS管的源区和所述第二PMOS管的源区都连接到电源电压。
所述第一PMOS管的漏区、所述第三NMOS管的漏区、所述第一NMOS管的漏区、所述第二PMOS管的栅极、所述第四NMOS管的栅极和所述第五NMOS管的漏区都连接到第一节点。
所述第二PMOS管的漏区、所述第四NMOS管的漏区、所述第二NMOS管的漏区、所述第一PMOS管的栅极、所述第三NMOS管的栅极和所述第六NMOS管的漏区都连接到第二节点；所述第一节点和所述第二节点存储一对互为反相的信息且互相锁存。
所述第五NMOS管的栅极、所述第三NMOS管的源区和所述第四NMOS管的源区都接地。
所述第五NMOS管的源区和所述第六NMOS管的源区都接第一辅助电极。
所述第六NMOS管的栅极连接第二辅助电极。
所述第一有源区、所述第二有源区和所述第三有源区都分别采用相同的宽度的设置，能防止在同一有源区的宽度不同时所采用的有源区产生宽度渐变并防止由有源区的宽度渐变使各晶体管中的相应的晶体管的沟道区的有效宽度和有效长度产生变化，从而提高所述存储单元结构内的器件匹配。
在对所述存储单元结构的读取过程中：所述第一辅助电极和所述第二辅助电极都接地，所述第五NMOS管和所述第六NMOS管都截止。
在对所述存储单元结构的写入过程中：所述第一辅助电极连接所述第二位线，所述第二辅助电极接电源电压，所述第六NMOS管和所述第二NMOS管形成并联结构并增加对所述第二节点的写入电流，从而增大写窗口。
进一步的改进是，在对所述存储单元结构处于待机状态时，所述第一辅助电极和所述第二辅助电极都接地。
进一步的改进是，所述第三NMOS管由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第三NMOS管的下拉电流，从而增加器件的读取扰动窗口。
所述第四NMOS管由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第四NMOS管的下拉电流，从而增加器件的读取扰动窗口。
进一步的改进是，在通过所述第六NMOS管和所述第二NMOS管并联从而满足写窗口的条件下，通过减少所述第二NMOS管的沟道区宽度来增加在读取过程中所述第四NMOS管对所述第二节点的下拉电流和所述第二NMOS管对第二节点的注入电流的比值，从而增加读扰动窗口。
进一步的改进是，所述存储单元结构的各晶体管的栅极结构都采用多晶硅栅。
进一步的改进是，所述第三NMOS管的各NMOS子管的多晶硅栅之间通过第一层金属连接在一起。
所述第四NMOS管的各NMOS子管的多晶硅栅之间通过第一层金属连接在一起。
所述第三NMOS管的各NMOS子管的多晶硅栅都从所述第三有源区中延伸到所述第二有源区中，且所述第三NMOS管中的一个NMOS子管的多晶硅栅的延伸到所述第二有源区中部分作为所述第一PMOS管的多晶硅栅。
所述第四NMOS管的各NMOS子管的多晶硅栅都从所述第三有源区中延伸到所述第二有源区中，且所述第四NMOS管中的一个NMOS子管的多晶硅栅的延伸到所述第二有源区中部分作为所述第二PMOS管的多晶硅栅。
所述第一NMOS管的多晶硅栅、所述第五NMOS管的多晶硅栅、所述第六NMOS管的多晶硅栅和所述第二NMOS管的多晶硅栅依次平行排列在所述第一有源区上，所述第一NMOS管的漏区和所述第五NMOS管的漏区共用，所述第一NMOS管的漏区和所述第一PMOS管的漏区通过第一层金属连接在一起。
所述第二NMOS管的漏区和所述第六NMOS管的漏区共用，所述第二NMOS管的漏区和所述第二PMOS管的漏区通过第一层金属连接在一起。
进一步的改进是，所述第一NMOS管的漏区顶部对应的第一层金属和所述第三NMOS管的各NMOS子管的漏区通过第二层金属连接在一起。
所述第二NMOS管的漏区顶部对应的第一层金属和所述第四NMOS管的各NMOS子管的漏区通过第二层金属连接在一起。
进一步的改进是，所述第四NMOS管的各NMOS子管的多晶硅栅顶部的第一层金属形成有第二层金属，所述第四NMOS管的各NMOS子管的多晶硅栅顶部的第二层金属和所述第一NMOS管顶部对应的第二层金属之间通过第三层金属连接在一起。
进一步的改进是，所述第三NMOS管的各NMOS子管的多晶硅栅顶部的第一层金属形成有第二层金属，所述第三NMOS管的各NMOS子管的多晶硅栅顶部的第二层金属和所述第二NMOS管顶部对应的第二层金属之间通过第三层金属连接在一起。
进一步的改进是，所述第三NMOS管由2个NMOS子管并联而成且两个对应的所述NMOS子管共用同一个漏区。
进一步的改进是，所述第三NMOS管的2个NMOS子管共用的漏区通过顶部的接触孔连接到对应的第一层金属，之后再通过对应的第一层通孔连接到对应的第二层金属。
进一步的改进是，所述第四NMOS管由2个NMOS子管并联而成且两个对应的所述NMOS子管共用同一个漏区。
进一步的改进是，所述第四NMOS管的2个NMOS子管共用的漏区通过顶部的接触孔连接到对应的第一层金属，之后再通过对应的第一层通孔连接到对应的第二层金属。
进一步的改进是，在版图结构上，所述第一有源区、所述第二有源区和所述第三有源区都呈条形结构且互相平行。
进一步的改进是，所述第二有源区的条形结构位于所述第一有源区的条形结构和所述第三有源区的条形结构之间。
本发明能取得如下有益技术效果：
1、本发明针对SRAM的存储单元结构中的各晶体管，对晶体管在版图上的排布方式以及对应的有源区的结构做了特别的设置，将沟道区的宽度不同的晶体管分开设置即不设置在相同的有源区中，特别是将选择管和下拉管分开设置在不同的有源区中，将下拉管即第三NMOS管和第四NMOS管都设置在相同的第三有源区中，由于有源区中不会设置不同沟道区的宽度的晶体管，故各有源区的宽度结构能保持不变，由于各晶体管的沟道区的宽度都等于对应的有源区的宽度，各晶体管的沟道区的宽度能都保持不变，同样，各晶体管的沟道区的长度也能都保持不变，所以，本发明能使存储单元结构中的各晶体管的沟道区的长度和宽度得到很好的控制，不会容易随着工艺的变化而变化；由于同一SRAM芯片中往往会集成众多的存储单元结构，故也能使同一SRAM芯片以及不同的SRAM芯片之间的对应的存储单元结构的晶体管之间的沟道区的宽度和长度的尺寸的一致性较好，能消除由于有源区的宽度渐变而造成的器件的沟道区的宽度和长度的失配，提高器件的匹配性，从而能提高产品的良率以及防止对器件的最小读取电压的影响。
2、由于本发明仅需对产品的版图结构进行改进即可实现，和现有工艺完全兼容，所以，本发明不会增大成本；另外，由于本发明的产品良率得到提升，所以，本发明还能带来由于良率的提升所产生的成本降低。相反，如果良率降低，则废品会增加，这就会相对增加成本。
3、本发明的各下拉管都做在同一个有源区即第三有源区中，容易对各下拉管进行结构设置，当将各下拉管对应的NMOS管设置为多个NMOS子管的并联结构时，能实现增加下拉管的下拉电流的技术效果，下拉电流的提升有利于增大读取扰动窗口。
另外，NMOS管的各NMOS子管都从第三有源区延伸到第二有源区中，当器件采用锗硅(SiGe)工艺时，更加有利于SiGe的形貌形成。
4、本发明通过在第一有源区中同时增加了第五NMOS管和第六NMOS管这两个辅助管并对两个辅助管的连接关系进行了设置以及增加了两个辅助电极即第一辅助电极和第二辅助电极，通过对第一辅助电极和第二辅助电极的设置，能在读取过程中同时关闭第五NMOS管和第六NMOS管，使本发明的存储单元结构和现有的6个晶体管的存储单元结构的读取状态一致；在写入过程中，能将第六NMOS管和第二NMOS管并联，这就能增加写入电流，无论是在写1和还是写0的过程中，写入电流的增加都能增大写窗口，写入电流增加还能同时增加写速度。
另外，如果在保证写窗口的范围正常的条件下，本发明还能通过减少第二NMOS管的沟道区的宽度，来减少在读取过程中第二NMOS管的注入到第二节点中的电流，这也相当于增加了下拉电流，从而能增加读扰动窗口。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有SRAM的存储单元结构的版图；
图2是图1所示的现有SRAM的存储单元结构的电路图；
图3是图1中的虚线圈107处的局部放大图；
图4是图1所示的现有SRAM的存储单元结构的读取状态时的电路图；
图5是图1所示的现有SRAM的存储单元结构的写入状态时的电路图；
图6是本发明第一实施例SRAM的存储单元结构的版图；
图7是图6所示的本发明第一实施例SRAM的存储单元结构的电路图；
图8a是图6所示的本发明第一实施例SRAM的存储单元结构的读取状态时的电路图；
图8b是图6所示的本发明第一实施例SRAM的存储单元结构的写入状态时的电路图；
图8c是图6所示的本发明第一实施例SRAM的存储单元结构的待机状态时的电路图；
图9是图6所示的本发明第二实施例SRAM的存储单元结构的电路图。
具体实施方式
本发明第一实施例：
如图6所示，是本发明第一实施例SRAM的存储单元结构的版图，图7是图6所示的本发明第一实施例SRAM的存储单元结构的电路图；本发明第一实施例SRAM的存储单元结构中，由第一NMOS管1、第二NMOS管2、第一PMOS管3、第二PMOS管4、第三NMOS管5、第四NMOS管6、第五NMOS管7和第六NMOS管8连接成存储单元结构。
所述第一NMOS管1和所述第二NMOS管2作为两个选择管，所述第一PMOS管3和所述第二PMOS管4作为两个上拉管，所述第三NMOS管5和所述第四NMOS管6作为两个下拉管，所述第五NMOS管7和所述第六NMOS管8作为两个辅助管。图6中，所述第一NMOS管1也用PG1表示，所述第二NMOS管2也用PG2表示，所述第一PMOS管3也用PU1表示，所述第二PMOS管4也用PU2表示，所述第三NMOS管5也用PD1表示，所述第四NMOS管6也用PD2表示，所述第五NMOS管7用Wof表示，所述第六NMOS管8用WE表示。
所述第一NMOS管1、所述第二NMOS管2、所述第五NMOS管7和所述第六NMOS管8都形成在第一有源区301a中。
所述第一PMOS管3和所述第二PMOS管4形成在第二有源区301b中。
所述第三NMOS管5和所述第四NMOS管6形成在第三有源区301c中。
所述第一有源区301a具有第一宽度W1，以所述第一宽度W1确定所述第一NMOS管1和所述第二NMOS管2的沟道区的宽度。
所述第二有源区301b具有第二宽度W2，以所述第二宽度W2确定所述第一PMOS管3和所述第二PMOS管4的沟道区的宽度。
所述第三有源区301c具有第三宽度W3，以所述第三宽度W3确定所述第三NMOS管5和所述第四NMOS管6的沟道区的宽度。
所述存储单元结构的各晶体管的连接方式为：
所述第一NMOS管1的栅极和所述第二NMOS管2的栅极都连接到同一跟字线WL；所述第一NMOS管1的源区连接第一位线BL，所述第二NMOS管2的源区连接第二位线BLB，所述第二位线BLB和所述第一位线BL组成一对互为反相的位线结构。
所述第一PMOS管3的源区和所述第二PMOS管4的源区都连接到电源电压Vdd。
所述第一PMOS管3的漏区、所述第三NMOS管5的漏区、所述第一NMOS管1的漏区、所述第二PMOS管4的栅极、所述第四NMOS管6的栅极和所述第五NMOS管7的漏区都连接到第一节点NQ。
所述第二PMOS管4的漏区、所述第四NMOS管6的漏区、所述第二NMOS管2的漏区、所述第一PMOS管3的栅极、所述第三NMOS管5的栅极和所述第六NMOS管8的漏区都连接到第二节点Q；所述第一节点NQ和所述第二节点Q存储一对互为反相的信息且互相锁存。
所述第五NMOS管7的栅极、所述第三NMOS管5的源区和所述第四NMOS管6的源区都接地Vss。
所述第五NMOS管7的源区和所述第六NMOS管8的源区都接第一辅助电极WBL。
所述第六NMOS管8的栅极连接第二辅助电极WE。
所述第一有源区301a、所述第二有源区301b和所述第三有源区301c都分别采用相同的宽度的设置，能防止在同一有源区的宽度不同时所采用的有源区产生宽度渐变并防止由有源区的宽度渐变使各晶体管中的相应的晶体管的沟道区的有效宽度和有效长度产生变化，从而提高所述存储单元结构内的器件匹配。
如图8a所示，是图6所示的本发明第一实施例SRAM的存储单元结构的读取状态时的电路图；在对所述存储单元结构的读取过程中：所述第一辅助电极WBL和所述第二辅助电极WE都接地Vss即为0电位，所述第五NMOS管7和所述第六NMOS管8都截止。在读取过程中，字线WL接电源电压即1电位，第一位线BL和第二位线BLB都接1电位。可以看出，在读取过程中，所述第五NMOS管7和所述第六NMOS管8不起作用，故所述存储单元结构相当于现有的6T型存储单元。
在其他实施例中，也能为：在通过所述第六NMOS管8和所述第二NMOS管2并联从而满足写窗口的条件下，通过减少所述第二NMOS管2的沟道区宽度来增加在读取过程中所述第四NMOS管6对所述第二节点Q的下拉电流和所述第二NMOS管2对第二节点Q的注入电流的比值，从而增加读扰动窗口。
如图8b所示，是图6所示的本发明第一实施例SRAM的存储单元结构的写入状态时的电路图；在对所述存储单元结构的写入过程中：所述第一辅助电极WBL连接所述第二位线BLB，所述第二辅助电极WE接电源电压Vdd即1电位，字线WL接1电位。所述第六NMOS管8和所述第二NMOS管2形成并联结构并增加对所述第二节点Q的写入电流，从而增大写窗口。
图8b中，所述第二节点Q为0电位，此时写入操作是对所述第二节点Q进行写1，这时，所述第二位线BLB为1电位并用于对所述第二节点Q进行写1，在对所述第二节点Q进行写1的过程中，所述第六NMOS管8和所述第二NMOS管2形成并联结构，从而增加写入电流，从而增大写窗口。这时增大写窗口的原理是，写入电流增加了，通过所述第四NMOS管6的下拉电流不变，这时会降低系数Beta，即系数Beta会正比于所述第四NMOS管6的沟道区的宽度W3除以所述第二NMOS管2的沟道区的宽度W1和所述第六NNOS管9的沟道区的宽度W1的和即W3/(W1+W1)，所以相对于现有技术，本发明第一实施例的系数Beta能缩小一半。
另外，当所述第二节点Q为1电位时，所述第二位线BLB为0电位并用于对所述第二节点Q进行写0，在对所述第二节点Q进行写0的过程中，所述第六NMOS管8和所述第二NMOS管2形成并联结构，从而增加写入电流，从而增大写窗口。这时增大写窗口的原理是，写电流增加了，但是通过所述第二PMOS管4的上拉电流不变，这时会降低系数gamma，即系数Beta会正比于所述第二PMOS管4的沟道区的宽度W2除以所述第二NMOS管2的沟道区的宽度W1和所述第六NNOS管9的沟道区的宽度W1的和即W2/(W1+W1)，所以相对于现有技术，本发明第一实施例的系数gamma能缩小一半。
如图8c所示，是图6所示的本发明第一实施例SRAM的存储单元结构的待机状态时的电路图；在对所述存储单元结构处于待机状态时，所述第一辅助电极WBL和所述第二辅助电极WE都接地Vss。在读取过程中，字线WL接0电位，第一位线BL和第二位线BLB都接1电位。这时，两个辅助管即第五NMOS管7和第六NMOS管8会由关态漏电流即Ioff，静态漏电流Isb为在现有的6T型存储单元结构的基态漏电流Isb0的基础上增加第五NMOS管7或第六NMOS管8Ioff。
所述存储单元结构的各晶体管的栅极结构都采用多晶硅栅302。
所述第一NMOS管1的多晶硅栅302、所述第五NMOS管7的多晶硅栅302、所述第六NMOS管8的多晶硅栅302和所述第二NMOS管2的多晶硅栅302依次平行排列在所述第一有源区301a上，所述第一NMOS管1的漏区和所述第五NMOS管7的漏区共用，所述第一NMOS管1的漏区和所述第一PMOS管3的漏区通过第一层金属304连接在一起。所述第一层金属304和底部连接结构通过接触孔303连接。
所述第二NMOS管2的漏区和所述第六NMOS管8的漏区共用，所述第二NMOS管2的漏区和所述第二PMOS管4的漏区通过第一层金属304连接在一起。
在版图结构上，所述第一有源区301a、所述第二有源区301b和所述第三有源区301c都呈条形结构且互相平行。
所述第二有源区301b的条形结构位于所述第一有源区301a的条形结构和所述第三有源区301c的条形结构之间。
本发明第一实施例能取得如下有益技术效果：
1、本发明第一实施例针对SRAM的存储单元结构中的各晶体管，对晶体管在版图上的排布方式以及对应的有源区的结构做了特别的设置，将沟道区的宽度不同的晶体管分开设置即不设置在相同的有源区中，特别是将选择管和下拉管分开设置在不同的有源区中，将下拉管即第三NMOS管5和第四NMOS管6都设置在相同的第三有源区301c中，由于有源区中不会设置不同沟道区的宽度的晶体管，故各有源区的宽度结构能保持不变，由于各晶体管的沟道区的宽度都等于对应的有源区的宽度，各晶体管的沟道区的宽度能都保持不变，同样，各晶体管的沟道区的长度也能都保持不变，所以，本发明能使存储单元结构中的各晶体管的沟道区的长度和宽度得到很好的控制，不会容易随着工艺的变化而变化；由于同一SRAM芯片中往往会集成众多的存储单元结构，故也能使同一SRAM芯片以及不同的SRAM芯片之间的对应的存储单元结构的晶体管之间的沟道区的宽度和长度的尺寸的一致性较好，能消除由于有源区的宽度渐变而造成的器件的沟道区的宽度和长度的失配，提高器件的匹配性，从而能提高产品的良率以及防止对器件的最小读取电压的影响。
2、由于本发明第一实施例仅需对产品的版图结构进行改进即可实现，和现有工艺完全兼容，所以，本发明不会增大成本；另外，由于本发明的产品良率得到提升，所以，本发明还能带来由于良率的提升所产生的成本降低。相反，如果良率降低，则废品会增加，这就会相对增加成本。
3、本发明第一实施例的各下拉管都做在同一个有源区即第三有源区301c中，容易对各下拉管进行结构设置，当将各下拉管对应的NMOS管设置为多个NMOS子管的并联结构时，能实现增加下拉管的下拉电流的技术效果，下拉电流的提升有利于增大读取扰动窗口。
另外，NMOS管的各NMOS子管都从第三有源区301c延伸到第二有源区301b中，当器件采用锗硅(SiGe)工艺时，更加有利于SiGe的形貌形成。
4、本发明第一实施例通过在第一有源区301a中同时增加了第五NMOS管7和第六NMOS管8这两个辅助管并对两个辅助管的连接关系进行了设置以及增加了两个辅助电极即第一辅助电极WBL和第二辅助电极WE，通过对第一辅助电极WBL和第二辅助电极WE的设置，能在读取过程中同时关闭第五NMOS管7和第六NMOS管8，使本发明的存储单元结构和现有的6个晶体管的存储单元结构的读取状态一致；在写入过程中，能将第六NMOS管8和第二NMOS管2并联，这就能增加写入电流，无论是在写1和还是写0的过程中，写入电流的增加都能增大写窗口，写入电流增加还能同时增加写速度。
另外，如果在保证写窗口的范围正常的条件下，本发明第一实施例还能通过减少第二NMOS管2的沟道区的宽度，来减少在读取过程中第二NMOS管2的注入到第二节点Q中的电流，这也相当于增加了下拉电流，从而能增加读扰动窗口。
本发明第二实施例：
如图9所示，是图6所示的本发明第二实施例SRAM的存储单元结构的电路图，本发明第二实施例中，所述第三NMOS管5由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第三NMOS管5的下拉电流，从而增加器件的读取扰动窗口。所述第四NMOS管6由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第四NMOS管6的下拉电流，从而增加器件的读取扰动窗口。
所述第三NMOS管5的各NMOS子管的多晶硅栅302之间通过第一层金属304连接在一起。
所述第四NMOS管6的各NMOS子管的多晶硅栅302之间通过第一层金属304连接在一起。
所述第三NMOS管5的各NMOS子管的多晶硅栅302都从所述第三有源区301c中延伸到所述第二有源区301b中，且所述第三NMOS管5中的一个NMOS子管的多晶硅栅302的延伸到所述第二有源区301b中部分作为所述第一PMOS管3的多晶硅栅302。
所述第四NMOS管6的各NMOS子管的多晶硅栅302都从所述第三有源区301c中延伸到所述第二有源区301b中，且所述第四NMOS管6中的一个NMOS子管的多晶硅栅302的延伸到所述第二有源区301b中部分作为所述第二PMOS管4的多晶硅栅302。
所述第一NMOS管1的漏区顶部对应的第一层金属304和所述第三NMOS管5的各NMOS子管的漏区通过第二层金属306连接在一起。所述第二层金属306和底部的连接结构通过第一层通孔(Via1)305连接。
所述第二NMOS管2的漏区顶部对应的第一层金属304和所述第四NMOS管6的各NMOS子管的漏区通过第二层金属306连接在一起。
所述第四NMOS管6的各NMOS子管的多晶硅栅302顶部的第一层金属304形成有第二层金属306，所述第四NMOS管6的各NMOS子管的多晶硅栅302顶部的第二层金属306和所述第一NMOS管1顶部对应的第二层金属306之间通过第三层金属连接在一起。
所述第三NMOS管5的各NMOS子管的多晶硅栅302顶部的第一层金属304形成有第二层金属306，所述第三NMOS管5的各NMOS子管的多晶硅栅302顶部的第二层金属306和所述第二NMOS管2顶部对应的第二层金属306之间通过第三层金属连接在一起。
图9中，所述第三NMOS管5由2个NMOS子管并联而成且两个对应的所述NMOS子管共用同一个漏区。
所述第三NMOS管5的2个NMOS子管共用的漏区通过顶部的接触孔连接到对应的第一层金属304，之后再通过对应的第一层通孔连接到对应的第二层金属306。
所述第四NMOS管6由2个NMOS子管并联而成且两个对应的所述NMOS子管共用同一个漏区。
所述第四NMOS管6的2个NMOS子管共用的漏区通过顶部的接触孔连接到对应的第一层金属304，之后再通过对应的第一层通孔连接到对应的第二层金属306。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种SRAM的存储单元结构，其特征在于：由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管连接成存储单元结构；
所述第一NMOS管和所述第二NMOS管作为两个选择管，所述第一PMOS管和所述第二PMOS管作为两个上拉管，所述第三NMOS管和所述第四NMOS管作为两个下拉管，所述第五NMOS管和所述第六NMOS管作为两个辅助管；
所述第一NMOS管、所述第二NMOS管、所述第五NMOS管和所述第六NMOS管都形成在第一有源区中；
所述第一PMOS管和所述第二PMOS管形成在第二有源区中；
所述第三NMOS管和所述第四NMOS管形成在第三有源区中；
所述第一有源区具有第一宽度，以所述第一宽度确定所述第一NMOS管和所述第二NMOS管的沟道区的宽度；
所述第二有源区具有第二宽度，以所述第二宽度确定所述第一PMOS管和所述第二PMOS管的沟道区的宽度；
所述第三有源区具有第三宽度，以所述第三宽度确定所述第三NMOS管和所述第四NMOS管的沟道区的宽度；
所述存储单元结构的各晶体管的连接方式为：
所述第一NMOS管的栅极和所述第二NMOS管的栅极都连接到同一跟字线；所述第一NMOS管的源区连接第一位线，所述第二NMOS管的源区连接第二位线，所述第二位线和所述第一位线组成一对互为反相的位线结构；
所述第一PMOS管的源区和所述第二PMOS管的源区都连接到电源电压；
所述第一PMOS管的漏区、所述第三NMOS管的漏区、所述第一NMOS管的漏区、所述第二PMOS管的栅极、所述第四NMOS管的栅极和所述第五NMOS管的漏区都连接到第一节点；
所述第二PMOS管的漏区、所述第四NMOS管的漏区、所述第二NMOS管的漏区、所述第一PMOS管的栅极、所述第三NMOS管的栅极和所述第六NMOS管的漏区都连接到第二节点；所述第一节点和所述第二节点存储一对互为反相的信息且互相锁存；
所述第五NMOS管的栅极、所述第三NMOS管的源区和所述第四NMOS管的源区都接地；
所述第五NMOS管的源区和所述第六NMOS管的源区都接第一辅助电极；
所述第六NMOS管的栅极连接第二辅助电极；
所述第一有源区、所述第二有源区和所述第三有源区都分别采用相同的宽度的设置，能防止在同一有源区的宽度不同时所采用的有源区产生宽度渐变并防止由有源区的宽度渐变使各晶体管中的相应的晶体管的沟道区的有效宽度和有效长度产生变化，从而提高所述存储单元结构内的器件匹配；
在对所述存储单元结构的读取过程中：所述第一辅助电极和所述第二辅助电极都接地，所述第五NMOS管和所述第六NMOS管都截止；
在对所述存储单元结构的写入过程中：所述第一辅助电极连接所述第二位线，所述第二辅助电极接电源电压，所述第六NMOS管和所述第二NMOS管形成并联结构并增加对所述第二节点的写入电流，从而增大写窗口。
2.如权利要求1所述的SRAM的存储单元结构，其特征在于：在对所述存储单元结构处于待机状态时，所述第一辅助电极和所述第二辅助电极都接地。
3.如权利要求1所述的SRAM的存储单元结构，其特征在于：所述第三NMOS管由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第三NMOS管的下拉电流，从而增加器件的读取扰动窗口；
所述第四NMOS管由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第四NMOS管的下拉电流，从而增加器件的读取扰动窗口。
4.如权利要求1所述的SRAM的存储单元结构，其特征在于：在通过所述第六NMOS管和所述第二NMOS管并联从而满足写窗口的条件下，通过减少所述第二NMOS管的沟道区宽度来增加在读取过程中所述第四NMOS管对所述第二节点的下拉电流和所述第二NMOS管对第二节点的注入电流的比值，从而增加读扰动窗口。
5.如权利要求3所述的SRAM的存储单元结构，其特征在于：所述存储单元结构的各晶体管的栅极结构都采用多晶硅栅。
6.如权利要求5所述的SRAM的存储单元结构，其特征在于：所述第三NMOS管的各NMOS子管的多晶硅栅之间通过第一层金属连接在一起；
所述第四NMOS管的各NMOS子管的多晶硅栅之间通过第一层金属连接在一起；
所述第三NMOS管的各NMOS子管的多晶硅栅都从所述第三有源区中延伸到所述第二有源区中，且所述第三NMOS管中的一个NMOS子管的多晶硅栅的延伸到所述第二有源区中部分作为所述第一PMOS管的多晶硅栅；
所述第四NMOS管的各NMOS子管的多晶硅栅都从所述第三有源区中延伸到所述第二有源区中，且所述第四NMOS管中的一个NMOS子管的多晶硅栅的延伸到所述第二有源区中部分作为所述第二PMOS管的多晶硅栅；
所述第一NMOS管的多晶硅栅、所述第五NMOS管的多晶硅栅、所述第六NMOS管的多晶硅栅和所述第二NMOS管的多晶硅栅依次平行排列在所述第一有源区上，所述第一NMOS管的漏区和所述第五NMOS管的漏区共用，所述第一NMOS管的漏区和所述第一PMOS管的漏区通过第一层金属连接在一起；
所述第二NMOS管的漏区和所述第六NMOS管的漏区共用，所述第二NMOS管的漏区和所述第二PMOS管的漏区通过第一层金属连接在一起。
7.如权利要求6所述的SRAM的存储单元结构，其特征在于：所述第一NMOS管的漏区顶部对应的第一层金属和所述第三NMOS管的各NMOS子管的漏区通过第二层金属连接在一起；
所述第二NMOS管的漏区顶部对应的第一层金属和所述第四NMOS管的各NMOS子管的漏区通过第二层金属连接在一起。
8.如权利要求7所述的SRAM的存储单元结构，其特征在于：所述第四NMOS管的各NMOS子管的多晶硅栅顶部的第一层金属形成有第二层金属，所述第四NMOS管的各NMOS子管的多晶硅栅顶部的第二层金属和所述第一NMOS管顶部对应的第二层金属之间通过第三层金属连接在一起。
9.如权利要求8所述的SRAM的存储单元结构，其特征在于：所述第三NMOS管的各NMOS子管的多晶硅栅顶部的第一层金属形成有第二层金属，所述第三NMOS管的各NMOS子管的多晶硅栅顶部的第二层金属和所述第二NMOS管顶部对应的第二层金属之间通过第三层金属连接在一起。
10.如权利要求9所述的SRAM的存储单元结构，其特征在于：所述第三NMOS管由2个NMOS子管并联而成且两个对应的所述NMOS子管共用同一个漏区。
11.如权利要求10所述的SRAM的存储单元结构，其特征在于：所述第三NMOS管的2个NMOS子管共用的漏区通过顶部的接触孔连接到对应的第一层金属，之后再通过对应的第一层通孔连接到对应的第二层金属。
12.如权利要求11所述的SRAM的存储单元结构，其特征在于：所述第四NMOS管由2个NMOS子管并联而成且两个对应的所述NMOS子管共用同一个漏区。
13.如权利要求12所述的SRAM的存储单元结构，其特征在于：所述第四NMOS管的2个NMOS子管共用的漏区通过顶部的接触孔连接到对应的第一层金属，之后再通过对应的第一层通孔连接到对应的第二层金属。
14.如权利要求5所述的SRAM的存储单元结构，其特征在于：在版图结构上，所述第一有源区、所述第二有源区和所述第三有源区都呈条形结构且互相平行。
15.如权利要求14所述的SRAM的存储单元结构，其特征在于：所述第二有源区的条形结构位于所述第一有源区的条形结构和所述第三有源区的条形结构之间。
CN201811516555.6A 2018-12-12 2018-12-12 Sram的存储单元结构 Active CN109637570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811516555.6A CN109637570B (zh) 2018-12-12 2018-12-12 Sram的存储单元结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811516555.6A CN109637570B (zh) 2018-12-12 2018-12-12 Sram的存储单元结构

Publications (2)

Publication Number Publication Date
CN109637570A true CN109637570A (zh) 2019-04-16
CN109637570B CN109637570B (zh) 2020-10-02

Family

ID=66072932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811516555.6A Active CN109637570B (zh) 2018-12-12 2018-12-12 Sram的存储单元结构

Country Status (1)

Country Link
CN (1) CN109637570B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400797A (zh) * 2019-07-17 2019-11-01 上海华力集成电路制造有限公司 Sram的存储单元结构版图、sram的存储单元结构及其版图
CN113921522A (zh) * 2021-12-13 2022-01-11 晶芯成(北京)科技有限公司 一种半导体器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050265070A1 (en) * 2004-05-28 2005-12-01 Jhon-Jhy Liaw SRAM cell for soft-error rate reduction and cell stability improvement
CN101127356A (zh) * 2006-08-16 2008-02-20 株式会社瑞萨科技 半导体存储器件
CN102298963A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 双端口静态随机存取存储器的单元结构
CN108074930A (zh) * 2016-11-17 2018-05-25 中芯国际集成电路制造(上海)有限公司 存储器结构及其形成方法、存储器电路及其工作方法
CN108807382A (zh) * 2018-06-14 2018-11-13 上海华力集成电路制造有限公司 具有hkmg的半导体集成电路
US10134744B1 (en) * 2017-08-21 2018-11-20 United Microelectronics Corp. Semiconductor memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050265070A1 (en) * 2004-05-28 2005-12-01 Jhon-Jhy Liaw SRAM cell for soft-error rate reduction and cell stability improvement
CN101127356A (zh) * 2006-08-16 2008-02-20 株式会社瑞萨科技 半导体存储器件
CN102298963A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 双端口静态随机存取存储器的单元结构
CN108074930A (zh) * 2016-11-17 2018-05-25 中芯国际集成电路制造(上海)有限公司 存储器结构及其形成方法、存储器电路及其工作方法
US10134744B1 (en) * 2017-08-21 2018-11-20 United Microelectronics Corp. Semiconductor memory device
CN108807382A (zh) * 2018-06-14 2018-11-13 上海华力集成电路制造有限公司 具有hkmg的半导体集成电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400797A (zh) * 2019-07-17 2019-11-01 上海华力集成电路制造有限公司 Sram的存储单元结构版图、sram的存储单元结构及其版图
CN113921522A (zh) * 2021-12-13 2022-01-11 晶芯成(北京)科技有限公司 一种半导体器件及其制造方法
CN113921522B (zh) * 2021-12-13 2022-03-22 晶芯成(北京)科技有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN109637570B (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
US11621258B2 (en) Memory circuit and method of operating same
CN107403635B (zh) 存储器宏及其操作方法
CN101727971B (zh) 一种集成电路结构
CN109509752A (zh) Sram的存储单元结构
JP4290457B2 (ja) 半導体記憶装置
US8369134B2 (en) TFET based 6T SRAM cell
CN104952482A (zh) 半导体存储器件
US20030002329A1 (en) Method and apparatus for writing operation in SRAM cells employing PFETS pass gates
US9019753B2 (en) Two-port SRAM write tracking scheme
CN103208305B (zh) 歪斜的静态随机存取存储器单元
CN105070315B (zh) Sram存储单元、sram电路及其读写方法
CN107579067A (zh) 静态随机存取存储器的布局图案
CN103700395B (zh) 存储器单元
CN101118785B (zh) 半导体单元阵列以及静态随机存取存储单元阵列
JP2011165313A (ja) 記憶装置
US7986547B2 (en) Semiconductor memory device
CN109637570A (zh) Sram的存储单元结构
CN107785046A (zh) 低电压互补式金属氧化物半导体电路和相关存储器
CN104637532B (zh) Sram 存储单元阵列、sram 存储器及其控制方法
CN106558334A (zh) 一种sram存储单元、sram存储器及其控制方法
CN112309460B (zh) 读写分离的双端口sram
CN109494223A (zh) Sram的6t存储单元结构
JPH04113587A (ja) 半導体記憶装置
CN110400797B (zh) Sram的存储单元结构版图、sram的存储单元结构及其版图
CN112201288A (zh) Sram的存储单元结构及阵列结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant