CN109613420A - 芯片的测试方法 - Google Patents

芯片的测试方法 Download PDF

Info

Publication number
CN109613420A
CN109613420A CN201910089977.8A CN201910089977A CN109613420A CN 109613420 A CN109613420 A CN 109613420A CN 201910089977 A CN201910089977 A CN 201910089977A CN 109613420 A CN109613420 A CN 109613420A
Authority
CN
China
Prior art keywords
trimming
chip
dac value
specified file
test method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910089977.8A
Other languages
English (en)
Other versions
CN109613420B (zh
Inventor
孙黎瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910089977.8A priority Critical patent/CN109613420B/zh
Publication of CN109613420A publication Critical patent/CN109613420A/zh
Application granted granted Critical
Publication of CN109613420B publication Critical patent/CN109613420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种芯片的测试方法，针对无flash寄存器的独立IP芯片，进行不同温度下的trimming的dac值写入，包含：第一步，在某一温度下，对晶圆上的芯片进行模拟量的个性化trimming；第二步，将trimming得到的dac值及对应的坐标记录在指定文件中；第三步，升/降到其他的指定温度，调用所述的指定文件，将相应的坐标对应的个性化trimming的dac值进行重新载入；第四步，将载入的个性化trimming的dac值设置进芯片。本发明所述的芯片的测试方法，通过将某一温度的个性化trimming dac值及其坐标信息通过指定文件进行存储，并在变换温度需要重新调用时读取指定文件，查找并匹配相应坐标来实现个性化trimming dac值的重新载入，避免了人为干预，提高了测试效率，降低了测试成本。

Description

芯片的测试方法
技术领域
本发明涉及半导体集成电路测试领域，特别是指一种芯片的测试方法，具体是指芯片无记忆载体情况下实现不同温度下个性化trimming dac值写入的测试方法。
背景技术
在芯片IP评价过程中，需要考核温度改变对产品性能的影响。
在Flash芯片测试时，时常需要对模拟量的dac值进行扫描，直至搜寻到合适的dac值，即修调(Trimming)测试。采用的方法是对于每颗测试芯片的dac扫描方式统一从0开始扫向末尾值。芯片IP评价往往需要对高温下个性化trimming dac的值在常温或低温下设置，或对常温下个性化trimming dac的值在高温或低温下设置，以此来评价改变温度对产品性能的影响。但由于单独IP脱离flash,没有存储个性化trimming dac值的寄存器，而手动一个个die(晶圆上的晶粒)逐一设置数量多时间长，如图1所示，对于晶圆上的die，需要对die首先在温度a的条件下进行逐个调试并将所得的dac值进行手动设置，然后进行下一枚die的trimming，再将所得的dac值在进行手动设置，一直到最后一颗die，然后调整测试温度到温度b，回到开头对第一颗die重新进行trimming，重复上述的逐个trimming。在需要调试的温度区间范围比较大时，调试的工作量就非常大，这样会使整个调试的时间成本非常高，缺乏可操作性，特别是对于量产产品的测试需求，时效性显得尤为重要。
发明内容
本发明所要解决的技术问题在于提供一种芯片的测试方法，测试对象为单独IP，无flash寄存器可用的芯片进行不同温度下的个性化trimming DAC值的写入。
为解决上述问题，本发明所述的芯片的测试方法，针对无flash寄存器的独立IP芯片，进行不同温度下的trimming的dac值写入，包含：
第一步，在某一温度下，对晶圆上的芯片进行模拟量的个性化trimming；
第二步，将trimming得到的dac值及对应的坐标记录在指定文件中；
第三步，升/降到其他的指定温度，调用所述的指定文件，查找并匹配对应坐标，将相应的坐标对应的个性化trimming的dac值进行重新载入；
第四步，将载入的个性化trimming的dac值设置进芯片。
进一步的改进是，所述第一步中，首次进行的trimming是在某一指定的基准温度下进行。
进一步的改进是，所述的坐标是在当前trimming的die在晶圆中的位置信息。
进一步的改进是，所述的trimming及将dac值写入指定的文件，以及调用dac值，是通过测试程序来完成。
进一步的改进是，所述的第三步中，调整到其他的指定温度时，重新调用指定文件,查找到对应坐标的die的dac值，进行重新载入。
进一步的改进是，所述的第四步中，还包括完成不同温度下的模拟量的评价。
本发明所述的芯片的测试方法，通过将某一温度的个性化trimming dac值及其坐标信息通过指定文件进行存储，并在变换温度需要重新调用时读取指定文件，查找并匹配相应坐标来实现个性化trimming dac值的重新载入，避免了人为干预，提高了测试效率，降低了测试成本。
附图说明
图1是传统的针对无flash寄存机的芯片进行不同温度下trimming dac值的测试方法的示意图。
图2是本发明所述的针对无flash寄存机的芯片进行不同温度下trimming dac值的测试方法的示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明所述的芯片的测试方法，测试对象为无flash寄存器的独立IP的芯片，首先，测试对象需将某一基准温度下的个性化trimming的dac值在其他需要测试的温度下进行设置并测试该温度、该trimming dac值下的模拟量；再通过测试程序，把第一次trimming的dac值及其坐标记录在指定文件中，第二次改变温度后，通过打开该文件，查找并匹配对应的坐标，将相应坐标对应的个性化trimming dac值重新载入，以达到不同温度下个性化trimming dac值的设置。
具体来说，如图2所示，第一步，在某一指定的温度a下，对晶圆上的芯片进行模拟量的个性化trimming，此时得到一个当前温度a的dac值。该trimming建立了当前晶圆上所有die在基准温度a下的dac值，通过扫描程序对晶圆上从第一颗die直至最后一颗die进行trimming，形成die的坐标信息及相应的dac值。
第二步，将上述温度a下trimming得到的dac值及对应的坐标记录在指定文件中。所述的坐标是当前测试中的die在晶圆上的位置，比如第m行第n列的die。
第三步，升/降到其他的指定温度，比如升到温度b。升降温均可。通过测试程序，调用所述的指定文件，查找并匹配对应坐标，将相应的坐标，如之前第二步中的第m行第n列的die对应的个性化trimming的dac值进行重新载入。
第四步，将载入的个性化trimming的dac值设置进芯片并完成不同温度下的模拟量的评价。
对于其他的指定温度，可以继续采用测试程序调用指定文件中的个性化trimming的dac值进行重新载入然后设置进芯片的处理方法，进行重复设定。
测试程序中用到对文件的操作，把第一次trim的dac值及其坐标记录在指定文件中，第二次改变温度后，通过打开该文件，查找并匹配对应的坐标，将相应坐标对应的个性化trimming dac值重新载入，以达到不同温度下个性化trimming dac值的设置。通过这种测试方法可以高效的测试，降低测试成本。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种芯片的测试方法，针对无flash寄存器的独立IP芯片，进行不同温度下的trimming的dac值写入，其特征在于：
第一步，在某一温度下，对晶圆上的芯片进行模拟量的个性化trimming；
第二步，将trimming得到的dac值及对应的坐标记录在指定文件中；
第三步，升/降到其他的指定温度，调用所述的指定文件，将相应的坐标对应的个性化trimming的dac值进行重新载入；
第四步，将载入的个性化trimming的dac值设置进芯片。
2.如权利要求1所述的芯片的测试方法，其特征在于：所述第一步中，首次进行的trimming是在某一指定的基准温度下进行。
3.如权利要求1所述的芯片的测试方法，其特征在于：所述的坐标是在当前trimming的die在晶圆中的位置信息。
4.如权利要求1所述的芯片的测试方法，其特征在于：所述的trimming及将dac值写入指定的文件，以及调用dac值，是通过测试程序来完成。
5.如权利要求1所述的芯片的测试方法，其特征在于：所述的第三步中，调整到其他的指定温度时，重新调用指定文件,查找到对应坐标的die的dac值，进行重新载入。
6.如权利要求1所述的芯片的测试方法，其特征在于：所述的第四步中，还包括完成不同温度下的模拟量的评价。
7.如权利要求1所述的芯片的测试方法，其特征在于：通过将某一温度的个性化trimming dac值及其坐标信息通过指定文件进行存储，并在变换温度需要重新调用时读取指定文件，查找并匹配相应坐标来实现个性化trimming dac值的重新载入，避免了人为干预，提高了测试效率，降低了测试成本。
CN201910089977.8A 2019-01-30 2019-01-30 芯片的测试方法 Active CN109613420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910089977.8A CN109613420B (zh) 2019-01-30 2019-01-30 芯片的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910089977.8A CN109613420B (zh) 2019-01-30 2019-01-30 芯片的测试方法

Publications (2)

Publication Number Publication Date
CN109613420A true CN109613420A (zh) 2019-04-12
CN109613420B CN109613420B (zh) 2021-04-06

Family

ID=66019366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910089977.8A Active CN109613420B (zh) 2019-01-30 2019-01-30 芯片的测试方法

Country Status (1)

Country Link
CN (1) CN109613420B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379142A (zh) * 2019-07-02 2019-10-25 大唐微电子技术有限公司 一种校准报警信息的方法、装置、计算机存储介质及终端
CN111077428A (zh) * 2019-12-05 2020-04-28 上海华虹宏力半导体制造有限公司 晶圆的测试方法
CN111816240A (zh) * 2020-07-03 2020-10-23 深圳市国微电子有限公司 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质
CN113113072A (zh) * 2021-03-31 2021-07-13 上海华虹宏力半导体制造有限公司 芯片测试中载入trim值的方法
CN116069085A (zh) * 2023-03-06 2023-05-05 杭州芯云半导体技术有限公司 一种多组半导体测试设备集中降温的温控装置及方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276635A (zh) * 2008-01-29 2008-10-01 北京理工大学 一种无flash存储芯片的u盘
CN101739735A (zh) * 2008-11-27 2010-06-16 朋程科技股份有限公司 一种电位调整可程序化储存记录实施方法
CN201845252U (zh) * 2010-11-23 2011-05-25 安肯(北京)微电子技术有限公司 一种高精度带隙基准电压源芯片的修调电路
CN103294704A (zh) * 2012-02-28 2013-09-11 鸿富锦精密工业（深圳）有限公司 文件同步***及方法
CN103337492A (zh) * 2013-06-21 2013-10-02 杭州士兰集成电路有限公司 减少熔丝尖刺的修调结构及其制造方法
CN103855045A (zh) * 2012-11-29 2014-06-11 上海华虹宏力半导体制造有限公司 晶圆上芯片参数的修调方法
CN104035021A (zh) * 2013-03-07 2014-09-10 上海宏测半导体科技有限公司 时钟芯片的测试方法和***
CN105954666A (zh) * 2016-04-19 2016-09-21 上海华虹宏力半导体制造有限公司 动态数据的快速写入方法
CN205861854U (zh) * 2016-08-12 2017-01-04 上海宝司芯微电子有限公司 一种电源管理芯片的修调测试电路以及电源管理芯片
US20170018483A1 (en) * 2015-07-17 2017-01-19 Texas Instruments Incorporated Integrated circuit chip fabrication leadframe
CN106768487A (zh) * 2017-01-16 2017-05-31 中国科学院半导体研究所 温度传感器芯片测试校准的温度环境的构建方法及***
CN107293501A (zh) * 2016-03-31 2017-10-24 中芯国际集成电路制造(上海)有限公司 用于预测芯片高温操作寿命的方法及装置
CN107910036A (zh) * 2017-11-04 2018-04-13 上海华虹集成电路有限责任公司 个性化mcu个性化存储区的测试方法
CN108387837A (zh) * 2018-02-24 2018-08-10 上海华力微电子有限公司 芯片的测试方法
CN109085491A (zh) * 2018-08-08 2018-12-25 上海华力微电子有限公司 一种提高模拟量Trimming程序测试效率的方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276635A (zh) * 2008-01-29 2008-10-01 北京理工大学 一种无flash存储芯片的u盘
CN101739735A (zh) * 2008-11-27 2010-06-16 朋程科技股份有限公司 一种电位调整可程序化储存记录实施方法
CN201845252U (zh) * 2010-11-23 2011-05-25 安肯(北京)微电子技术有限公司 一种高精度带隙基准电压源芯片的修调电路
CN103294704A (zh) * 2012-02-28 2013-09-11 鸿富锦精密工业（深圳）有限公司 文件同步***及方法
CN103855045A (zh) * 2012-11-29 2014-06-11 上海华虹宏力半导体制造有限公司 晶圆上芯片参数的修调方法
CN104035021A (zh) * 2013-03-07 2014-09-10 上海宏测半导体科技有限公司 时钟芯片的测试方法和***
CN103337492A (zh) * 2013-06-21 2013-10-02 杭州士兰集成电路有限公司 减少熔丝尖刺的修调结构及其制造方法
US20170018483A1 (en) * 2015-07-17 2017-01-19 Texas Instruments Incorporated Integrated circuit chip fabrication leadframe
CN107293501A (zh) * 2016-03-31 2017-10-24 中芯国际集成电路制造(上海)有限公司 用于预测芯片高温操作寿命的方法及装置
CN105954666A (zh) * 2016-04-19 2016-09-21 上海华虹宏力半导体制造有限公司 动态数据的快速写入方法
CN205861854U (zh) * 2016-08-12 2017-01-04 上海宝司芯微电子有限公司 一种电源管理芯片的修调测试电路以及电源管理芯片
CN106768487A (zh) * 2017-01-16 2017-05-31 中国科学院半导体研究所 温度传感器芯片测试校准的温度环境的构建方法及***
CN107910036A (zh) * 2017-11-04 2018-04-13 上海华虹集成电路有限责任公司 个性化mcu个性化存储区的测试方法
CN108387837A (zh) * 2018-02-24 2018-08-10 上海华力微电子有限公司 芯片的测试方法
CN109085491A (zh) * 2018-08-08 2018-12-25 上海华力微电子有限公司 一种提高模拟量Trimming程序测试效率的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐明皞: "关于提高芯片ICS模块良品率的研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379142A (zh) * 2019-07-02 2019-10-25 大唐微电子技术有限公司 一种校准报警信息的方法、装置、计算机存储介质及终端
CN111077428A (zh) * 2019-12-05 2020-04-28 上海华虹宏力半导体制造有限公司 晶圆的测试方法
CN111816240A (zh) * 2020-07-03 2020-10-23 深圳市国微电子有限公司 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质
CN113113072A (zh) * 2021-03-31 2021-07-13 上海华虹宏力半导体制造有限公司 芯片测试中载入trim值的方法
CN113113072B (zh) * 2021-03-31 2024-02-06 上海华虹宏力半导体制造有限公司 芯片测试中载入trim值的方法
CN116069085A (zh) * 2023-03-06 2023-05-05 杭州芯云半导体技术有限公司 一种多组半导体测试设备集中降温的温控装置及方法

Also Published As

Publication number Publication date
CN109613420B (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
CN109613420A (zh) 芯片的测试方法
US7633288B2 (en) Method of testing semiconductor devices and handler used for testing semiconductor devices
US6901542B2 (en) Internal cache for on chip test data storage
US6289292B1 (en) System for identifying a component with physical characterization
US20050275421A1 (en) System and method for the probing of a wafer
US7164283B2 (en) Auto-recovery wafer testing apparatus and wafer testing method
CN108387837A (zh) 芯片的测试方法
JP5080501B2 (ja) 試験装置および試験方法
JP2002359270A (ja) 半導体装置
CN115542132A (zh) Soc芯片内建测试电路、soc芯片及测试方法
CN109085491A (zh) 一种提高模拟量Trimming程序测试效率的方法
CN103605092B (zh) Wat测试***及测试方法
CN108108166A (zh) 一种多平台间贴图处理方法及***
JP2001356145A (ja) 試験済み電子部品の分類制御方法
CN111077428A (zh) 晶圆的测试方法
US20030173990A1 (en) Wafer map display apparatus and method for semiconductor test system
US6936483B2 (en) On-wafer burn-in of semiconductor devices using thermal rollover
CN105679690B (zh) 提高测试晶圆使用寿命的方法
CN109901650B (zh) 一种内嵌flash芯片的基准源修调方法
JP2002237505A (ja) 半導体装置のテストシステムおよびテスト方法
Streitwieser Real-time test data acquisition and data processing enabling closed loop control systems for adaptive test
CN114002583A (zh) 基于集成电路自动测试***的图样编辑工具和方法
CN112014719A (zh) 量产芯片的筛选方法及装置
CN117310453B (zh) 芯片测试机的自动校准方法及装置
CN111398785A (zh) 芯片的测试方法、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant