CN201845252U - 一种高精度带隙基准电压源芯片的修调电路 - Google Patents
一种高精度带隙基准电压源芯片的修调电路 Download PDFInfo
- Publication number
- CN201845252U CN201845252U CN2010206195890U CN201020619589U CN201845252U CN 201845252 U CN201845252 U CN 201845252U CN 2010206195890 U CN2010206195890 U CN 2010206195890U CN 201020619589 U CN201020619589 U CN 201020619589U CN 201845252 U CN201845252 U CN 201845252U
- Authority
- CN
- China
- Prior art keywords
- resistance
- switch
- pressure side
- multiselect
- repair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一种高精度带隙基准电压源芯片的修调电路，包括带隙基准电压源电路，所述带隙基准电压源电路包括第一三极管PNP1、第二三极管PNP2、第一电阻R1、第二电阻R2-1-1、第三电阻R2-1-2、第四电阻R2-2、第一CMOS放大器(1)和第一多选一开关(2)。本实用新型修调误差小；能够使电路的低温漂特性在全温度范围得到了保证；初始精度和温漂特性的修调相互独立，互不影响，电路的输出电压不受工艺影响，实现方便，更好的保证了电路修调的精度和可靠性。
Description
技术领域
本实用新型涉及数据采集技术领域，尤其涉及一种高精度带隙基准电压源芯片的修调电路。
背景技术
在数据采集***中，需要电压基准芯片为***提供基准参考，作为数据采集***的重要组成部分，电压基准芯片的精度几乎决定了***的精度。因此发展出了很多技术用于提高电压基准芯片的精度。
在集成电路中，通常采用带隙电压基准电路实现电压基准，基于这一原理的具体电路结构有很多种。如图1，是典型的CMOS工艺带隙基准电路，其温度-输出电压曲线如图2所示。在要求更好的温度特性时，可以通过采用高阶补偿电路来实现更低的温度漂移，补偿后其温度-输出电压曲线如图3所示。
但是，实际制造过程中，工艺参数偏差和电路失配等非理想因素是无法避免的，这些非理想因素会对带隙基准的输出电压和温度特性造成很大的影响，使其偏离设计值。
因此，对于实际的带隙基准电路，需要有完善可行的修调方案来保证基准的高精度和低温度漂移特性。
现有技术通常采用电压修调电路，即在常温下，通过改变图1中电阻R1或R2的阻值，将基准电压源输出电压调整到工艺所对应的“Magic Point”(即在所采用的工艺条件下，温度漂移最低的电压点)，实现较高的输出电压精度和较低的温度漂移。这种修调方法的问题是，依赖于带隙基准本身的特性。即在对于某一固定工艺，带隙基准存在一个特定的输出电压(约1.25V，不同工艺所有不同)对应于最低的温度漂移，即当把带隙基准的输出电压修调到这一电压值时，就能得到最小的温度漂移。但这种修调其实只能保证特定温度点(通常是修调时所处的温度点)的输出电压精度，无法保证更好的温度特性，即无法保证在不同温度下的输出电压精度。
为此，急需发明一种新型的高精度带隙基准电压源芯片的修调电路。
实用新型内容
为了实现上述发明目的，本实用新型采用的技术方案如下：
一种高精度带隙基准电压源芯片的修调电路，包括带隙基准电压源电路，所述带隙基准电压源电路包括第一三极管PNP1、第二三极管PNP2、第一电阻R1、第二电阻R2-1-1、第三电阻R2-1-2、第四电阻R2-2、第一CMOS放大器(1)和第一多选一开关(2)；所述第一多选一开关(2)包括第一分压端(3)、第二分压端(4)、电压输出端(5)和串联电阻列(6)，所述第一分压端(3)、所述第二分压端(4)分别连接在所述串联电阻列(6)的两端，所述第一分压端(3)、所述第二分压端(4)分别通过开关与所述电压输出端(5)相连，所述串联电阻列(6)两两电阻之间均通过开关与所述电压输出端(5)相连；所述第一CMOS放大器(1)包括第一差分输入端(8)、第二差分输入端(9)和放大器输出端(10)；所述第一三极管PNP1的基极和发射极连通并接地，所述第一三极管PNP1的集电极经所述第一电阻R1与所述第一多选一开关(1)的第一分压端(3)连接；所述第二三极管PNP2的基极和发射极连通并接地，所述第二三极管PNP2的集电极串联经过所述第三电阻R2-1-2、所述第二电阻R2-1-1后与所述第一多选一开关(2)的第二分压端(4)连接；所述第一CMOS放大器(1)的第二差分输入端(9)连接所述第三电阻R2-1-2和所述第二三极管PNP2的集电极之间的分压点，所述第一CMOS放大器(1)的第一差分输入端(8)连接所述第一多选一开关(2)的电压输出端(5)，所述第一CMOS放大器(1)的放大器输出端(10)经所述第四电阻R2-2连接第二电阻R2-1-1和第三电阻R2-1-2之间的分压点。
还包括输出缓冲级电路，所述输出缓冲级电路包括第五电阻R3、第六电阻R4、第七电阻R7、第八电阻R8、第二多选一开关(11)、第二CMOS放大器(12)和基准电压输出端口(13)；所述第二多选一开关(11)包括第一分压端(14)、第二分压端(15)、电压输出端(16)和串联电阻列(17)，所述第一分压端(14)、所述第二分压端(15)分别连接在所述串联电阻列(17)的两端，所述第一分压端(14)、所述第二分压端(15)分别通过开关与所述电压输出端(16)相连，所述串联电阻列(17)两两电阻之间均通过开关与所述电压输出端(16)相连；所述第二CMOS放大器(12)包括第一差分输入端(18)、第二差分输入端(19)和放大器输出端(20)；所述第二多选一开关(11)的第一分压端(14)经所述第六电阻R4接地，所述第二多选一开关(11)的第二分压端(15)经所述第五电阻R3连接在所述第一CMOS放大器(1)的放大器输出端(10)和所述第四电阻R2-2之间；所述第二CMOS放大器(12)的第二差分输入端(19)连接所述第二多选一开关(11)的电压输出端(16)，所述第二CMOS放大器(12)的放大器输出端(20)串联经过第七电阻R7、第八电阻R8之后接地，所述第二CMOS放大器(12)的第一差分输入端(18)连接在所述第七电阻R7和所述第八电阻R8之间；所述基准电压输出端口(13)连接在所述第二CMOS放大器(12)的放大器输出端(20)和所述第七电阻R7之间。
还包括修调信号存储电路和预修调电路，所述修调信号存储电路和所述预修调电路共同控制所述第一多选一开关(2)和第二多选一开关(11)。
本实用新型涉及一种带隙基准电压源芯片输出电压达到低温度漂移和高精度的修调方案，以及能够实现这种修调方案的电路结构。包括温度漂移的修调方案和初始精度的修调方案，以及实现修调需要的修调电路、预修调电路和修调信息存储电路等。
本实用新型涉及能够实现高精度和低温度漂移的带隙电压基准芯片。本实用新型的修调方案，包括温度特性修调方式，输出电压初始值修调方式，通过预修调模拟修调过程，修调信号存储，具体修调步骤等。
本实用新型在输出缓冲级电路中，通过设置不同的电压修调代码，可改变ΔR3和ΔR4的比例，从而保证在不影响芯片输出电压的温漂特性的前提下，调整输出电压值得到所需要的输出电压精度。
本实用新型的预修调电路与修调电路相比区别仅在于，修调电路根据修调代码存储电路中的修调码来控制电路状态；预修调电路通过外加信号控制电路状态。即预修调电路能够通过外加控制信号模拟修调代码改变时电路内部电阻比例的变化；其作用在于在不改变存储电路内修调代码的情况下，模拟代码改变对电路输出电压和温度特性的影响；外加信号通过预修调电路编码后，控制修调电阻比例，得到满足要求的输出电压所对应的修调码。此修调码在正式修调时被存入修调信息存储电路。
本实用新型的修调信号存储电路是指用于存储修调代码的信息存储电路，存入的修调代码能够直接控制修调电路。在此方案中采用一次性可编程电路实现。
本实用新型的修调流程如下：
1.通过预修调电路外加不同的温度漂移修调码，改变带隙基准电压源电路的状态，在高低温下分别测试不同修调码对应芯片的输出电压；
2.比较高温和低温两个条件下相同修调码(即电路状态相同时)时芯片的输出电压，取输出电压差值最小的温度漂移量对应的修调码做该片芯片的温度漂移修调码；
3.将在2.中得到的修调码存入修调码存储电路，此时该电路温漂特性达到最优。
4.在常温条件下，通过预修调电路向芯片输入输出电压初始精度修调码，测试不同修调码对应的输出电压，选取满足精度要求的输出电压所对应的修调码，即为所需要的电压初始精度修调码；
5.将该电压初始精度修调码存入该芯片的修调代码存储电路。
6.该芯片的修调完成，电路实现了低温漂和高电压初始精度。
本实用新型的有益效果如下：
1.本实用新型的预修调电路能够完全模拟电路经过修调后的状态，而不是通过计算实现的，因此误差很小；
2.本实用新型采用在高低温下分别测试的方式，使电路的低温漂特性在全温度范围得到了保证；
3.本实用新型的初始精度和温漂特性的修调相互独立，互不影响，电路的输出电压不受工艺影响，实现方便，更好的保证了电路修调的精度和可靠性。
附图说明
图1所示的是现有技术中典型的CMOS工艺带隙基准电路图；
图2所示的是现有技术中带隙基准电压典型温度曲线示意图；
图3所示的是现有技术中经过高阶补偿的带隙基准电压典型温度曲线示意图；
图4所示的是本实用新型电路的示意图；
图5所示的是本实用新型修调过程示意图。
具体实施方式
下面结合附图，详细说明本实用新型优选的技术方案。
如图4一种高精度带隙基准电压源芯片的修调电路，包括带隙基准电压源电路，其特征在于：所述带隙基准电压源电路包括第一三极管PNP1、第二三极管PNP2、第一电阻R1、第二电阻R2-1-1、第三电阻R2-1-2、第四电阻R2-2、第一CMOS放大器1和第一多选一开关2；所述第一多选一开关2包括第一分压端3、第二分压端4、电压输出端5和串联电阻列6，所述第一分压端3、所述第二分压端4分别连接在所述串联电阻列6的两端，所述第一分压端3、所述第二分压端4分别通过开关与所述电压输出端5相连，所述串联电阻列6两两电阻之间均通过开关与所述电压输出端5相连；所述第一CMOS放大器1包括第一差分输入端8、第二差分输入端9和放大器输出端10；所述第一三极管PNP1的基极和发射极连通并接地，所述第一三极管PNP1的集电极经所述第一电阻R1与所述第一多选一开关1的第一分压端3连接；所述第二三极管PNP2的基极和发射极连通并接地，所述第二三极管PNP2的集电极串联经过所述第三电阻R2-1-2、所述第二电阻R2-1-1后与所述第一多选一开关2的第二分压端4连接；所述第一CMOS放大器1的第二差分输入端9连接所述第三电阻R2-1-2和所述第二三极管PNP2的集电极之间的分压点，所述第一CMOS放大器1的第一差分输入端8连接所述第一多选一开关2的电压输出端5，所述第一CMOS放大器1的放大器输出端10经所述第四电阻R2-2连接第二电阻R2-1-1和第三电阻R2-1-2之间的分压点。
还包括输出缓冲级电路，所述输出缓冲级电路包括第五电阻R3、第六电阻R4、第七电阻R7、第八电阻R8、第二多选一开关11、第二CMOS放大器12和基准电压输出端口13；所述第二多选一开关11包括第一分压端14、第二分压端15、电压输出端16和串联电阻列17，所述第一分压端14、所述第二分压端15分别连接在所述串联电阻列17的两端，所述第一分压端14、所述第二分压端15分别通过开关与所述电压输出端16相连，所述串联电阻列17两两电阻之间均通过开关与所述电压输出端16相连；所述第二CMOS放大器12包括第一差分输入端18、第二差分输入端19和放大器输出端20；所述第二多选一开关11的第一分压端14经所述第六电阻R4接地，所述第二多选一开关11的第二分压端15经所述第五电阻R3连接在所述第一CMOS放大器1的放大器输出端10和所述第四电阻R2-2之间；所述第二CMOS放大器12的第二差分输入端19连接所述第二多选一开关11的电压输出端16，所述第二CMOS放大器12的放大器输出端20串联经过第七电阻R7、第八电阻R8之后接地，所述第二CMOS放大器12的第一差分输入端18连接在所述第七电阻R7和所述第八电阻R8之间；所述基准电压输出端口13连接在所述第二CMOS放大器12的放大器输出端20和所述第七电阻R7之间。
还包括修调信号存储电路和预修调电路，所述修调信号存储电路和所述预修调电路共同控制所述第一多选一开关2和第二多选一开关11。
本实施例中，修调信号存储电路和预修调电路共同控制第一多选一开关2，决定选取哪个分压点输入放大器输入端。改变分压点就改变了电压基准电路输出电压的温度漂移特性。在预修调时选取最佳的温度漂移曲线，将所对应的修调代码存入电路，即可完成对输出电压温度漂移的修调。
本实施例中的输出缓冲级电路部分，通过第二多选一开关11决定输入第二CMOS放大器12的分压点，以调整输出电压的直流值，达到调整芯片输出电压初始精度的目的。
在高温条件下，外加温度漂移修调代码改变芯片的输出电压，测试并记录所有温度漂移修调代码对应的输出电压。在低温条件下，外加温度漂移修调代码改变芯片的输出电压，测试并记录所有温度漂移修调代码对应的输出电压。比较高温和低温条件下所有相同修调代码对应的输出电压，取差值绝对值最小的修调代码，作为芯片的温度漂移修调代码，将其存入温度漂移修调代码存储电路中。这样，芯片就处于最低温度漂移的状态了，但是输出电压有可能不满足参数要求。此时在常温条件下外加输出电压初始值修调代码，改变芯片的输出电压，测试并记录所有输出电压初始值修调代码对应的输出电压，取最接近参数要求的输出电压对应的修调代码，作为芯片的输出电压初始值修调代码，并存入芯片。这样，芯片就处于能达到的最低温度漂移和最精确输出电压的状态了。这片芯片的修调过程就结束了。
本实施例中，高精度电压基准的温度漂移特性是通过高阶补偿得到的；高精度电压基准的温度漂移特性是通过在多个温度下测试并修调实现的；高精度电压基准的高初始精度是通过高精度修调实现的；高精度修调是通过预修调实现的，预修调电路达到的结果跟实际修调电路的结果完全相同；高精度修调可以在晶圆测试或成品测试过程中实现；带隙基准的放大器是MOS输入对管的放大器，有极低的输入偏置电流(皮安级)。
以上通过具体的和优选的实施例详细的描述了本实用新型，但本领域技术人员应该明白，本实用新型并不局限于以上所述实施例，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换等，均应包含在本实用新型的保护范围之内。
Claims (3)
1.一种高精度带隙基准电压源芯片的修调电路，包括带隙基准电压源电路，其特征在于：所述带隙基准电压源电路包括第一三极管PNP1、第二三极管PNP2、第一电阻R1、第二电阻R2-1-1、第三电阻R2-1-2、第四电阻R2-2、第一CMOS放大器(1)和第一多选一开关(2)；
所述第一多选一开关(2)包括第一分压端(3)、第二分压端(4)、电压输出端(5)和串联电阻列(6)，所述第一分压端(3)、所述第二分压端(4)分别连接在所述串联电阻列(6)的两端，所述第一分压端(3)、所述第二分压端(4)分别通过开关与所述电压输出端(5)相连，所述串联电阻列(6)两两电阻之间均通过开关与所述电压输出端(5)相连；
所述第一CMOS放大器(1)包括第一差分输入端(8)、第二差分输入端(9)和放大器输出端(10)；
所述第一三极管PNP1的基极和发射极连通并接地，所述第一三极管PNP1的集电极经所述第一电阻R1与所述第一多选一开关(1)的第一分压端(3)连接；所述第二三极管PNP2的基极和发射极连通并接地，所述第二三极管PNP2的集电极串联经过所述第三电阻R2-1-2、所述第二电阻R2-1-1后与所述第一多选一开关(2)的第二分压端(4)连接；
所述第一CMOS放大器(1)的第二差分输入端(9)连接所述第三电阻R2-1-2和所述第二三极管PNP2的集电极之间的分压点，所述第一CMOS放大器(1)的第一差分输入端(8)连接所述第一多选一开关(2)的电压输出端(5)，所述第一CMOS放大器(1)的放大器输出端(10)经所述第四电阻R2-2连接第二电阻R2-1-1和第三电阻R2-1-2之间的分压点。
2.根据权利要求1所述的高精度带隙基准电压源芯片的修调电路，其特征在于：还包括输出缓冲级电路，所述输出缓冲级电路包括第五电阻R3、第六电阻R4、第七电阻R7、第八电阻R8、第二多选一开关(11)、第二CMOS放大器(12)和基准电压输出端口(13)；
所述第二多选一开关(11)包括第一分压端(14)、第二分压端(15)、电压输出端(16)和串联电阻列(17)，所述第一分压端(14)、所述第二分压端(15)分别连接在所述串联电阻列(17)的两端，所述第一分压端(14)、所述第二分压端(15)分别通过开关与所述电压输出端(16)相连，所述串联电阻列(17)两两电阻之间均通过开关与所述电压输出端(16)相连；
所述第二CMOS放大器(12)包括第一差分输入端(18)、第二差分输入端(19)和放大器输出端(20)；
所述第二多选一开关(11)的第一分压端(14)经所述第六电阻R4接地，所述第二多选一开关(11)的第二分压端(15)经所述第五电阻R3连接在所述第一CMOS放大器(1)的放大器输出端(10)和所述第四电阻R2-2之间；
所述第二CMOS放大器(12)的第二差分输入端(19)连接所述第二多选一开关(11)的电压输出端(16)，所述第二CMOS放大器(12)的放大器输出端(20)串联经过第七电阻R7、第八电阻R8之后接地，所述第二CMOS放大器(12)的第一差分输入端(18)连接在所述第七电阻R7和所述第八电阻R8之间；
所述基准电压输出端口(13)连接在所述第二CMOS放大器(12)的放大器输出端(20)和所述第七电阻R7之间。
3.根据权利要求1或2所述的高精度带隙基准电压源芯片的修调电路，其特征在于：还包括修调信号存储电路和预修调电路，所述修调信号存储电路和所述预修调电路共同控制所述第一多选一开关(2)和第二多选一开关(11)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010206195890U CN201845252U (zh) | 2010-11-23 | 2010-11-23 | 一种高精度带隙基准电压源芯片的修调电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010206195890U CN201845252U (zh) | 2010-11-23 | 2010-11-23 | 一种高精度带隙基准电压源芯片的修调电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201845252U true CN201845252U (zh) | 2011-05-25 |
Family
ID=44040139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010206195890U Expired - Fee Related CN201845252U (zh) | 2010-11-23 | 2010-11-23 | 一种高精度带隙基准电压源芯片的修调电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201845252U (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104076271A (zh) * | 2013-03-27 | 2014-10-01 | 上海宏测半导体科技有限公司 | 锂电池保护电路的测试方法和*** |
| CN104122928A (zh) * | 2014-08-20 | 2014-10-29 | 电子科技大学 | 一种低温漂系数的带隙基准电压产生电路 |
| CN104656006A (zh) * | 2015-01-20 | 2015-05-27 | 辉芒微电子（深圳）有限公司 | 芯片参数修调电路、修调方法以及包括该修调电路的芯片 |
| CN105739589A (zh) * | 2016-05-11 | 2016-07-06 | 成都信息工程大学 | 一种用于基准电路的温度系数自动修调方法 |
| CN105759891A (zh) * | 2016-03-22 | 2016-07-13 | 成都信息工程大学 | 一种用于基准源的校准方法 |
| CN107479617A (zh) * | 2017-09-20 | 2017-12-15 | 广西师范大学 | 一种用于带隙基准电压源的高精度校正电路 |
| CN107565939A (zh) * | 2017-09-19 | 2018-01-09 | 记忆科技(深圳)有限公司 | 一种数字码流控制修调电路 |
| CN108121390A (zh) * | 2016-11-30 | 2018-06-05 | 无锡华润矽科微电子有限公司 | 修调带隙基准的电路及方法 |
| CN109613420A (zh) * | 2019-01-30 | 2019-04-12 | 上海华虹宏力半导体制造有限公司 | 芯片的测试方法 |
| CN110780701A (zh) * | 2018-07-30 | 2020-02-11 | 亚德诺半导体无限责任公司 | 用于产生多个低噪声参考电压的技术 |
| CN115145347A (zh) * | 2022-08-19 | 2022-10-04 | 山东东仪光电仪器有限公司 | 一种对运放失调不敏感的二阶温度补偿带隙基准电路 |
-
2010
- 2010-11-23 CN CN2010206195890U patent/CN201845252U/zh not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104076271B (zh) * | 2013-03-27 | 2018-05-01 | 上海宏测半导体科技有限公司 | 锂电池保护电路的测试方法和*** |
| CN104076271A (zh) * | 2013-03-27 | 2014-10-01 | 上海宏测半导体科技有限公司 | 锂电池保护电路的测试方法和*** |
| CN104122928A (zh) * | 2014-08-20 | 2014-10-29 | 电子科技大学 | 一种低温漂系数的带隙基准电压产生电路 |
| CN104656006A (zh) * | 2015-01-20 | 2015-05-27 | 辉芒微电子（深圳）有限公司 | 芯片参数修调电路、修调方法以及包括该修调电路的芯片 |
| CN105759891A (zh) * | 2016-03-22 | 2016-07-13 | 成都信息工程大学 | 一种用于基准源的校准方法 |
| CN105759891B (zh) * | 2016-03-22 | 2017-05-31 | 成都信息工程大学 | 一种用于基准源的校准方法 |
| CN105739589A (zh) * | 2016-05-11 | 2016-07-06 | 成都信息工程大学 | 一种用于基准电路的温度系数自动修调方法 |
| CN105739589B (zh) * | 2016-05-11 | 2017-05-31 | 成都信息工程大学 | 一种用于基准电路的温度系数自动修调方法 |
| CN108121390A (zh) * | 2016-11-30 | 2018-06-05 | 无锡华润矽科微电子有限公司 | 修调带隙基准的电路及方法 |
| CN107565939A (zh) * | 2017-09-19 | 2018-01-09 | 记忆科技(深圳)有限公司 | 一种数字码流控制修调电路 |
| CN107565939B (zh) * | 2017-09-19 | 2020-09-01 | 记忆科技(深圳)有限公司 | 一种数字码流控制修调电路 |
| CN107479617A (zh) * | 2017-09-20 | 2017-12-15 | 广西师范大学 | 一种用于带隙基准电压源的高精度校正电路 |
| CN107479617B (zh) * | 2017-09-20 | 2023-08-08 | 广西师范大学 | 一种用于带隙基准电压源的高精度校正电路 |
| CN110780701A (zh) * | 2018-07-30 | 2020-02-11 | 亚德诺半导体无限责任公司 | 用于产生多个低噪声参考电压的技术 |
| CN110780701B (zh) * | 2018-07-30 | 2021-05-28 | 亚德诺半导体无限责任公司 | 用于产生多个低噪声参考电压的技术 |
| CN109613420A (zh) * | 2019-01-30 | 2019-04-12 | 上海华虹宏力半导体制造有限公司 | 芯片的测试方法 |
| CN109613420B (zh) * | 2019-01-30 | 2021-04-06 | 上海华虹宏力半导体制造有限公司 | 芯片的测试方法 |
| CN115145347A (zh) * | 2022-08-19 | 2022-10-04 | 山东东仪光电仪器有限公司 | 一种对运放失调不敏感的二阶温度补偿带隙基准电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201845252U (zh) | 一种高精度带隙基准电压源芯片的修调电路 | |
| CN104390715B (zh) | 一种温度转换方法以及低功耗高精度集成温度传感器 | |
| CN102141818B (zh) | 温度自适应带隙基准电路 | |
| CN101871820B (zh) | 提供温度与数字码间线性关系的方法 | |
| CN105739589B (zh) | 一种用于基准电路的温度系数自动修调方法 | |
| CN100470436C (zh) | 一种分段线性补偿的cmos带隙基准电压源 | |
| CN103412606B (zh) | 一种带隙基准电压源 | |
| CN101881986B (zh) | 基于混合模式高阶补偿的超低温度系数带隙基准电路 | |
| CN101013331A (zh) | 输出电压可调式cmos基准电压源 | |
| CN105487587A (zh) | 高精度数字温度传感器校准电路 | |
| CN101303607B (zh) | 一种正温度系数发热元件温度控制方法 | |
| WO2022262155A1 (zh) | 一种芯片内电阻校正电路 | |
| CN102594348A (zh) | 数字模拟转换器中用于校准电容补偿的校准电路和方法 | |
| CN102279618A (zh) | 一种低成本曲率校正带隙基准电流电压源电路 | |
| CN101128742A (zh) | 电流测量装置、测试装置、电流测量方法、及测试方法 | |
| CN101604175A (zh) | 高阶温度补偿带隙基准电路 | |
| CN106169934A (zh) | 一种用于压力传感器的温度补偿电路及其模拟结果的量化方法及其温度传感器工作方法 | |
| CN102354251A (zh) | 带隙基准电压电路 | |
| CN101149628B (zh) | 一种基准电压源电路 | |
| CN103970173A (zh) | 带隙基准电压电路 | |
| CN104184474A (zh) | 一种电阻补偿的dac电路 | |
| CN204347681U (zh) | 一种具有高阶补偿的基准电压源 | |
| CN105181052B (zh) | 一种热式流量传感器电路及信号处理方法 | |
| CN108426648A (zh) | Cmos温度测量电路 | |
| CN103123512A (zh) | 带隙基准电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHENGSHI HANYUAN (BEIJING) CULTURE ART CO., LTD. Free format text: FORMER NAME: ICON-MICRO (BEIJING) CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 100084, 2A, block 601, bright city, No. 1, Nongda South Road, Beijing, Haidian District Patentee after: Shengshi Court (Beijing) culture art Co., Ltd. Address before: 100084, 2A, block 601, bright city, No. 1, Nongda South Road, Beijing, Haidian District Patentee before: ICON-Micro (Beijing) Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110525 Termination date: 20161123 |