CN115542132A - Soc芯片内建测试电路、soc芯片及测试方法 - Google Patents
Soc芯片内建测试电路、soc芯片及测试方法 Download PDFInfo
- Publication number
- CN115542132A CN115542132A CN202211495792.5A CN202211495792A CN115542132A CN 115542132 A CN115542132 A CN 115542132A CN 202211495792 A CN202211495792 A CN 202211495792A CN 115542132 A CN115542132 A CN 115542132A
- Authority
- CN
- China
- Prior art keywords
- calibration
- value
- dichotomy
- voltage
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 61
- 238000010998 test method Methods 0.000 title description 7
- 238000004458 analytical method Methods 0.000 claims abstract description 16
- 238000004364 calculation method Methods 0.000 claims description 23
- 238000005259 measurement Methods 0.000 abstract description 28
- 238000000034 method Methods 0.000 abstract description 13
- 230000008901 benefit Effects 0.000 abstract description 7
- 230000003993 interaction Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 7
- LBJBPGRQRGLKPL-UHFFFAOYSA-N 7-(4-chlorophenyl)-5-naphthalen-2-yl-6-sulfanylidene-2,3-dihydro-1h-pyrrolo[3,4-e][1,4]diazepin-8-one Chemical compound C1=CC(Cl)=CC=C1N1C(=S)C(C(=NCCN2)C=3C=C4C=CC=CC4=CC=3)=C2C1=O LBJBPGRQRGLKPL-UHFFFAOYSA-N 0.000 description 5
- 101000604957 Homo sapiens Phosducin-like protein Proteins 0.000 description 5
- 102100038218 Phosducin-like protein Human genes 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004353 relayed correlation spectroscopy Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及SOC芯片内建测试电路，包括命令解析模块、二分法算法模块以及电压和频率比较器模块；通过在SOC芯片内部内置了一个EST自动校准电路，即可在SOC芯片内部完成电压和频率的二分法校准，与最好的现有技术相比，测量过程在SOC芯片内部完成，有如下的优点：1.减少ATE测试机台和芯片交互次数；2.减少外部ATE机台连线噪声干扰，提高测量精度；3.减少待测量的测量时间。
Description
技术领域
本发明涉及电子芯片技术领域，更具体地说，涉及一种SOC芯片内建测试电路、SOC芯片及测试方法。
背景技术
芯片生产出来以后，要做详细的测试，满足标准才能够使用，其中CP（ChipProbing）指的是晶圆测试，CP测试在整个芯片制作流程中处于晶圆制造和封装之间；封装以后的测试叫做FT（FinalTest），是芯片在出厂前最后一道测试工序。
无论是CP还是FT测试，都会影响芯片的生产成本，影响的原因是CP和FT的测试时间，长的测试时间意味着高成本，测试时间越短，则测试成本越低，所以要尽可能的缩短芯片测试时间；
SOC芯片通常是由数字电路和模拟电路组成，数字电路例如MCU（MicrocontrollerUnit）提供数字运算，模拟电路提供数字电路所需的电压和时钟，以及模拟信号处理等功能，模拟电路的性能除了和电路本身的功能有关，也受版图布局，半导体制造，封装等因素影响，这些因素使得模拟电路的性能指标在每颗芯片之间会存在差异，这些差异有大有小，需要在CP和FT的阶段对芯片进行校准，以使得经过校准后的芯片的片间差异足够小能够符合出货要求，如何减少校准时间，也就是如何快速校准模拟电压和时钟一直是业界难题。
芯片带有校准的模拟电路会有一组Nbit的校准位，N为正整数，改变校准位，电路的性能会以最小的步进进行调整，校准位的默认值通常是中心值，这样上下的可调整的幅度是最大的；业界常用的校准方法是，在CP/FT阶段使用ATE（AutomaticTestEquipment）自动测试机台，将需要校准的信号量，例如电压信号或者频率信号输出到测试机的测量端口，然后通过人工测量每个校准位的信号量的值，最终筛选最接近信号电压或者频率的校准值，即完成校准，这个过程一般会使用二分法来完成。
使用ATE测试机二分法的测试流程如图1所示：对芯片写入校准值，等待信号输出后测量，再写入下一次的校准值，每次写校准值都是通过机台下发测试命令到芯片，命令的传输需要时间，信号输出后ATE机台测量也需要时间，整个测试过程ATE测试机台和芯片的交互次数过多，测量的次数过多，降低了测试效率；
如图1所示，只有芯片输出待测量是芯片内部完成，其他步骤均需要ATE测试机台参与，可以看出Nbit的校准值，需要至少N/2次的测试交互测试，才能完成二分法测量，这里面需要机台发送N/2次校准值，测量N/2次。
因而，需要一种改进的SOC芯片内建测试电路及方法解决上述问题，降低测试成本并提高生产效率。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种SOC芯片内建测试电路，还提供了一种SOC芯片及一种SOC芯片测试方法。
本发明解决其技术问题所采用的技术方案是：
构造一种SOC芯片内建测试电路，其中，包括命令解析模块、二分法算法模块以及电压和频率比较器模块；
所述命令解析模块，解析外部的校准测试命令、设置初始校准值和后续的校准值，以及读取校准结果和校准值；校准结果代表当前校准成功或者失败，当校准成功时校准值为二分法的正确校准结果；
所述电压和频率比较器模块，包括模拟电压比较器和频率计数器；
所述模拟电压比较器用于进行输入基准电压与所述命令解析模块设置的相应类型的校准值比对判断，以及控制所述二分法算法模块进行二分法校准计算；
所述频率计数器用于进行输入基准时钟与所述命令解析模块设置的相应类型的校准值比对判断，以及控制所述二分法算法模块进行二分法校准计算；
所述二分法算法模块，用于完成二分法校准算法的计算获得校准中间值；所述命令解析模块依据所述校准中间值设定后续的校准值。
本发明所述的SOC芯片内建测试电路，其中，所述模拟电压比较器包括正端电压输入端口和负端电压输入端口；通过正端电压输入端口输入电压和负端电压输入端口输入电压的大小关系，输出高低电平来控制二分法算法模块进行二分法校准计算。
本发明所述的SOC芯片内建测试电路，其中，所述频率计数器通过输入基准时钟频率量对待校准的时钟频率量进行计数，获得待校准的时钟频率量与基准时钟频率量的差值，通过差值控制二分法算法模块进行二分法校准计算。
本发明所述的SOC芯片内建测试电路，其中，所述校准测试命令格式采用格式OPCODE+DUMMY+DATA；
其中，OPCODE代表发送的校准指令，DATA为最终读取的校准结果和校准值，DUMMY是校准需要等待的时间。
一种SOC芯片测试方法，应用于如上述的SOC芯片内建测试电路，其包括以下步骤：
接收外部输入的校准命令，接收外部输入基准值，基准值为基准电压或基准时钟；
对校准命令进行解析，设置与基准值相应类型的校准初值，开始校准；
判断校准初值与基准值之间差值是否在设定范围内，是则保存校准结果和校准初值，结束校准，否则判断二分法计算次数是否达到最大值，是则保存校准结果和校准初值，结束校准，否则进行二分法计算得到中间校准值，依据中间校准值确定下一校准值；
判断校准值与基准值之间差值是否在设定范围内，是则保存校准结果和校准值，结束校准，否则判断二分法计算次数是否达到最大值，是则保存校准结果和校准值，结束校准，否则进行二分法计算得到中间校准值，依据中间校准值确定下一校准值；
重复上一步骤至结束校准。
一种SOC芯片，其中，所述SOC芯片上设置有如上述的SOC芯片内建测试电路。
本发明的有益效果在于：通过在SOC芯片内部内置了一个EST自动校准电路，即可在SOC芯片内部完成电压和频率的二分法校准，与最好的现有技术相比，测量过程在SOC芯片内部完成，有如下的优点：减少ATE测试机台和芯片交互次数，减少外部ATE机台连线噪声干扰，提高测量精度，减少待测量的测量时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将结合附图及实施例对本发明作进一步说明，下面描述中的附图仅仅是本发明的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：
图1是现有的ATE测试机二分法的测试流程图；
图2是本发明较佳实施例的SOC芯片内建测试电路；
图3是本发明较佳实施例的SOC芯片二分法的测试流程原理图。
具体实施方式
为了使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的部分实施例，而不是全部实施例。基于本发明的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明较佳实施例的SOC芯片内建测试电路，如图2所示，包括命令解析模块1、二分法算法模块2以及电压和频率比较器模块3；
命令解析模块1、二分法算法模块2以及电压和频率比较器模块3构成EST自动校准电路；
命令解析模块1，解析外部的校准测试命令、设置初始校准值和后续的校准值，以及读取校准结果和校准值；校准结果代表当前校准成功或者失败，当校准成功时校准值为二分法的正确校准结果；
电压和频率比较器模块3，包括模拟电压比较器和频率计数器；
模拟电压比较器用于进行输入基准电压与命令解析模块设置的相应类型的校准值比对判断，以及控制二分法算法模块进行二分法校准计算；
频率计数器用于进行输入基准时钟与命令解析模块设置的相应类型的校准值比对判断，以及控制二分法算法模块进行二分法校准计算；
二分法算法模块2，用于完成二分法校准算法的计算获得校准中间值；命令解析模块依据校准中间值设定后续的校准值；
通过在SOC芯片内部内置了一个EST自动校准电路，即可在SOC芯片内部完成电压和频率的二分法校准，与最好的现有技术相比，测量过程在SOC芯片内部完成，有如下的优点：
1.减少ATE测试机台和芯片交互次数；使用内建EST的SOC芯片的校准流程如下，ATE机台和芯片的交互仅需要提供一个基准电压或者频率，然后下发一次校准命令，然后等待校准完成即可，使得ATE机台和SOC芯片的校准交互次数从N/2次，减少为1次，ATE机台的测量变为SOC芯片内测量；
2.减少外部ATE机台连线噪声干扰，提高测量精度；ATE测试机台和芯片之间通过排线忽略，这些排线通常比较长，有寄生的电阻和电容，电感，再加上机台的噪声干扰，对信号量的测量精度有一定的影响。SOC片内测量的好处是，待测信号不需要经过排线，SOC芯片内部噪声较小，可以提升校准精度；
3.减少待测量的测量时间；减少待测量的测试时间，因为ATE测试机台的测量通道是多个功能通过继电器进行切换，例如测量电压时，不能测量频率，测量频率时，不能测量电压，ATE测试机台通过继电器切换功能时，也需要消耗时间。
例如以下代码，是某业界领先芯片自动化测试设备生产商的的ATE测试机台的测试代码，功能是用来测量电压，每次测量时需要先将通道从PDCL（PinDriver,ComparatorandactiveLoad）普通IO切换到PMU（PrecisionMeasurementUnit）精确测量单元，然后设置PMU驱动-200uA电流，再测量电压是否在-1.2V和-0.2V之间，最后关闭PMU，切换至PDCL，这样做的原因是为了保护ATE测试机台的测量通道不被误损坏，整个过程需要至少8个ms，这仅仅是测量一次的延迟，如果是二分法测量，则需要(N/2)*8ms。
RELAY_OFF(PIN_DEFS,PDCL,1mS); //关闭PDCL继电器
RELAY_ON(PIN_DEFS,PMU,1mS); //打开PMU继电器
FORCE_I_PMU(PMU,-200uA,@1mA,@6V,2V,ON,1mS);
JUDGE_V_PMU(PMU,IFVM,-1.2V,-0.2V,2mS);
FORCE_I_PMU(PMU,0uA,@100uA,@6V,2V,OFF,1mS);
RELAY_OFF(PIN_DEFS,PMU,1mS);
RELAY_ON(PIN_DEFS,PDCL,1mS);
使用本发明的内建EST模块测量电压，以上的测量步骤放在芯片内部完成，一个普通的电压比较器，在1ms的时间内比较出结果（可以更快），这样二分法的测试时间片内为N/2*1ms，比使用ATE机台二分法减少了(N/2-1)*7ms的时间。
优选的，模拟电压比较器包括正端电压输入端口和负端电压输入端口；通过正端电压输入端口输入电压和负端电压输入端口输入电压的大小关系，输出高低电平来控制二分法算法模块进行二分法校准计算；
模拟电压比较器有两个电压输入端口，一个为正端，一个为负端，当正端输入电压大于负端输入电压时，输出为电平1，当负端输入电压大于正端输入电压时输出为电平0，在EST模块通过判断电压比较器的输出电平，自动决定二分法下次的校准值。
优选的，频率计数器通过输入基准时钟频率量对待校准的时钟频率量进行计数，获得待校准的时钟频率量与基准时钟频率量的差值，通过差值控制二分法算法模块进行二分法校准计算；
频率计数器，是使用机台外灌的基准频率量对待校准的时钟频率量进行计数，从而可以得知待校准的时钟频率量与基准频率量的差值，例如待校准频率为1Khz，外灌1Mhz的基准时钟，那么理论上的计数值应该是1000，在EST模块内部通过比较实际计数值和1000的差值，决定二分法下次的校准值。
模拟电压比较器和频率计数器采用业界通用的设备即可；
优选的，校准测试命令格式采用格式OPCODE+DUMMY+DATA；其中，OPCODE代表发送的校准指令，DATA为最终读取的校准结果和校准值，DUMMY是校准需要等待的时间；
ATE机台发送的EST命令可以使用任意的通讯接口，例如SPI接口，校准测试命令的设计分为操作码OPCODE+DUMMY+DATA；
OPCODE代表发送的校准指令，DATA为最终读取的校准结果和校准值。DUMMY是校准需要等待的时间，可以根据校准量的不同，动态调整，例如校准N=8的校准电压值和N=7的频率校准值，通过调整DUMMY的周期数，使得等待校准的时长最短最优。
一种SOC芯片测试方法，如图3所示，应用于如上述的SOC芯片内建测试电路，其包括以下步骤：
接收外部输入的校准命令，接收外部输入基准值，基准值为基准电压或基准时钟；
对校准命令进行解析，设置与基准值相应类型的校准初值，开始校准；
判断校准初值与基准值之间差值是否在设定范围内，是则保存校准结果和校准初值，结束校准，否则判断二分法计算次数是否达到最大值，是则保存校准结果和校准初值，结束校准，否则进行二分法计算得到中间校准值，依据中间校准值确定下一校准值；
判断校准值与基准值之间差值是否在设定范围内，是则保存校准结果和校准值，结束校准，否则判断二分法计算次数是否达到最大值，是则保存校准结果和校准值，结束校准，否则进行二分法计算得到中间校准值，依据中间校准值确定下一校准值；
重复上一步骤至结束校准；
通过在SOC芯片内部内置了一个EST自动校准电路，即可在SOC芯片内部完成电压和频率的二分法校准，与最好的现有技术相比，测量过程在SOC芯片内部完成，有如下的优点：减少ATE测试机台和芯片交互次数，减少外部ATE机台连线噪声干扰，提高测量精度，减少待测量的测量时间；
一种SOC芯片，其中，SOC芯片上设置有如上述的SOC芯片内建测试电路。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (6)
1.一种SOC芯片内建测试电路，其特征在于，包括命令解析模块、二分法算法模块以及电压和频率比较器模块；
所述命令解析模块，解析外部的校准测试命令、设置初始校准值和后续的校准值，以及读取校准结果和校准值；校准结果代表当前校准成功或者失败，当校准成功时校准值为二分法的正确校准结果；
所述电压和频率比较器模块，包括模拟电压比较器和频率计数器；
所述模拟电压比较器用于进行输入基准电压与所述命令解析模块设置的相应类型的校准值比对判断，以及控制所述二分法算法模块进行二分法校准计算；
所述频率计数器用于进行输入基准时钟与所述命令解析模块设置的相应类型的校准值比对判断，以及控制所述二分法算法模块进行二分法校准计算；
所述二分法算法模块，用于完成二分法校准算法的计算获得校准中间值；所述命令解析模块依据所述校准中间值设定后续的校准值。
2.根据权利要求1所述的SOC芯片内建测试电路，其特征在于，所述模拟电压比较器包括正端电压输入端口和负端电压输入端口；通过正端电压输入端口输入电压和负端电压输入端口输入电压的大小关系，输出高低电平来控制二分法算法模块进行二分法校准计算。
3.根据权利要求1所述的SOC芯片内建测试电路，其特征在于，所述频率计数器通过输入基准时钟频率量对待校准的时钟频率量进行计数，获得待校准的时钟频率量与基准时钟频率量的差值，通过差值控制二分法算法模块进行二分法校准计算。
4.根据权利要求1所述的SOC芯片内建测试电路，其特征在于，所述校准测试命令格式采用格式OPCODE+DUMMY+DATA；
其中，OPCODE代表发送的校准指令，DATA为最终读取的校准结果和校准值，DUMMY是校准需要等待的时间。
5.一种SOC芯片测试方法，应用于如权利要求1-4任一所述的SOC芯片内建测试电路，其特征在于，包括以下步骤：
接收外部输入的校准命令，接收外部输入基准值，基准值为基准电压或基准时钟；
对校准命令进行解析，设置与基准值相应类型的校准初值，开始校准；
判断校准初值与基准值之间差值是否在设定范围内，是则保存校准结果和校准初值，结束校准，否则判断二分法计算次数是否达到最大值，是则保存校准结果和校准初值，结束校准，否则进行二分法计算得到中间校准值，依据中间校准值确定下一校准值；
判断校准值与基准值之间差值是否在设定范围内，是则保存校准结果和校准值，结束校准，否则判断二分法计算次数是否达到最大值，是则保存校准结果和校准值，结束校准，否则进行二分法计算得到中间校准值，依据中间校准值确定下一校准值；
重复上一步骤至结束校准。
6.一种SOC芯片，其特征在于，所述SOC芯片上设置有如权利要求1-4任一所述的SOC芯片内建测试电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211495792.5A CN115542132A (zh) | 2022-11-28 | 2022-11-28 | Soc芯片内建测试电路、soc芯片及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211495792.5A CN115542132A (zh) | 2022-11-28 | 2022-11-28 | Soc芯片内建测试电路、soc芯片及测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115542132A true CN115542132A (zh) | 2022-12-30 |
Family
ID=84722654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211495792.5A Pending CN115542132A (zh) | 2022-11-28 | 2022-11-28 | Soc芯片内建测试电路、soc芯片及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115542132A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116598218A (zh) * | 2023-07-17 | 2023-08-15 | 深圳市思远半导体有限公司 | 芯片、测试机台、芯片参数的校准***、方法及相关设备 |
| CN116613084A (zh) * | 2023-07-17 | 2023-08-18 | 深圳市思远半导体有限公司 | 芯片、测试机台、芯片内部比较器的校准方法及相关设备 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070250282A1 (en) * | 2006-04-21 | 2007-10-25 | Holtek Semiconductor Inc. | Method for calibrating parameter of integrated circuit |
| CN103116124A (zh) * | 2011-11-17 | 2013-05-22 | 国民技术股份有限公司 | 一种可自校准内部晶振的芯片、校准***及校准方法 |
| CN104901690A (zh) * | 2015-06-10 | 2015-09-09 | 杭州晟元芯片技术有限公司 | 一种测试模式下自动校准环振的方法及装置 |
| CN105811982A (zh) * | 2016-03-14 | 2016-07-27 | 深圳市博巨兴实业发展有限公司 | 一种adc芯片参考电压测试校准方法 |
| CN107153158A (zh) * | 2016-03-04 | 2017-09-12 | 深圳市汇顶科技股份有限公司 | 一种芯片性能测试方法、装置及*** |
| CN111130546A (zh) * | 2019-12-31 | 2020-05-08 | 无锡矽杰微电子有限公司 | 基于硬件二分法的adc自动校准方法 |
| CN112015229A (zh) * | 2020-08-24 | 2020-12-01 | 合肥智芯半导体有限公司 | 一种可使用调试器实现芯片内部时钟校准的电路 |
| CN114676599A (zh) * | 2022-05-26 | 2022-06-28 | 绍兴圆方半导体有限公司 | 一种芯片参数修调方法、装置、电子设备和存储介质 |
-
2022
- 2022-11-28 CN CN202211495792.5A patent/CN115542132A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070250282A1 (en) * | 2006-04-21 | 2007-10-25 | Holtek Semiconductor Inc. | Method for calibrating parameter of integrated circuit |
| CN103116124A (zh) * | 2011-11-17 | 2013-05-22 | 国民技术股份有限公司 | 一种可自校准内部晶振的芯片、校准***及校准方法 |
| CN104901690A (zh) * | 2015-06-10 | 2015-09-09 | 杭州晟元芯片技术有限公司 | 一种测试模式下自动校准环振的方法及装置 |
| CN107153158A (zh) * | 2016-03-04 | 2017-09-12 | 深圳市汇顶科技股份有限公司 | 一种芯片性能测试方法、装置及*** |
| CN105811982A (zh) * | 2016-03-14 | 2016-07-27 | 深圳市博巨兴实业发展有限公司 | 一种adc芯片参考电压测试校准方法 |
| CN111130546A (zh) * | 2019-12-31 | 2020-05-08 | 无锡矽杰微电子有限公司 | 基于硬件二分法的adc自动校准方法 |
| CN112015229A (zh) * | 2020-08-24 | 2020-12-01 | 合肥智芯半导体有限公司 | 一种可使用调试器实现芯片内部时钟校准的电路 |
| CN114676599A (zh) * | 2022-05-26 | 2022-06-28 | 绍兴圆方半导体有限公司 | 一种芯片参数修调方法、装置、电子设备和存储介质 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116598218A (zh) * | 2023-07-17 | 2023-08-15 | 深圳市思远半导体有限公司 | 芯片、测试机台、芯片参数的校准***、方法及相关设备 |
| CN116613084A (zh) * | 2023-07-17 | 2023-08-18 | 深圳市思远半导体有限公司 | 芯片、测试机台、芯片内部比较器的校准方法及相关设备 |
| CN116613084B (zh) * | 2023-07-17 | 2024-02-23 | 深圳市思远半导体有限公司 | 芯片、测试机台、芯片内部比较器的校准方法及相关设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115542132A (zh) | Soc芯片内建测试电路、soc芯片及测试方法 | |
| CN101458971B (zh) | 一种嵌入式静态存储器的测试***及测试方法 | |
| US7852099B1 (en) | Frequency trimming for internal oscillator for test-time reduction | |
| US6456102B1 (en) | External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device | |
| CN1276872A (zh) | 具有改善精度的自动操作微波测试*** | |
| US5687180A (en) | Method and circuit for checking operation of input buffers of a semiconductor circuit | |
| CN103605095A (zh) | 一种使电子校准件适配所有矢量网络分析仪的方法 | |
| CN114994563A (zh) | 电源测试*** | |
| CN106952839A (zh) | 一种测试电路及芯片 | |
| CN111175645B (zh) | 一种测试电路及其构成的集成电路和测试设定方法 | |
| CN112305400B (zh) | 一种参数快速扫描测试装置和方法 | |
| CN116953495A (zh) | 一种组合电路延迟测试方法及其*** | |
| CN108335720B (zh) | 使用存储器测试机编写个性化数据的方法 | |
| KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
| CN115856750A (zh) | 一种soc测试***快速校准装置及方法 | |
| CN112782569A (zh) | 数字芯片管脚逻辑电平的阈值测试装置及测试方法 | |
| CN115469211A (zh) | 一种避免多信号相互干扰的芯片管脚测试方法 | |
| US6813740B1 (en) | Method for the testing of electronic components | |
| CN113534033A (zh) | 测试机台的校准方法及校准*** | |
| CN112462247A (zh) | 一种测量智能卡芯片eeprom擦写电压的方法和电路 | |
| CN117665686B (zh) | 基于ate设备的动态负载校准方法及***、设备、介质 | |
| CN212459794U (zh) | 一种具有通道测试功能的探针卡 | |
| CN111693754A (zh) | 通信模组pin脚电压检测装置、设备及方法 | |
| CN100592097C (zh) | 具有板上表征单元的ic | |
| CN113504457B (zh) | 提升检测精度的电路测试装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221230 |
|
| RJ01 | Rejection of invention patent application after publication |