CN109582076A - 基准电流源 - Google Patents

Abstract

本公开涉及一种基准电流源，该基准电流源包括：变温电阻模块，用于提供随温度变化的电阻，所述变温电阻模块的第一端电连接于第一电压；第一晶体管，所述第一晶体管的第一端电连接于第二电压，第二端电连接于所述第一电压，第三端电连接于所述变温电阻模块的第二端，其中，所述第一晶体管的第一端用于根据所述变温电阻模块的电阻输出基准电流。本公开所述的基准电流源，通过变温电阻模块产生随温度变化的电阻，第一晶体管再利用该随温度变化的电阻输出零温度系数的基准电流。通过本公开获得的基准电流源，输出的基准电流精度高，工作稳定。

Description

基准电流源

技术领域

本公开涉及集成电路技术领域，尤其涉及一种基准电流源。

背景技术

基准电流源是指在模拟集成电路中用来作为其它电路的电流基准的高精度、低温度系数的电流源。电流源作为模拟集成电路的关键电路单元，广泛应用于运算放大器、A/D转换器、D/A转换器中。

然而，现有技术中的基准电流源，常常因工作电压、温度等因素的影响而输出精度低的基准电流，从而直接影响到整个集成电路***的精度和稳定性。

因此，急需提出一种精度高、不受工作电压、温度等影响的稳定的基准电流源。

发明内容

有鉴于此，本公开提出了一种基准电流源，所述基准电流源包括：

变温电阻模块，用于提供随温度变化的电阻，所述变温电阻模块的第一端电连接于第一电压；

第一晶体管，所述第一晶体管的第一端电连接于第二电压，第二端电连接于所述第一电压，第三端电连接于所述变温电阻模块的第二端，

其中，所述第一晶体管的第一端用于根据所述变温电阻模块的电阻输出基准电流。

在一种可能的实现方式中，所述基准电流源还包括：

第二晶体管，所述第二晶体管的第一端电连接于所述第二电压，第二端电连接于第三端；

第三晶体管，所述第三晶体管的第一端及第二端电连接于所述第二晶体管的第二端及第三端，所述第三晶体管的第三端电连接于所述第一电压；

其中，所述变温电阻模块包括第四晶体管，所述第四晶体管的第一端电连接于所述第一晶体管的第三端，第二端电连接于所述第三晶体管的第一端及第二端，第三端电连接于所述第一电压，

其中，所述第二电压大于所述第一电压。

在一种可能的实现方式中，所述基准电流源还包括：

第五晶体管，所述第五晶体管的第一端电连接于所述第二电压，第二端电连接于第三端及所述第一晶体管的第一端；

其中，所述第五晶体管的第一端用于输出所述基准电流；

其中，所述第一晶体管的第一端通过所述第五晶体管电连接于所述第二电压。

在一种可能的实现方式中，所述第四晶体管的第二端接收所述第三晶体管的第一端输出的控制电压，所述控制电压使得所述第四晶体管工作于线性区，其中，在所述第四晶体管工作于线性区时，所述第四晶体管为随所述控制电压变化的等效电阻。

在一种可能的实现方式中，所述控制电压表示为：

其中，V_BIAS为控制电压，为所述第二晶体管的宽长比，为所述第三晶体管的宽长比，V_Tna1为所述第二晶体管的阈值电压，V_Tn1为所述第三晶体管的阈值电压，其中，所述控制电压的值随温度的变化而变化。

在一种可能的实现方式中，所述变温电阻模块的电阻的阻值表示为：

其中，R为所述电阻的阻值，μ为所述第四晶体管的迁移率，C_OXn2为所述第四晶体管的单位面积的栅极和沟道之间氧化层电容，为所述第四晶体管的宽长比，V_BIAS为所述控制电压，V_Tn2为所述第四晶体管的阈值电压。

在一种可能的实现方式中，所述第一晶体管、所述第二晶体管为耗尽型NMOS晶体管，所述第三晶体管、所述第四晶体管为增强型NMOS晶体管。

在一种可能的实现方式中，所述第一电压作为所述基准电流源的参考地，所述第二电压作为所述基准电流源的工作电压。

在一种可能的实现方式中，所述变温电阻模块包括：

第一电阻，所述第一电阻的第一端电连接于所述第一晶体管的第三端；

第二电阻，所述第二电阻的第一端电连接于所述第一电阻的第二端，第二端电连接于所述第一电压。

在一种可能的实现方式中，所述第一电阻为正温度系数电阻，所述第二电阻为负温度系数电阻。

本公开所述的基准电流源，通过变温电阻模块产生随温度变化的电阻，第一晶体管再利用该随温度变化的电阻输出零温度系数的基准电流。通过本公开获得的基准电流源，输出的基准电流精度高，工作稳定。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1示出了根据本公开一实施方式的基准电流源的示意图。

图2示出了根据本公开一实施方式的基准电流源的示意图。

图3示出了根据本公开一实施方式的基准电流源的示意图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

请参阅图1，图1示出了根据本公开一实施方式的基准电流源的示意图。

如果1所示，所述电流源包括：

变温电阻模块10，用于提供随温度变化的电阻，所述变温电阻模块10的第一端电连接于第一电压V₁；

第一晶体管Q₁，所述第一晶体管Q₁的第一端电连接于第二电压V₂，第二端电连接于所述第一电压V₁，第三端电连接于所述变温电阻模块10的第二端，其中，所述第一晶体管Q₁的第一端用于根据所述变温电阻模块10的电阻输出基准电流I_REF。

本公开所述的基准电流源，通过变温电阻模块产生随温度变化的电阻，第一晶体管再利用该随温度变化的电阻输出零温度系数的基准电流。通过本公开获得的基准电流源，输出的基准电流精度高，工作稳定。

请参阅图2，图2示出了根据本公开一实施方式的基准电流源的示意图。

如图2所示，所述电流源还包括：

第二晶体管Q₂，所述第二晶体管Q₂的第一端电连接于所述第二电压V₂，第二端电连接于第三端；

第三晶体管Q₃，所述第三晶体管Q₃的第一端及第二端电连接于所述第二晶体管Q₂的第二端及第三端，所述第三晶体管的第三端电连接于所述第一电压V₁。

在一种可能的实施方式中，所述变温电阻模块10可以包括第四晶体管Q₄，所述第四晶体管Q₄的第一端电连接于所述第一晶体管Q₁的第三端，第二端电连接于所述第三晶体管Q₃的第一端及第二端，第三端电连接于所述第一电压V₁，其中，第四晶体管Q₄的第三端可以作为变温电阻模块10的第一端，第四晶体管Q₄的第一端可以作为变温电阻模块10的第二端，变温电阻模块10还可以包括第三端，例如可以是第四晶体管Q₄的第二端。

在一种可能的实施方式中，所述第二电压V₂大于所述第一电压V₁，其中，所述第一电压V₁作为所述基准电流源的参考地V_SS，所述第二电压V₂可以作为所述基准电流源的工作电压(例如V_DD)。应该说明的是，第一电压V₁及第二电压V₂的电压值可以根据实际情况设定，本公开不做限定。

在一种可能的实施方式中，如图2所示，所述基准电流源还可包括：

第五晶体管Q₅，所述第五晶体管Q₅的第一端电连接于所述第二电压V₂，第二端电连接于第三端及所述第一晶体管Q₁的第一端；

其中，所述第五晶体管Q₅的第一端用于输出所述基准电流I_REF；

其中，所述第一晶体管Q₁的第一端通过所述第五晶体管Q₅电连接于所述第二电压V₂。

在一种可能的实施方式中，所述第一晶体管Q₁、所述第二晶体管Q₂为耗尽型NMOS晶体管，所述第三晶体管、所述第四晶体管为增强型NMOS晶体管，第五晶体管Q₅为增强型PMOS晶体管。

其中，MOS管是金属(metal)—氧化物(oxide)—半导体(semiconductor)场效应晶体管，或者是金属—绝缘体(insulator)—半导体场效应晶体管。MOS管的源极和漏极是可以对调的，在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。其中，NMOS管(N-Metal-Oxide-Semiconductor)主要靠电子导电，PMOS管(P-Metal-Oxide-Semiconductor)主要靠空穴导电。

其中，耗尽型晶体管在制造过程中可以改变掺杂到通道的杂质浓度，使得这种MOSFET的栅极就算没有加电压，通道仍然存在。如果想要关闭通道，则必须在栅极施加负电压。

在一种可能的实施方式中，所述第一晶体管Q₁的第一端、第二端及第三端分别为所述第一晶体管Q₁的漏极、栅极及源极。

在一种可能的实施方式中，所述第二晶体管Q₂的第一端、第二端及第三端分别为所述第二晶体管Q₂的漏极、栅极及源极。

在一种可能的实施方式中，所述第三晶体管Q₃的第一端、第二端及第三端分别为所述第三晶体管Q₃的漏极、栅极和源极。

在一种可能的实施方式中，所述第四晶体管Q₄的第一端、第二端及第三端分别为所述第四晶体管Q₄的漏极、栅极和源极。

在一种可能的实施方式中，所述第五晶体管Q₅的第一端、第二端及第三端分别为所述第五晶体Q₅管的源极、栅极和漏极。

在一种可能的实施方式中，第二晶体管Q₂及第三晶体管Q₃可以用于控制第四晶体管Q₄的工作状态。

在本实施方式中，所述第四晶体管Q₄的第二端接收所述第三晶体管Q₃的第一端输出的控制电压V_BIAS，所述控制电压V_BIAS使得所述第四晶体管Q₄工作于线性区，其中，在所述第四晶体管Q₄工作于线性区时，所述第四晶体Q₄管为随所述控制电压V_BIAS变化的等效电阻。

在一种可能的实施方式中，可以通过如下方式获得所述控制电压V_BIAS：

首先，由于流过第二晶体管Q₂及第三晶体管Q₃的电流I₁相等，可以得到电流I₁如下：

其中，μ_na1为第二晶体管Q₂的迁移率，C_OXna1为第二晶体管Q₂的单位面积的栅极和沟道之间氧化层电容，为所述第二晶体管的宽长比，V_GSna1为第二晶体管Q₂栅极与源极之间的电压，V_Tna1为第二晶体管Q₂的阈值电压，μ_n1为第三晶体管Q₃的迁移率，C_OXn1为第三晶体管Q₃的单位面积的栅极和沟道之间氧化层电容，为所述第三晶体管的宽长比，V_GSn1为第三晶体管Q₃的栅极与源极之间的电压，V_Tn1为第三晶体管Q₃的阈值电压，其中，晶体管中源极与漏极方向的栅的尺寸称为长度L，与之垂直方向的栅的尺寸称为宽度W。

其次，由于V_GSna1＝0，V_GS＝V_BIAS，且第二晶体管Q₂的阈值电压V_Tna1是负数，根据电流I₁的公式可以得到所述控制电压V_BIAS为：

其中，阈值电压V_Tn1是负的温度系数，|V_Tna1|是阈值电压V_Tna1的绝对值。

可见，通过改变第二晶体管Q₂及第三晶体管Q₃的宽长比即可得到随温度变化的控制电压。

应该明白的是，第二晶体管Q₂及第三晶体管Q₃的宽长比可以根据实际需要选定，本公开不做限定。

应该明白的是，在本实施方式中，第二晶体管Q₂及第三晶体管Q₃可以作为控制电压V_BIAS的产生电路设置于变温电阻模块10之外，在其他实施方式中，第二晶体管Q₂及第三晶体管Q₃也可以设置于变温电阻模块10中，本公开不做限制。

在第四晶体管Q₄稳定工作时，第四晶体管Q₄工作于线性区，当第四晶体管Q₄工作于线性区时，第四晶体管Q₄可以视为一个等效的电阻，也即，所述变温电阻模块10提供的随温度变化的电阻。

在一种可能的实施方式中，所述变温电阻模块10的电阻的阻值表示为：

其中，R为所述电阻的阻值，μ_n2为所述第四晶体管Q₄的迁移率，C_OXn2为所述第四晶体管Q₄的单位面积的栅极和沟道之间氧化层电容，为所述第四晶体管Q₄的宽长比，V_BIAS为所述控制电压，V_Tn2为所述第四晶体管Q₄的阈值电压。

在上述公式中，由于第四晶体管Q₄的迁移率μ_n2及阈值电压V_Tn2随温度变化的趋势是固定的，所以，通过控制电压V_BIAS，可以得到受控制电压V_BIAS控制的随温度变化可调的电阻。

在一种可能的实施方式中，基准电流源输出的基准电流I_REF为零温度系数的基准电流，所述基准电流为：

其中，I_REF为所述基准电流的值，μ_na2为所述第一晶体管Q₁的迁移率，C_OXna2为所述第一晶体管Q₁的单位面积的栅极和沟道之间氧化层电容，V_Tna2为所述第一晶体管Q₁的阈值电压。

在上述公式中，由于第一晶体管Q₁的迁移率μ_na2及阈值电压V_Tna2随温度变化的趋势是固定，所以，通过控制电阻R随温度变化的趋势，可以对迁移率μ_na2及阈值电压V_Tna2的变化进行补偿，从而可以获得零温度系数的基准电流。同时，从基准电流I_REF的公式可以知道，基准电流I_REF与第一电压V₁和/或第二电压V₂无关，不会随第一电压V₁和/或第二电压V₂的变化而变化，因此，该基准电流IREF具有稳定的特性。

根据以上推导可知，通过选择宽长比合适的第二晶体管Q₂及第三晶体管Q₃可以得到随温度变化的控制电压V_BIAS，选择宽长比合适的第四晶体管Q₄，根据该控制电压V_BIAS可以得到随温度变化可调的电阻R，选择宽长比合适的第一晶体管Q₁，根据该电阻R可以得到零温度系数的基准电流V_REF。通过以上方式获得的基准电流精度高、不受工作电压、温度的影响，较为稳定。

请参阅图3，图3示出了根据本公开一实施方式的基准电流源的示意图。

如图3所示，所述变温电阻模块10还可以包括：

第一电阻101，所述第一电阻101的第一端电连接于所述第一晶体管Q₁的第三端；

第二电阻102，所述第二电阻102的第一端电连接于所述第一电阻的第二端，第二端电连接于所述第一电压V₁。

在一种可能的实施方式中，所述第一电阻101为正温度系数电阻，所述第二电阻102为负温度系数电阻。

在本实施方式中，第一电阻101的第一端可以作为变温电阻模块10的第二端，第二电阻102的第二端可以作为变温电阻模块10的第一端。

通过具有正温度系数的第一电阻101及具有负温度实数的第二电阻102可以获得一个随温度变化的等效电阻，也即变温电阻模块10提供的随温度变化的电阻(第一电阻101及第二电阻102的串联)，该电阻可以用于补偿第一晶体管Q₁的迁移率及温度系数随温度的变化，第一晶体管Q₁根据该等效电阻R可以得到基准电流I_REF：

其中，R为随温度变化的电阻，V_GSna2为第一晶体管Q₁栅极与源极之间的电压，从基准电流I_REF的公式可以看出，通过选择合适宽长比的第一晶体管Q₁，就可以得到零温度系数的基准电流I_REF。

应该明白的是，在本实施方式中，变温电阻模块10的电阻为通过第一电阻101及第二电阻102的串联形成，在其他实施方式中，变温电阻模块10可以包括数目不同的电阻网络，该电阻网络可以是串联网络、并联网络或者他们的结合，以及其他形式，只要改电阻网络可以实现随温度变化的等效电阻即可，本公开不做限定。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种基准电流源，其特征在于，所述基准电流源包括：

变温电阻模块，用于提供随温度变化的电阻，所述变温电阻模块的第一端电连接于第一电压；

第一晶体管，所述第一晶体管的第一端电连接于第二电压，第二端电连接于所述第一电压，第三端电连接于所述变温电阻模块的第二端，

其中，所述第一晶体管的第一端用于根据所述变温电阻模块的电阻输出基准电流。

2.根据权利要求1所述的基准电流源，其特征在于，所述基准电流源还包括：

第二晶体管，所述第二晶体管的第一端电连接于所述第二电压，第二端电连接于第三端；

第三晶体管，所述第三晶体管的第一端及第二端电连接于所述第二晶体管的第二端及第三端，所述第三晶体管的第三端电连接于所述第一电压；

其中，所述变温电阻模块包括第四晶体管，所述第四晶体管的第一端电连接于所述第一晶体管的第三端，第二端电连接于所述第三晶体管的第一端及第二端，第三端电连接于所述第一电压，

其中，所述第二电压大于所述第一电压。

3.根据权利要求2所述的基准电流源，其特征在于，所述基准电流源还包括：

第五晶体管，所述第五晶体管的第一端电连接于所述第二电压，第二端电连接于第三端及所述第一晶体管的第一端；

其中，所述第五晶体管的第一端用于输出所述基准电流；

其中，所述第一晶体管的第一端通过所述第五晶体管电连接于所述第二电压。

4.根据权利要求2所述的基准电流源，其特征在于，所述第四晶体管的第二端接收所述第三晶体管的第一端输出的控制电压，所述控制电压使得所述第四晶体管工作于线性区，其中，在所述第四晶体管工作于线性区时，所述第四晶体管为随所述控制电压变化的等效电阻。

5.根据权利要求4所述的基准电流源，其特征在于，所述控制电压表示为：

其中，V_BIAS为控制电压，为所述第二晶体管的宽长比，为所述第三晶体管的宽长比，V_Tna1为所述第二晶体管的阈值电压，V_Tn1为所述第三晶体管的阈值电压，其中，所述控制电压的值随温度的变化而变化。

6.根据权利要求4所述的基准电流源，其特征在于，所述变温电阻模块的电阻的阻值表示为：

其中，R为所述电阻的阻值，μ为所述第四晶体管的迁移率，C_OXn2为所述第四晶体管的单位面积的栅极和沟道之间氧化层电容，为所述第四晶体管的宽长比，V_BIAS为所述控制电压，V_Tn2为所述第四晶体管的阈值电压。

7.根据权利要求2所述的基准电流源，其特征在于，所述第一晶体管、所述第二晶体管为耗尽型NMOS晶体管，所述第三晶体管、所述第四晶体管为增强型NMOS晶体管。

8.根据权利要求1所述的基准电流源，其特征在于，所述第一电压作为所述基准电流源的参考地，所述第二电压作为所述基准电流源的工作电压。

9.根据权利要求1所述的基准电流源，其特征在于，所述变温电阻模块包括：

第一电阻，所述第一电阻的第一端电连接于所述第一晶体管的第三端；

第二电阻，所述第二电阻的第一端电连接于所述第一电阻的第二端，第二端电连接于所述第一电压。

10.根据权利要求9所述的基准电流源，其特征在于，所述第一电阻为正温度系数电阻，所述第二电阻为负温度系数电阻。