CN109545845A - 一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备方法 - Google Patents

一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN109545845A
CN109545845A CN201811270531.7A CN201811270531A CN109545845A CN 109545845 A CN109545845 A CN 109545845A CN 201811270531 A CN201811270531 A CN 201811270531A CN 109545845 A CN109545845 A CN 109545845A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
active layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811270531.7A
Other languages
English (en)
Inventor
肖鹏
黄俊华
刘佰全
罗东向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan University
Original Assignee
Foshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan University filed Critical Foshan University
Priority to CN201811270531.7A priority Critical patent/CN109545845A/zh
Publication of CN109545845A publication Critical patent/CN109545845A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管的氧化物半导体材料、薄膜晶体管,通过氧空位掺杂原理,在In2O3材料基础上巧妙地掺杂VB族元素中的铌,形成Nb‑In‑O材料,具有熔点高、Hall迁移率高及稳定性好等优点,同时利用该氧化物半导体材料制得的薄膜晶体管性能更稳定、Hall迁移率(>30cm2V‑1s‑1)且同时能满足超高分辨率显示驱动需求等优点。此外,Nb元素的电负性较高,Nb‑O键结合能大,可有效地抑制氧空位的产生,有利于抑制载流子浓度,使得有源层中的导电沟道有被栅极有效调控,而且稳定性好。同时,本发明制备工艺简单,成本低,相较镓元素而言,掺杂的铌元素更为常见,加之Nb的电负性大,只需掺杂少量Nb2O3就能够有效抑制载流子浓度,从而大大降低制备成本。

Description

一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备 方法
技术领域
本发明属于半导体技术领域,具体涉及一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备方法。
背景技术
新型AMOLED显示技术由于具有高画质、低功耗、轻薄、可柔性化等优点成为当前该领域的新宠。随着技术的进步和人们生活水平的不断提高,平板显示正朝着超高分辨率(8K×4K)方向发展,因此,对作为背板的薄膜晶体管技术提出了更高的要求。薄膜晶体管背板技术作为平板显示的核心技术,传统地,只需要器件Hall迁移率在 10cm2V-1s-1左右,即可满足OLED像素的发光驱动需求。然而,随着超高分辨率显示技术的发展,需要薄膜晶体管的器件Hall迁移率达到30cm2V-1s-1及以上才能满足驱动需求;而当前主流的商用化的基于InGaZnO(IGZO)材料体系的薄膜晶体管Hall迁移率约10cm2V-1s-1左右,并不能满足驱动超高分辨率显示的要求。
发明内容
为了缓解现有技术的不足,本发明提供了一种熔点高、稳定性好、 Hall迁移率高的氧化物半导体材料,通过氧空位掺杂原理,在In2O3材料基础上掺杂VB族元素中的铌,形成Nb-In-O材料;同时本发明还利用Nb-In-O材料作为有源层的材料进一步开发了一种制备温度低、高稳定性和高Hall迁移率(>30cm2V-1s-1)且同时能满足超高分辨率显示驱动需求的薄膜晶体管。
为了克服上述技术问题,本发明采用的技术方案如下:
一种薄膜晶体管的氧化物半导体材料,其是用于薄膜晶体管中的氧化物半导体材料,所述氧化物半导体材料为Nb-In-O材料,包括IIIA 族元素中的In和VB副族元素中的Nb,通过氧空位掺杂原理,在In2O3材料基础上掺杂VB族元素铌(Nb),形成Nb-In-O材料,即氧化铟铌。
一种薄膜晶体管,包括栅极、有源层、绝缘层、源极和漏极,所述源极和所述漏极分别电性连接在所述有源层的两端,所述有源层上采用上述氧化物半导体材料制作的Nb-In-O薄膜。
作为上述方案的进一步改进,所述薄膜晶体管还包括钝化层和刻蚀阻挡层。
作为上述方案的进一步改进,所述Nb-In-O薄膜的厚度为5-150 nm。
作为上述方案的进一步改进,所述Nb-In-O薄膜中的原子比例 Nb/In=0.1~0.99。
作为上述方案的进一步改进,所述Nb-In-O薄膜中的原子比例 Nb/In=0.2~0.8,进一步优选为Nb/In=0.3~0.6。Nb-In-O薄膜的Hall 迁移率可以通过Nb/In原子比值和薄膜沉积过程中的Ar/O2流量比值进行调节,且Hall迁移率随着Ar/O2流量比值的增加而增加。
作为上述方案的进一步改进,所述Nb-In-O薄膜通过物理气相沉积法或溶液法制得,其中,所述物理气相沉积法包括磁控溅射、原子层沉积和脉冲激光沉积法,所述溶液法包括溶胶-凝胶法和喷墨打印法。
一种如上所述的薄膜晶体管的制备方法,包括如下步骤:
(1)制备栅极:在玻璃基板上通过溅射的方法制造一层厚度为 300nm的Al-Nd薄膜,再通过光刻的方法进行图形化,得到栅极;
(2)制备绝缘层:将上述经步骤(1)所得的玻璃基板置于电解液中作为阳极,金属Pt作为阴极,进行阳极氧化制备Nd:Al2O3绝缘层,厚度为200nm;
(3)制备有源层:采用如上所述的物理气相沉积法或溶液法进行制备;
(4)制备源极和漏极:在有源层上方采用溅射的方法制造一层氧化铟锡薄膜,再采用剥离的方法图形化,同时得到源极和漏极,制得薄膜晶体管。
作为上述方案的进一步改进,所述步骤(3)通过磁控溅射的方法制备:将Nb2O5和In2O3按比例共混加压烧结制成靶材,得到 Nb-In-O靶材,将Nb-In-O靶材装在溅射腔内靶位上并通过磁控溅射沉积Nb-In-O薄膜,再利用摭挡掩模的方法进行图形化,即制得有源层。
作为上述方案的进一步改进,所述Nb2O5和In2O3的质量百分比介于2%:98%至15%:85%之间。
进一步,有源层采用的材料还可采用物理气相沉积法中的直接溅射或共溅射,或溶液法中的溶液旋涂的方法进行制备,通过光刻或者掩模方法进行图形化。
具体地,直接溅射的方法为将铌(Nb)和铟(In)两种材料按照比例制备在同一个靶材上进行溅射。
共溅射的方法为将Nb和In两种元素对应的氧化物Nb2O5和 In2O3单独制备成靶材安装在相应的靶位进行溅射,通过调整各靶位对应的功率来调节Nb/In原子比。
旋涂法是将Nb和In对应的前驱体Nb2O5·nH2O和InCl3混合配成相应的溶液,然后通过旋涂的方法成膜,经过高温退火,形成 Nb-In-O薄膜。
本发明的有益效果如下:本发明提供了一种薄膜晶体管的氧化物半导体材料和利用该氧化物半导体材料制得的薄膜晶体管,通过氧空位掺杂原理,在In2O3材料基础上巧妙地掺杂VB族元素中的铌,形成的Nb-In-O材料,具有熔点高、Hall迁移率高及稳定性好等优点,同时利用该氧化物半导体材料制得的薄膜晶体管器件的性能更稳定、 Hall迁移率(>30cm2V-1s-1)且同时能满足超高分辨率显示驱动需求等优点,其中,In3+离子半径为而掺杂的Nb3+离子半径为 由于In3+和Nb3+离子半径接近,在掺杂Nb2O3时,晶格很难发生畸变,可以有效减少晶格缺陷的产生。此外,Nb元素的电负性较高,为1.6,因此Nb-O键的结合能大,可以有效地抑制氧空位的产生,有利于抑制载流子浓度,使得有源层中的导电沟道有被栅极有效调控,而且稳定性好。同时,本发明制备工艺简单,制备成本低,相较镓(Ga)元素而言,掺杂的铌(Nb)元素更为常见,再加上Nb的电负性大,因此只需掺杂少量Nb2O3就能够有效抑制载流子浓度,进而大大降低了制备成本。
附图说明:
图1是本发明中Nb-In-O材料作为有源层的底栅顶接触结构薄膜晶体管的截面结构示意图;
图2是本发明中Nb-In-O材料作为有源层的底栅底接触结构薄膜晶体管的截面结构示意图;
图3是本发明中Nb-In-O材料作为有源层的顶栅底接触结构薄膜晶体管的截面结构示意图;
图4是本发明中Nb-In-O材料作为有源层的顶栅顶接触结构薄膜晶体管的截面结构示意图;
图5是本发明实施例1中的薄膜晶体管器件1的转移特性曲线图;
图6是本发明实施例2中的薄膜晶体管器件2的转移特性曲线图;
附图标记:1、基板;2、栅极3、绝缘层;4、有源层;5、源极; 6、漏极。
具体实施方式
下面结合实施例对本发明进行具体描述,以便于所属技术领域的人员对本发明的理解。有必要在此特别指出的是,实施例只是用于对本发明做进一步说明,不能理解为对本发明保护范围的限制,所属领域技术熟练人员,根据上述发明内容对本发明所作出的非本质性的改进和调整,应仍属于本发明的保护范围。同时,下述所提及的原料未详细说明的,均为市售产品;未详细提及的工艺步骤或制备方法为均为本领域技术人员所知晓的工艺步骤或制备方法。
图1至图4是以Nb-In-O材料作为有源层的四种薄膜晶体管 (TFT)的截面结构示意图。其中,图1为底栅顶接触结构,图2为底栅底接触结构,图3为顶栅底接触结构,图4为顶栅顶接触结构。
如图1,底栅顶接触结构,所述基板1设在底栅顶接触结构的底部,所述基板1的上方设有栅极2和绝缘层3,且所述绝缘层3覆盖栅极2,所述绝缘层3上设有有源层4,所述有源层4的上方设有分别与有源层4的两端相连的源极5和漏极6。
如图2,底栅底接触结构,所述底栅底接触结构的底部为基板1,所述基板1的上方设有栅极2和绝缘层3,且所述绝缘层3覆盖栅极 2,所述绝缘层3上设有有源层4,所述绝缘层3的上方还分别设有与绝缘层3两端相连的源极5和漏极6,且有源层4覆盖源极5和漏极6。
如图3,顶栅底接触结构,所述顶栅底接触结构的底部为基板1,所述基板1的上方设有有源层4,所述基板1的上方还设有与基板1 两端相连的源极5和漏极6,且有源层4覆盖源极5和漏极6,所述有源层4的上方设有绝缘层3,绝缘层3上方设有栅极2。
如图4,顶栅顶接触结构,所述顶栅顶接触结构的底部为基板1,所述基板1的上方设有有源层4,所述有源层4的上方设有绝缘层3,所述有源层4的上方还分别设有与有源层4的两端相连的源极5和漏极6,且绝缘层3覆盖源极5和漏极6,所述绝缘层3的上方设有栅极2。
实施例1
本实施例为采用底栅顶接触薄膜晶体管结构,如图1所示。
一种如上所述的薄膜晶体管的制备方法,包括如下步骤:
(1)制备栅极2:在玻璃材质的基板1上通过溅射的方法制造一层厚度为300nm的Al-Nd薄膜,再通过光刻的方法进行图形化,得到栅极2;
(2)制备绝缘层3:将上述经步骤(1)所得的基板1置于电解液中作为阳极,金属Pt作为阴极,进行阳极氧化制备Nd:Al2O3绝缘层3,厚度为200nm;
(3)制备有源层4:通过磁控溅射的方法制备有源层4,将Nb2O5和In2O3按一定比例共混加压烧结制成靶材,得到Nb-In-O靶材,其中,二者的质量百分比为Nb2O5:In2O3=5%:95%,将Nb-In-O靶材装在溅射腔内靶位上并通过磁控溅射沉积Nb-In-O薄膜,再利用摭挡掩模的方法进行图形化,即制得有源层4;
(4)制备源极5和漏极6:在有源层上方采用溅射的方法制造一层氧化铟锡薄膜,再采用剥离的方法图形化,同时得到源极5和漏极6,制得薄膜晶体管器件1。
其中,Nb-In-O薄膜在沉积过程的工作压力为0.5Pa,Nb-In-O薄膜在沉积过程还需使用到氩气和氧气,其中,工作气体Ar:O2=5%: 98%(流量比)。
实施例2
本实施例为采用底栅顶接触薄膜晶体管结构,如图1所示。
一种如上所述的薄膜晶体管的制备方法,包括如下步骤:
(1)制备栅极2:在玻璃材质的基板1上通过溅射的方法制造一层厚度为300nm的Al-Nd薄膜,再通过光刻的方法进行图形化,得到栅极2;
(2)制备绝缘层3:将上述经步骤(1)所得的基板1置于电解液中作为阳极,金属Pt作为阴极,进行阳极氧化制备Nd:Al2O3绝缘层3,厚度为200nm;
(3)制备有源层4:通过磁控溅射的方法制备有源层4,将Nb2O5和In2O3按一定比例共混加压烧结制成靶材,得到Nb-In-O靶材,其中,二者的质量百分比为Nb2O5:In2O3=10%:95%,将Nb-In-O靶材装在溅射腔内靶位上并通过磁控溅射沉积Nb-In-O薄膜,再利用摭挡掩模的方法进行图形化,即制得有源层4;
(4)制备源极5和漏极6:在有源层上方采用溅射的方法制造一层氧化铟锡薄膜,再采用剥离的方法图形化,同时得到源极5和漏极6,制得薄膜晶体管器件2。
其中,Nb-In-O薄膜在沉积过程的工作压力为0.5Pa,工作气体 Ar:O2=5%:98%(流量比)。
实施例3
对所制得的薄膜晶体管器件1和2在空气中进行性能测试。图5 是实施例1中制备的薄膜晶体管测得的转移特性曲线,图6是实施例 2中制备的薄膜晶体管测得的转移特性曲线,均为漏极电流与栅极电压之间的关系。图5和图6曲线的测试条件为:源极电压(VS)为0V,漏极电压(VD)恒定为20V,栅极电压(VG)从-20V到20V 扫描,测试漏极电流(ID)。
从图5可以看出,实施例1中的Nb-In-O材料作为有源层的薄膜晶体管有优异的电学性能。其Hall迁移率达36.3cm2V-1s-1,开启电压–5.1V,电流开关比为2.17×107,满足超高分辨率显示的驱动需求。
从图6可以看出,实施例2中的Nb-In-O材料作为有源层的薄膜晶体管有优异的电学性能。其Hall迁移率达32.1cm2V-1s-1,开启电压约0V,电流开关比为7.67×106,满足超高分辨率显示的驱动需求。
对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下还可以做出若干简单推演或替换,而不必经过创造性的劳动。因此,本领域技术人员根据本发明的揭示,对本发明做出的简单改进都应该在本发明的保护范围之内。上述实施例为本发明的优选实施例,凡与本发明类似的工艺及所作的等效变化,均应属于本发明的保护范畴。

Claims (10)

1.一种薄膜晶体管的氧化物半导体材料,其是用于薄膜晶体管中的氧化物半导体材料,其特征在于,所述氧化物半导体材料为Nb-In-O材料,包括IIIA族元素中的In和VB副族元素中的Nb。
2.一种薄膜晶体管,包括栅极、有源层、绝缘层、源极和漏极,所述源极和所述漏极分别电性连接在所述有源层的两端,其特征在于,所述有源层为利用权利要求1所述氧化物半导体材料制作的Nb-In-O薄膜。
3.根据权利要求2所述的薄膜晶体管,其特征在于,所述薄膜晶体管还包括钝化层和刻蚀阻挡层。
4.根据权利要求2所述的薄膜晶体管,其特征在于,所述Nb-In-O薄膜的厚度为5-150nm。
5.根据权利要求2所述的薄膜晶体管,其特征在于,所述Nb-In-O薄膜中的原子比例Nb/In=0.1~0.99。
6.根据权利要求2所述的薄膜晶体管,其特征在于,所述Nb-In-O薄膜中的原子比例Nb/In=0.2~0.8。
7.根据权利要求2所述的薄膜晶体管,其特征在于,所述Nb-In-O薄膜通过物理气相沉积法或溶液法制得,其中,所述物理气相沉积法包括磁控溅射、原子层沉积和脉冲激光沉积法,所述溶液法包括溶胶-凝胶法和喷墨打印法。
8.一种薄膜晶体管的制备方法,其特征在于,可用于制备如权利要求2-7任一项所述薄膜晶体管,所述制备方法包括如下步骤:
(1)制备栅极:在玻璃基板上通过溅射的方法制造一层厚度为300nm的Al-Nd薄膜,再通过光刻的方法进行图形化,得到栅极;
(2)制备绝缘层:将上述经步骤(1)所得的玻璃基板置于电解液中作为阳极,金属Pt作为阴极,进行阳极氧化制备Nd:Al2O3绝缘层,厚度为200nm;
(3)制备有源层:采用权利要求7所述的物理气相沉积法或溶液法进行制备;
(4)制备源极和漏极:在有源层上方采用溅射的方法制造一层氧化铟锡薄膜,再采用剥离的方法图形化,同时得到源极和漏极,制得薄膜晶体管。
9.根据权利要求8所述的制备方法,其特征在于,所述步骤(3)通过磁控溅射的方法制备:将Nb2O5和In2O3按比例共混加压烧结制成靶材,得到Nb-In-O靶材,将Nb-In-O靶材装在溅射腔内靶位上并通过磁控溅射沉积Nb-In-O薄膜,再利用摭挡掩模的方法进行图形化,即制得有源层。
10.根据权利要求9所述的制备方法,其特征在于,所述Nb2O5和In2O3的质量百分比介于2%:98%至15%:85%之间。
CN201811270531.7A 2018-10-29 2018-10-29 一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备方法 Pending CN109545845A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811270531.7A CN109545845A (zh) 2018-10-29 2018-10-29 一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811270531.7A CN109545845A (zh) 2018-10-29 2018-10-29 一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN109545845A true CN109545845A (zh) 2019-03-29

Family

ID=65845375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811270531.7A Pending CN109545845A (zh) 2018-10-29 2018-10-29 一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN109545845A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713196A (zh) * 2020-12-11 2021-04-27 广州国显科技有限公司 一种薄膜晶体管及其制备方法和阵列基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759400A (zh) * 2011-04-25 2012-10-31 三星电子株式会社 光感测装置和驱动光感测装置的方法
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法
CN102904560A (zh) * 2011-07-25 2013-01-30 三星电子株式会社 光感测电路、装置及方法、图像获取装置及光触摸屏装置
CN103247693A (zh) * 2012-02-13 2013-08-14 三星电子株式会社 薄膜晶体管以及使用其的显示面板
CN103779427A (zh) * 2014-02-26 2014-05-07 华南理工大学 一种氧化物薄膜晶体管及其制备方法
US20170092773A1 (en) * 2014-03-06 2017-03-30 Samsung Display Co., Ltd. Oxide sputtering target, and thin film transistor using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759400A (zh) * 2011-04-25 2012-10-31 三星电子株式会社 光感测装置和驱动光感测装置的方法
CN102904560A (zh) * 2011-07-25 2013-01-30 三星电子株式会社 光感测电路、装置及方法、图像获取装置及光触摸屏装置
CN103247693A (zh) * 2012-02-13 2013-08-14 三星电子株式会社 薄膜晶体管以及使用其的显示面板
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法
CN103779427A (zh) * 2014-02-26 2014-05-07 华南理工大学 一种氧化物薄膜晶体管及其制备方法
US20170092773A1 (en) * 2014-03-06 2017-03-30 Samsung Display Co., Ltd. Oxide sputtering target, and thin film transistor using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
肖鹏: "氧化物薄膜晶体管及其有源材料的研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713196A (zh) * 2020-12-11 2021-04-27 广州国显科技有限公司 一种薄膜晶体管及其制备方法和阵列基板

Similar Documents

Publication Publication Date Title
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN101872787A (zh) 金属氧化物薄膜晶体管及其制备方法
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN104218096B (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN102403363A (zh) 双层氧化物薄膜晶体管及其制备方法
CN105489656A (zh) 一种p型氧化物半导体薄膜晶体管及其制备方法
CN108735821A (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN106410045A (zh) 基于CH3NH3PbI3材料的P型HHMT晶体管及其制备方法
CN109545845A (zh) 一种薄膜晶体管的氧化物半导体材料、薄膜晶体管及其制备方法
CN102623510A (zh) 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN106449993A (zh) 采用钙钛矿作为光吸收层的n型hemt器件及其制备方法
CN208062057U (zh) 一种鳍式沟道的氧化镓基垂直场效应晶体管
CN104900707A (zh) 双有源层结构氧化锌基薄膜晶体管及其制备方法
CN109887991A (zh) 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法
Yang et al. Preparation and electrical properties of Ni-doped InZnO thin film transistors
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法
CN102779855B (zh) 双肖特基结氧化锌半导体薄膜晶体管及制作方法
CN102522337B (zh) 一种顶栅氧化锌薄膜晶体管的制备方法
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN109285893A (zh) 一种同质结薄膜晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329