CN102522337B - 一种顶栅氧化锌薄膜晶体管的制备方法 - Google Patents

一种顶栅氧化锌薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN102522337B
CN102522337B CN201110423372.1A CN201110423372A CN102522337B CN 102522337 B CN102522337 B CN 102522337B CN 201110423372 A CN201110423372 A CN 201110423372A CN 102522337 B CN102522337 B CN 102522337B
Authority
CN
China
Prior art keywords
layer
growth
zinc oxide
gate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110423372.1A
Other languages
English (en)
Other versions
CN102522337A (zh
Inventor
韩德栋
蔡剑
王薇
王亮亮
王漪
张盛东
任奕成
刘晓彦
康晋锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201110423372.1A priority Critical patent/CN102522337B/zh
Publication of CN102522337A publication Critical patent/CN102522337A/zh
Application granted granted Critical
Publication of CN102522337B publication Critical patent/CN102522337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种顶栅氧化锌薄膜晶体管的制备方法,属于半导体行业、平板显示领域。本发明在顶栅氧化锌薄膜晶体管的制备过程中,将沟道区、栅介质层和栅电极层一起剥离,工艺步骤简单,且沟道层、栅绝缘介质层和栅电极层这三层是在真空条件下连续生长的,节约制造成本,且减小了空气、灰尘等外界杂质对各层薄膜的污染,有效提高氧化锌薄膜晶体管器件的性能。

Description

一种顶栅氧化锌薄膜晶体管的制备方法
技术领域
本发明属于属于半导体行业、平板显示领域,具体涉及一种顶栅氧化锌薄膜晶体管的制备方法。
背景技术
近年来,适用于平板显示行业的薄膜晶体管技术在快速发展。薄膜晶体管是场效应晶体管的种类之一,主要的制作方式是在基板上沉积各种不同的薄膜,如半导体沟道层、栅绝缘介质层和导电的金属或者化合物电极层。薄膜晶体管是在衬底上沉积一层半导体薄膜当做导电沟道层。目前使用的薄膜晶体管大部份是氢化非晶硅(a-Si:H)薄膜晶体管,多晶硅薄膜晶体管技术也在不断完善之中。非晶硅薄膜晶体管的性能比较稳定,但是迁移率低。多晶硅薄膜晶体管的迁移率有很大提高,但是多晶硅薄膜晶体管的制备温度高,大面积制备的均匀性差。此外,非晶硅薄膜晶体管和多晶硅薄膜晶体管都对光敏感,光照条件下器件性能发生很大变化,因此,在平板显示中需要引入黑矩阵,这也增加了制备工艺的复杂度同时降低了显示器件的开口率。为了进一步提高薄膜晶体管的性能,解决黑矩阵、开口率、亮度等问题,近年来国际半导体技术领域掀起了透明电子学的研究热潮。透明电子学就是利用透明电子材料来制作电子器件及其相关电路的一种半导体技术。目前对透明半导体材料研究较多的是氧化锌材料。氧化锌材料具有很多优点:易于制备,利用磁控溅射法、分子束外延(MBE)法、溶胶-凝胶(Sol-Gel)法、MOCVD法等方法都可以制备出性能良好的氧化锌材料;制备温度低,一般制备的温度可以控制在500℃以内,以便用于玻璃衬底上;透明度高,氧化锌是宽禁带材料,禁带宽度约为3.37eV,因此在可见光范围内是透明的;电学性能好,氧化锌材料的电学性能良好,载流子迁移率远高于非晶硅;无毒、环保材料,氧化锌材料是一种无毒无害的环保材料;材料价格低,锌材料在地球上资源丰富,价格低廉,可以有效地降低产品的制造成本。科学家们认为,透明电子学将发展成为一个效率更高、价格更便宜的新兴电子行业,它的应用范围相当广泛,包括从平板显示器到太阳能电池、手机、柔性电子纸、有机发光显示等多方面领域。
然而,氧化锌薄膜晶体管的制造成本要远大于非晶硅薄膜晶体管,这也是妨碍氧化锌薄膜晶体管被广泛采用的主要原因。因此,如何优化工艺,降低制造成本,也是目前有关氧化锌薄膜晶体管研究的关键课题。
发明内容
本发明的目的在于提供一种工艺简单,制造成本低的顶栅氧化锌薄膜晶体管的制备方法。
本发明提供的顶栅氧化锌薄膜晶体管的制备方法,包括以下步骤:
1)在玻璃衬底上生长透明导电薄膜,然后光刻和剥离,形成源、漏电极;
2)甩一层光刻胶,光刻显影,形成沟道区,沟道区内无光刻胶,其余区域被光刻胶覆盖,沟道区与源、漏电极相交叠;
3)生长一层氧化物半导体层作为沟道层;
4)生长一层绝缘介质材料作为栅介质层;
5)生长一层导电薄膜作为栅电极,
6)将氧化物半导体、绝缘介质材料和导电薄膜一起剥离,形成沟道、栅介质和栅电极;
7)生长一层钝化介质层,光刻和刻蚀形成栅、源和漏的引出孔;
8)生长一层金属薄膜,光刻和刻蚀形成金属电极和互连。
所述制备方法中,步骤1)所生长的导电薄膜,可由透明导电材料ITO等形成。
所述制备方法中,步骤3)所生长的氧化物半导体层,采用氧化锌及其掺杂半导体材料形成。
所述制备方法中,步骤4)所生长的绝缘介质材料层,由氧化铝、二氧化硅、氮化硅或者高介电常数绝缘材料形成。
所述制备方法中,步骤5)所生长的导电薄膜,可由透明导电材料形成。
本发明的优点和积极效果:本发明相比较传统的薄膜晶体管背栅工艺,将沟道区、栅介质层和栅电极层这三层一起剥离,工艺步骤简单,且沟道层、栅绝缘介质层和栅电极层这三层是在真空条件下连续生长的,节约制造成本,且减小了空气、灰尘等外界杂质对各层薄膜的污染,有效提高氧化锌薄膜晶体管器件的性能。
附图说明
图1为本发明具体实施例所描述的顶栅氧化锌薄膜晶体管的剖面结构示意图;
图2为本发明具体实施例所描述的顶栅氧化锌薄膜晶体管的俯视结构示意图;
图3(a)~(e)依次示出了本发明薄膜晶体管制备方法的主要工艺步骤,其中:
图3(b)示意了源漏电极形成的工艺步骤;
图3(c)示意了甩胶光刻的工艺步骤;
图3(d)示意了半导体导电沟道层、栅绝缘介质层和栅电极层生长的工艺步骤;
图3(e)示意了剥离工艺。
具体实施方式
下面通过实施例对本发明做进一步说明。
本发明顶栅氧化锌薄膜晶体管形成于玻璃衬底1上,如图1和图2所示。该薄膜晶体管包括一源漏电极2,一半导体导电沟道层3,一栅绝缘介质层4,一栅电极5。所述源漏电极2位于玻璃衬底1之上,所述半导体导电沟道层3位于源、漏电极2和玻璃衬底1之上,栅介质4位于所述半导体导电沟道层3之上,所述栅电极电极5位于栅介质4之上。
所述薄膜晶体管的制作方法的一具体实例由图3(a)至图3(e)所示,包括以下步骤:
如图3(a)所示,衬底选用透明玻璃基板1。
如图3(b)所示,在玻璃基板1上磁控溅射生长一层50~100纳米厚的ITO等透明导电薄膜或者金属Al,Cr,Mo,然后光刻和刻蚀形成源、漏电极2。
如图3(c)所示,光刻显影,除沟道区之外被光刻胶6所保护;
如图3(d)所示,用射频磁控溅射淀积一层50~500纳米厚的半导体氧化锌薄膜层3;用射频磁控溅射淀积一层50~500纳米厚的栅介质层4;用射频磁控溅射淀积一层50~500纳米厚的ITO等透明导电薄膜或者金属Al,Cr,Mo栅电极层5。
如图3(e)所示,剥离生成顶栅氧化锌薄膜晶体管。
随后按照标准工艺生长一层钝化介质层,光刻和刻蚀形成栅、源和漏的引出孔,再生长一层Al或者透明的导电薄膜材料,光刻和刻蚀形成电极和互连。
最后需要注意的是,公布实施方式的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (5)

1.一种顶栅氧化锌薄膜晶体管的制备方法,包括以下步骤:
1)在玻璃衬底上生长透明导电薄膜,然后光刻和剥离,形成源、漏电极;
2)甩一层光刻胶,光刻显影,形成沟道区,沟道区内无光刻胶,其余区域被光刻胶覆盖,沟道区与源漏电极相交叠;
3)生长一层氧化物半导体作为沟道层,所述氧化物半导体为氧化锌及其掺杂半导体薄膜;
4)生长一层绝缘介质材料作为栅介质层;
5)生长一层导电薄膜作为栅电极,
6)将氧化物半导体、绝缘介质材料和导电薄膜一起剥离,形成沟道、栅介质和栅电极;
7)生长一层钝化介质层,光刻和刻蚀形成栅、源和漏的引出孔;
8)生长一层金属薄膜,光刻和刻蚀形成金属电极和互连。
2.如权利要求1所述的方法,其特征在于,所述步骤1)中,生长的透明导电薄膜由透明导电材料ITO形成。
3.如权利要求1所述的方法,其特征在于,所述步骤4)中,生长的绝缘介质材料层为高介电常数绝缘材料或二氧化硅。
4.如权利要求3所述的方法,其特征在于,所述高介电常数绝缘材料为氧化铝或氮化硅。
5.如权利要求1所述的方法,其特征在于,所述步骤5)中,生长的导电薄膜为透明导电材料。
CN201110423372.1A 2011-12-16 2011-12-16 一种顶栅氧化锌薄膜晶体管的制备方法 Active CN102522337B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110423372.1A CN102522337B (zh) 2011-12-16 2011-12-16 一种顶栅氧化锌薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110423372.1A CN102522337B (zh) 2011-12-16 2011-12-16 一种顶栅氧化锌薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN102522337A CN102522337A (zh) 2012-06-27
CN102522337B true CN102522337B (zh) 2014-07-02

Family

ID=46293215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110423372.1A Active CN102522337B (zh) 2011-12-16 2011-12-16 一种顶栅氧化锌薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN102522337B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206570B (zh) * 2015-10-27 2018-11-23 深圳市华星光电技术有限公司 一种显示面板及其制造方法
CN108122759B (zh) * 2016-11-30 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN112108196A (zh) * 2020-10-16 2020-12-22 安图实验仪器(郑州)有限公司 有源矩阵数字微流控芯片基板及其制作方法

Also Published As

Publication number Publication date
CN102522337A (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
US10497620B2 (en) TFT substrate and manufacturing method thereof and manufacturing method of OLED panel
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US20110141076A1 (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
CN102651343B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN106847743A (zh) Tft基板及其制作方法
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
US20230060645A1 (en) Metal oxide thin film transistor, and method for preparing metal oxide thin film transistor and array substrate
CN103928343B (zh) 薄膜晶体管及有机发光二极管显示器制备方法
CN101567390A (zh) 一种透明氧化物半导体薄膜晶体管及其制备方法
US20220399381A1 (en) Thin film transistor array substrate and display device
CN104362179A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN103762244A (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
CN102522337B (zh) 一种顶栅氧化锌薄膜晶体管的制备方法
CN102709316B (zh) 一种3d氧化物半导体薄膜晶体管及其制备方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN101984506B (zh) 二次光刻制备薄膜晶体管的方法
CN102623398B (zh) 一种无结薄膜晶体管的制作方法
CN102468338A (zh) 一种氧化锌基肖特基薄膜晶体管
CN107808885B (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN102403360A (zh) 一种氧化锌基薄膜晶体管及其制备方法
CN104900707A (zh) 双有源层结构氧化锌基薄膜晶体管及其制备方法
WO2019100492A1 (zh) 背沟道蚀刻型tft基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20140619

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20140619

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University