CN109545798B - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN109545798B
CN109545798B CN201811214264.1A CN201811214264A CN109545798B CN 109545798 B CN109545798 B CN 109545798B CN 201811214264 A CN201811214264 A CN 201811214264A CN 109545798 B CN109545798 B CN 109545798B
Authority
CN
China
Prior art keywords
region
layer
ions
source
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811214264.1A
Other languages
English (en)
Other versions
CN109545798A (zh
Inventor
王威
黄情
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811214264.1A priority Critical patent/CN109545798B/zh
Priority to US16/619,458 priority patent/US11309335B2/en
Priority to PCT/CN2018/115617 priority patent/WO2020077718A1/zh
Publication of CN109545798A publication Critical patent/CN109545798A/zh
Application granted granted Critical
Publication of CN109545798B publication Critical patent/CN109545798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提出了一种阵列基板及其制作方法。所述阵列基板包括衬底以及薄膜晶体管。所述薄膜晶体管的有源层包括：第一区域，包括掺杂有第一离子的源漏极掺杂区和设置在所述源漏极掺杂区之间的未进行离子掺杂的沟道区。以及第二区域，所述第二区域至少包围所述沟道区未与所述源漏极掺杂区接触的侧边，所述第二区域掺杂有第二离子，所述第一区域与所述第二区域形成PN结。本申请通过设置一至少包围沟道区未与源漏极掺杂区接触的侧边的第二区域，以减小沟道区所受到的弯曲应力，提高薄膜晶体管的抗弯曲特性。

Description

一种阵列基板及其制作方法
技术领域
本申请涉及显示领域，特别涉及一种阵列基板及其制作方法。
背景技术
采用低温多晶硅技术(Low Temperature Poly-silicon，LTPS)制备的阵列基板具有较高的载流子迁移率，因此成为柔性显示面板的驱动背板的首选。然而，阵列基板的薄膜晶体管器件结构中采用经过图案化的有源层作为主动层，这类结构具有如下缺陷：在受到弯曲应力的作用下，有源层的沟道的边缘会发生应力集中，对薄膜晶体管器件电性产生不良的影响，进而影响显示面板的正常显示。
因此，目前亟需一种阵列基板及其制作方法以解决上述问题。
发明内容
本申请提供一种阵列基板及制作方法，以解决现有阵列基板在受到弯曲应力时，有源层的沟道的边缘会发生应力集中，进而对薄膜晶体管器件电性产生不良的影响。
为解决上述问题，本申请提供的技术方案如下：
本申请提供了一种阵列基板，包括衬底以及设置在所述衬底上的薄膜晶体管，所述薄膜晶体管的有源层包括：
第一区域，包括掺杂有第一离子的源漏极掺杂区和设置在所述源漏极掺杂区之间的未进行离子掺杂的沟道区；以及
第二区域，所述第二区域至少包围所述沟道区未与所述源漏极掺杂区接触的侧边，所述第二区域掺杂有第二离子，所述第一区域与所述第二区域形成PN结。
根据本申请一实施例，所述第一区域与所述第二区域的导电类型不同。
根据本申请一实施例，所述第一离子与所述第二离子的元素种类不同。
根据本申请一实施例，所述第一区域与所述第二区域的厚度相等。
根据本申请一实施例，所述薄膜晶体管还包括设置在所述有源层上的栅绝缘层以及设置在所述栅绝缘层上的栅极层；
在俯视条件下，所述栅极层的图案覆盖所述沟道区的图案。
根据本申请一实施例，所述第二区域包围所述第一区域。
根据本申请的另一个方面，还提供了一种阵列基板的制作方法，包括：
步骤S10、提供一衬底，并在所述衬底上形成多晶硅层，所述多晶硅层包括第一区域和第二区域；
步骤S20、对所述第二区域进行第二离子的植入；
步骤S30、在经过第一次离子植入的所述多晶硅层上依次形成栅绝缘层和栅极层，所述栅极层覆盖沟道区；
步骤S40、对所述第二区域、以及所述第一区域中除所述沟道区进行第一离子植入，所述第一区域中经过一次离子植入的区域形成源漏极掺杂区；
步骤S50、将具有恒定电压的金属线与所述第二区域电连接，形成有源层；
其中，所述第一区域包括所述源漏极掺杂区以及位于所述源漏极掺杂区之间的所述沟道区，所述第二区域至少包围所述沟道区未与所述源漏极掺杂区接触的侧边，所述第二区域与所述第一区域形成PN结。
根据本申请一实施例，所述第一离子与所述第二离子的元素种类不同。
根据本申请一实施例，所述第二离子植入时的第二离子浓度大于所述第一离子植入时的第一离子的浓度。
根据本申请一实施例，所述步骤S20包括：
在所述多晶硅层上形成光阻层，对所述光阻层进行曝光、显影以获取所述第二区域的图案，对所述第二区域进行第二离子植入，剥离经图案化的所述光阻层。
有益效果：本申请通过设置一至少包围沟道区未与源漏极掺杂区接触的侧边的第二区域，以减小沟道区所受到的弯曲应力，提高薄膜晶体管的抗弯曲特性。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的一种阵列基板中有源层的结构示意图；
图2为本申请一实施例提供的有源层的部分结构示意图；
图3为本申请一实施例提供的一种阵列基板的结构示意图；
图4所示为本申请另一实施例提供的一种阵列基板的部分结构示意图；
图5所示为本申请又一实施例提供的一种阵列基板的制作方法的流程示意图；
图6a和6b所示为本申请又一实施例提供的一种阵列基板的制作方法的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
请参阅图1-4所示。本申请提供了一种阵列基板，包括衬底11以及设置在所述衬底11上的薄膜晶体管12。
所述衬底11为柔性衬底，所述柔性衬底的制备材料包括聚酰亚胺。
在一种实施例中，所述衬底11和薄膜晶体管12中还可设置阻挡层和缓冲层，具体可根据实际需求进行设计。
有源层121的结构请参阅图1，图1本申请一实施例提供的一种阵列基板中有源层的结构示意图。
所述薄膜晶体管12的有源层121包括第一区域1211和第二区域1212。
第一区域1211，包括掺杂有第一离子的源漏极掺杂区1211b和设置在所述源漏极掺杂区1211b之间的未进行离子掺杂的沟道区1211a；以及
第二区域1212，所述第二区域1212至少包围所述沟道区1211a未与所述源漏极掺杂区1211b接触的侧边，所述第二区域1212掺杂有第二离子，所述第二区域1212与所述第一区域1211形成PN结。
在一种实施例中，在受到弯曲应力时，在沟道区1211a的边缘处容易因为应力集中导致沟道区1211a发生断层受损。因此本申请通过在沟道区1211a的侧边位置设置将沟道区1211a边侧包围的第二区域1212，进而将沟道区1211a处的弯曲应力缓解，达到保护沟道区1211a的目的。但是，由于薄膜晶体管12为通电器件，因此需要避免第二区域1212的电学性能对第一区域1211产生电学干扰，进而限定第二区域1212与第一区域1211形成PN结。
在一种实施例中，所述第一离子与所述第二离子的元素种类不同，通过设置第二区域1212和源漏极掺杂区1211b掺杂区的离子元素种类不同，从而在源漏极掺杂区1211b、第二区域1212以及沟道区1211a之间形成PN结，成为阻挡载流子扩散的势垒，实现源漏极掺杂区1211b、第二区域1212以及沟道区1211a之间的电学阻挡。
在一种实施例中，所述第一区域1211与所述第二区域1212的导电类型不同。
在一种实施例中，所述第一离子和所述第二离子均为P型离子和N型离子，所述第一离子和第二离子的元素种类不同。
在一种实施例中，为了防止第一区域1211与第二区域1212形成PN结影响有源层内的电性传导。所述第二区域1212与具有恒定电压的金属线连接，从而对第二区域1212施加一恒定偏压，增强源漏极掺杂区1211b、第二区域1212以及沟道区1211a之间的电学阻挡。
在一种实施例中，所述第一区域1211与所述第二区域1212的厚度相等，进而避免所述第一区域1211与所述第二区域1212由于厚度的差异产生膜层的断层，会影响薄膜晶体管的电学性能。也可以理解为所述第一区域1211与所述第二区域1212同层设置。
请参阅图3，图3本申请一实施例提供的一种阵列基板的结构示意图。
在一种实施例中，所述薄膜晶体管12还包括设置在所述有源层121上的栅绝缘层122以及设置在所述栅绝缘层122上的栅极层123。
在俯视条件下，所述栅极层123的图案覆盖所述沟道区1212a的图案。可以理解的是，所述栅极层123的图案覆盖所述沟道区1212a的图案，但被所述栅极层123的图案覆盖区所对应的区域并不仅限于所述沟道区1212a。
在一种实施例中，所述第二区域1212包围所述第一区域1211，即所述第二区域1212将所述第一区域1211完全包围。
请参阅图1-6b所示，本申请还提供了一种阵列基板的制作方法，包括：
请参阅图6a，步骤S10、提供一衬底11，并在所述衬底上形成多晶硅层，所述多晶硅层包括第一区域1211和第二区域1212。
步骤S20、对所述第二区域1212进行第二离子的植入。
在一种实施例中，在所述多晶硅层上形成光阻层，对所述光阻层进行曝光、显影获取第二区域1212的图案，对所述第二区域1212进行第二离子植入，剥离经图案化的所述光阻层。
请参阅图6b，步骤S30、在经过第一次离子植入的所述多晶硅层上依次形成栅绝缘层122和栅极层123，所述栅极层123覆盖沟道区1211a。
步骤S40、对所述第二区域、及所述第一区域中除所述沟道区进行第一离子植入，由于栅极层123的阻挡，栅极层123下方的多晶硅层无离子注入，进而形成沟道区1211a，而在无栅极层123阻挡的区域，离子能够正常植入，所述第一区域中经过一次离子植入的区域形成源漏极掺杂区1211b。
在一种实施例中，所述第一离子与所述第二离子的导电类型不同。
在一种实施例中，所述第二离子植入时的第二离子浓度大于所述第一离子植入时的第一离子的浓度，进而使得第二区域1212与源漏极掺杂区1211b具有不同的导电类型，实现所述第二区域1212与所述第一区域1211电学绝缘。
步骤S50、将具有恒定电压的金属线与所述第二区域1212电连接，形成有源层121。
在一种实施例中，有源层121的电导率可以通过第一离子和第二离子的植入剂量进行调整。
其中，所述第一区域1211包括所述源漏极掺杂区1211b以及位于所述源漏极掺杂区1211b之间的沟道区1211a，所述第二区域1211b至少包围所述沟道区1211a未与所述源漏极掺杂区1211b接触的侧边，所述第二区域1212与所述第一区域1211电学绝缘。
在一种实施例中，所述阵列基板的制作方法还包括但不仅限于：在栅极层上依次形成层间绝缘层、源漏极金属层、有机层、阳极层、像素定义层、支撑层、有机发光器件以及封装层。
本申请提出了一种阵列基板及其制作方法，本申请通过设置一至少包围沟道区未与源漏极掺杂区接触的侧边的第二区域，以减小沟道区所受到的弯曲应力，提高薄膜晶体管的抗弯曲特性。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括衬底以及设置在所述衬底上的薄膜晶体管，所述薄膜晶体管的有源层包括：
第一区域，包括掺杂有第一离子的源漏极掺杂区和设置在所述源漏极掺杂区之间的未进行离子掺杂的沟道区；以及
第二区域，所述第二区域至少包围所述沟道区未与所述源漏极掺杂区接触的侧边，所述第二区域掺杂有第二离子，所述第一区域与所述第二区域形成PN结。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一区域与所述第二区域的导电类型不同。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一离子与所述第二离子的元素种类不同。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一区域与所述第二区域的厚度相等。
5.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括设置在所述有源层上的栅绝缘层以及设置在所述栅绝缘层上的栅极层；
在俯视条件下，栅极层的图案覆盖沟道区的图案。
6.根据权利要求1所述的阵列基板，其特征在于，所述第二区域包围所述第一区域。
7.一种阵列基板的制作方法，其特征在于，包括：
步骤S10、提供一衬底，并在所述衬底上形成多晶硅层，所述多晶硅层包括第一区域和第二区域；
步骤S20、对所述第二区域进行第二离子的植入；
步骤S30、在经过第一次离子植入的所述多晶硅层上依次形成栅绝缘层和栅极层，所述栅极层覆盖沟道区；
步骤S40、对所述第二区域、以及所述第一区域中除所述沟道区进行第一离子植入，所述第一区域中经过一次离子植入的区域形成源漏极掺杂区；
步骤S50、将具有恒定电压的金属线与所述第二区域电连接，形成有源层；
其中，所述第一区域包括所述源漏极掺杂区以及位于所述源漏极掺杂区之间的所述沟道区，所述第二区域至少包围所述沟道区未与所述源漏极掺杂区接触的侧边，所述第二区域与所述第一区域形成PN结。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述第一离子与所述第二离子的元素种类不同。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述第二离子植入时的第二离子浓度大于所述第一离子植入时的第一离子的浓度。
10.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述步骤S20包括：
在所述多晶硅层上形成光阻层，对所述光阻层进行曝光、显影以获取所述第二区域的图案，对所述第二区域进行第二离子植入，剥离经图案化的所述光阻层。
CN201811214264.1A 2018-10-18 2018-10-18 一种阵列基板及其制作方法 Active CN109545798B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811214264.1A CN109545798B (zh) 2018-10-18 2018-10-18 一种阵列基板及其制作方法
US16/619,458 US11309335B2 (en) 2018-10-18 2018-11-15 Array substrate, manufacturing method thereof, and display module
PCT/CN2018/115617 WO2020077718A1 (zh) 2018-10-18 2018-11-15 一种阵列基板及其制作方法、显示模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811214264.1A CN109545798B (zh) 2018-10-18 2018-10-18 一种阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN109545798A CN109545798A (zh) 2019-03-29
CN109545798B true CN109545798B (zh) 2020-08-11

Family

ID=65843920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811214264.1A Active CN109545798B (zh) 2018-10-18 2018-10-18 一种阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US11309335B2 (zh)
CN (1) CN109545798B (zh)
WO (1) WO2020077718A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451207A (zh) * 2021-06-29 2021-09-28 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017133686A (ja) * 2016-01-22 2017-08-03 株式会社栗本鐵工所 多重偏心形バタフライ弁

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015279A (en) * 1975-05-27 1977-03-29 Rca Corporation Edgeless transistor
US4918498A (en) * 1987-05-12 1990-04-17 General Electric Company Edgeless semiconductor device
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
JP3859821B2 (ja) * 1997-07-04 2006-12-20 株式会社半導体エネルギー研究所 半導体装置
KR100319895B1 (ko) * 1999-12-03 2002-01-10 윤종용 완전 씨모스 에스램 셀
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
GB2460395A (en) * 2008-04-29 2009-12-02 Sharp Kk Thin film transistor and active matrix display
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
CN103545320B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
CN103681694A (zh) * 2013-12-06 2014-03-26 京东方科技集团股份有限公司 一种柔性显示基板及柔性显示器
CN106684092A (zh) * 2015-11-09 2017-05-17 上海和辉光电有限公司 一种阵列基板及其制造方法、显示面板
CN105428243B (zh) * 2016-01-11 2017-10-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板和显示装置
CN105914212B (zh) * 2016-05-09 2019-02-05 京东方科技集团股份有限公司 阵列基板及其制作方法、以及显示装置
CN108269835B (zh) * 2018-01-19 2021-05-07 云谷（固安）科技有限公司 显示基板及其制作方法、显示装置
CN108321208A (zh) * 2018-01-31 2018-07-24 绵阳京东方光电科技有限公司 低温多晶硅薄膜晶体管及其制作方法、阵列基板、显示装置
CN207909882U (zh) * 2018-03-20 2018-09-25 昆山国显光电有限公司 一种薄膜晶体管、阵列基板及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017133686A (ja) * 2016-01-22 2017-08-03 株式会社栗本鐵工所 多重偏心形バタフライ弁

Also Published As

Publication number Publication date
WO2020077718A1 (zh) 2020-04-23
US20200335527A1 (en) 2020-10-22
CN109545798A (zh) 2019-03-29
US11309335B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
KR100787464B1 (ko) 박막 트랜지스터, 및 그 제조방법
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
JPWO2002095834A1 (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法
KR20100108070A (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR20140148296A (ko) 박막 트랜지스터
US7736984B2 (en) Method of forming a low resistance semiconductor contact and structure therefor
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
KR101600475B1 (ko) 박막 트랜지스터와 능동형 유기 발광 다이오드 어셈블리 및 제조 방법
CN111129125B (zh) Tft阵列基板
CN113140637A (zh) 显示装置、阵列基板、薄膜晶体管及其制造方法
US8704305B2 (en) Thin film transistor
CN109545798B (zh) 一种阵列基板及其制作方法
KR20020083672A (ko) 고전압 소자 및 그 제조방법
CN112951853A (zh) 薄膜晶体管阵列基板及其制作方法
KR20040092916A (ko) 박막 트랜지스터 및 이를 이용한 표시장치
US11699761B2 (en) Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel
CN109860107B (zh) 阵列基板及其制作方法
JP2010056380A (ja) 半導体装置及びその製造方法
CN113871483B (zh) 薄膜晶体管、显示基板及显示装置
US20210193694A9 (en) Array substrate and display panel comprising barrier as doping mask overlapping gate electrode
JP4510396B2 (ja) 薄膜トランジスタの製造方法
KR20150066134A (ko) 어레이 기판 및 그 제조방법
US11552164B2 (en) Semiconductor device and manufacturing method therefor
KR930006852B1 (ko) 고압 반도체 장치와 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant