CN109543316B - 提取版图不同模块连接关系的方法 - Google Patents

提取版图不同模块连接关系的方法 Download PDF

Info

Publication number
CN109543316B
CN109543316B CN201811428183.1A CN201811428183A CN109543316B CN 109543316 B CN109543316 B CN 109543316B CN 201811428183 A CN201811428183 A CN 201811428183A CN 109543316 B CN109543316 B CN 109543316B
Authority
CN
China
Prior art keywords
modules
lvs
module
extracting
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811428183.1A
Other languages
English (en)
Other versions
CN109543316A (zh
Inventor
姚聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlu Information Technology Co ltd
Original Assignee
Shanghai Anlu Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlu Information Technology Co ltd filed Critical Shanghai Anlu Information Technology Co ltd
Publication of CN109543316A publication Critical patent/CN109543316A/zh
Application granted granted Critical
Publication of CN109543316B publication Critical patent/CN109543316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种提取版图不同模块连接关系的方法，是通过验证工具Calibre LVS提取模块间连接关系信息后实现，主要有：使用集成电路版图编辑工具，把需要提取连接关系的两个或者两个以上的模块调入并打开，其中所述模块内部label采用可区别标签、并保证其内部通过LVS；操作界面中加入上述模块各cell相互之间的连接线；复制所述模块内部label到模块之间连接线对应的位置；打开calibre验证工具，进行LVS检查；根据该检查结果产生的“top.LVS.report.shorts”文件来编写脚本文件，可统计并提取出上述模块间连接关系。本发明所用方法效率及准确高。

Description

提取版图不同模块连接关系的方法
技术领域
本发明涉及集成电路版图设计领域，特别涉及提取版图不同模块连接关系的方法。
背景技术
集成电路板图是电路***与集成电路工艺之间的中间环节，是一个必不可少的重要环节。通过集成电路版图设计，可以将立体的电路***变为一个二维的平面图形，再经过工艺加工还原为基于硅材料的立体结构。
Calibre验证工具，在进行版图与设计图对比时，通常认为一条连线(net)有唯一的label(标签)，如果在同一条连线上出现不同label，calibre验证工具会认为，你把两根不应该连在一起的连线，错误的连在了一起，这在正常进行版图验证时，是代表版图里出现了错误的连接关系。在此种情况下，当版图进行LVS(Layout Versus Schematics版图原理图对比检查)时，calibre验证工具，选择打开检查shorts，软件会报告版图中同一条连线上面出现的两个不同label的错误。
Calibre LVS(Layout Versus Schematics版图原理图对比)，对于大多数版图验证工程师来讲，LVS是个比较头痛的检查，必须在复杂的报告中过滤出有用的信息，才能正确找到错误的节点或器件。而Calibre在进行LVS检查时具有良好的性能和查错能力，它可以通过层次化的查错方式更准确的定位错误，并通过版图、原理图、网表之间的良好交互能力帮助工程师最快、最准确的解决问题。
集成电路版图设计，有时需要统计两个模块之间的连接关系，例如，模块A的端口a(1)，连接到模块B的端口b(1)上。
目前的统计方法是，人工找到版图上实际连在一起的点，然后把端口a(1)和端口b(1)写在一个文件的同一行，用空格分开，代表这两点在版图中连在一起。
版图格式在导出数据时，只能导出两个模块之间的对应label位置，而不能显示版图中两个模块之间各cell(单元)相互之间的连接关系。
已有技术中如果想要知道版图中两个模块之间各cell相互之间的连接关系，则需要每跟线都进行人工操作，如果一根线一根线地统计，效率低下；如果一组线一组线地统计，有可能会出现顺序错误等不确定结果。并且在统计完毕后，需要再进行人工检查，效率低下，错误率高。
发明内容
本发明的目的在于解决现有技术中存在的提取版图不同模块连接关系时效率低下、准确度差的问题，并利用已有的Calibre LVS验证工具给出一种提取版图不同模块连接关系的方法，用以快速准确地提取集成电路版图模块间连接关系。
为解决上述技术问题，本发明的实施方式公开了一种提取版图不同模块连接关系的方法，该方法包括以下步骤：
一种提取版图不同模块连接关系的方法，是通过验证工具Calibre LVS提取模块间连接关系信息后实现，它包括以下步骤：
步骤1，使用集成电路版图编辑工具，新建并打开当前操作界面模块top，把需要提取连接关系的两个或者两个以上的模块调入并打开，其中所述的两个或者两个以上的模块内部label采用可区别标签、所述的两个或者两个以上的模块分别保证其内部通过LVS；
步骤2，在上述当前操作界面模块top中加入两个或者两个以上模块各cell相互之间的连接线；
步骤3，复制所述的两个或者两个以上的模块内部label到模块A与模块B之间连接线对应的位置；
步骤4，打开上述的calibre验证工具，进行LVS检查；
步骤5，依据上述LVS检查结果产生的“top.LVS.report.shorts”文件来编写脚本文件，从其中统计并提取出上述模块间连接线关系的文本文件。
所述的统计并提取出上述模块间连接线关系的文本文件包括以下分步骤：
步骤5.1，找到上述calibre验证工具输出目录，调用top.LVS.report.shorts文本文件；
步骤5.2，编写脚本文件，提取以SHORT为首的行，并整理。
本发明利用后端物理验证工具calibre LVS产生的short文件统计并提取出不同模块对应连接的文本文件，尤其当需要统计的连接关系比较多，集成电路版图中走线复杂的情况下，具有快速准确地统计和提取集成电路版图模块间连接关系的明显优势。
附图说明
图1为本发明需要提取连接关系的两个或者两个以上的模块调入并打开的界面示意图；
图2为加入所述的两个或者两个以上模块间连接线界面示意图；
图3为本发明借用的calibre验证工具报告的警告信息示意图；
图4为本发明提取的top.lvs.report.shorts的文本文件示意图，其中包含了模块间连接线关系的文本文件格式样本；
图5为本发明通过脚本文件整理后的模块间连接线关系的文本文件格式样本示意图。
图6为本发明方法具体实施方式的流程图
图7本发明编写脚本文件方法的一个实施例流程图
具体实施方式
在以下的叙述中，为了更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
一种提取版图不同模块连接关系的方法，是通过验证工具Calibre LVS提取模块间连接关系信息后实现，它包括以下步骤：
如图1所示，使用集成电路版图编辑工具(如：virtuoso，laker等)新建并打开当前操作界面模块top，把需要提取连接关系的两个或者两个以上的模块调入并打开，例如把需要提取连接关系的模块A和模块B调入并打开，所述的模块A和模块B内部label应当采用可区别标签，所述的模块A和模块B应分别保证其内部通过LVS，即保证模块A和模块B内部label是正确的；
如图2所示，在上述当前操作界面模块top中加入模块A与模块B各cell相互之间的连接线；
然后，复制所述的模块A与模块B内部label到模块A与模块B之间连接线对应的位置，即把模块A以及模块B内部各cell之间需要统计连接关系的label复制到上述当前操作界面模块top中；
接着，打开calibre验证工具，进行LVS检查，LVS option(目录)需要打开runshort，结果会产生一个top.LVS.report.shorts的文件，所述的top.LVS.report.shorts是一个版图里不相同的lable连接在同一条线上的报告文件。通常情况下，执行LVS时，出现“top.LVS.report.shorts”文件代表版图里出现了错误的连接关系，此时，calibre验证工具会报告出一些警告，但是当我们想要知道两个模块间的连接关系时，可以借用这个文件。由于模块A和模块B内部label是采用可区别标签，因此模块A和模块B的所有连线将均被统计出现，这正可以作为本发明统计并提取出模块A与模块B间连接线关系的来源，如图3所示。
接着，打开所述的验证工具Calibre LVS以产生short文件，所述的short文件包含了模块A与模块B间所有连接线关系格式文件。
以下以图4所示格式文件为例，
top.LVS.report.shorts文件第一行SHORT为首的行指明a_x和b_x为两个连在一起的点，第二行为提取日期，第三行为label在版图中出现的坐标，例如：
″a<3>″at(Θ.7，5Θ.415)on layer″MlTXT″SN 1
″b<3>″at(1.75，5Θ.415)on layer″MlTXT″SN 6
我们使用脚本get_shorts.pl(使用perl语言，运行方式在linux***下perl get_shorts.pl脚本贴在下面)，提取出以SHORT为首的行，然后以空格为分隔符，使这行数据保存在数组中，取出数组中label值输出。
编写脚本文件，用以提取以SHORT为首的行相关label值，得到模块A与模块B间连接线关系的文本文件。如图5所示，就是我们想要得到的版图中模块A与模块B间连接线关系。
图6所示为本发明方法具体实施方式的流程图：确定需要统计连接关系的cell，使用集成电路版图编辑工具virtuoso新建并打开top_cell，将需要统计及提取连接关系的两个或者两个以上的模块调入top_cell，并将需要统计的各模块连线以及各模块label调入调入top_cell；使用验证工具Calibre进行LVS验证，得到top.LVS.report.shorts文件；运行脚本文件，执行命令：perl get_shorts.pl top.LVS.report.shorts，最后得到上述需要统计的cell间连线文本文件。
所述的编写脚本文件包括以下步骤：
以top.LVS.report.shorts文本文件为输入，提取以SHORT为首的行相关要素值，并整理。
如图7所示为本发明编写脚本文件方法的一个实施例流程图，首先打开文件，如图4所示的top.LVS.report.shorts文件，读取以SHORT为首的行，为方便以下步骤中数据使用，先去除该行开头或结尾多余空格，接着按空格分割该行后存放到数组@line中，例如依照上述步骤整理图4某一行为："SHORT 1.a<3>-b<3>in top"，然后判断所述数组@line中$line[0]的值是否为shrot，如是则将$line[2]、$line[4]输出。(数组中0是“short”，1是“1.”，2是“a<3>”，3是“-”，4是“b<3>”......)；如否，则返回读取下一行。本实施例编写的脚本文件如下：
Figure BDA0001882106640000061
Figure BDA0001882106640000071
本实施例只例举了两个模块中三根连线的例子，同理可列举出两个以上模块间多根连线的实例。当需要统计的连接关系比较多，集成电路版图中走线复杂的情况下，统计及提取版图不同模块连接关系将比人工寻找效率高得多，统计的正确率也将大大提高。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (1)

1.一种提取版图不同模块连接关系的方法，是通过验证工具Calibre LVS提取模块间连接关系信息后实现，其特征是包括以下步骤：
步骤1，使用集成电路版图编辑工具，新建并打开当前操作界面模块top，把需要提取连接关系的两个或者两个以上的模块调入并打开，其中所述的两个或者两个以上的模块内部label采用可区别标签、所述的两个或者两个以上的模块分别保证其内部通过LVS；
步骤2，在上述当前操作界面模块top中加入两个或者两个以上模块各cell相互之间的连接线；
步骤3，复制所述的两个或者两个以上的模块内部label到模块A与模块B之间连接线对应的位置；
步骤4，打开上述的验证工具calibre，进行LVS检查；
步骤5，依据上述LVS检查结果产生的“top.LVS.report.shorts”文件来编写脚本文件，从其中统计并提取出上述模块间连接线关系的文本文件；
其中，所述的统计并提取出上述模块间连接线关系的文本文件包括以下分步骤：
步骤5.1，找到上述验证工具calibre输出目录，调用top.LVS.report.shorts文本文件，所述的top.LVS.report.shorts文本文件是包含了模块间所有连接线关系的格式文件；
步骤5.2，编写脚本文件，提取以SHORT为首的行，并整理，其中使用脚本get_shorts.pl提取出以SHORT为首的行，然后以空格为分隔符，使这行数据保存在数组中，取出数组中label值输出。
CN201811428183.1A 2018-02-26 2018-11-27 提取版图不同模块连接关系的方法 Active CN109543316B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2018101600082 2018-02-26
CN201810160008 2018-02-26

Publications (2)

Publication Number Publication Date
CN109543316A CN109543316A (zh) 2019-03-29
CN109543316B true CN109543316B (zh) 2023-07-14

Family

ID=65851640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811428183.1A Active CN109543316B (zh) 2018-02-26 2018-11-27 提取版图不同模块连接关系的方法

Country Status (1)

Country Link
CN (1) CN109543316B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110069279B (zh) * 2019-04-29 2023-08-08 南方电网科学研究院有限责任公司 一种直流控制保护程序的校验方法、装置及存储介质
CN112257382B (zh) * 2020-10-29 2023-07-21 海光信息技术股份有限公司 用于芯片设计的物理验证方法、***、设备以及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7464350B1 (en) * 2006-08-11 2008-12-09 Xilinx, Inc. Method of and circuit for verifying a layout of an integrated circuit device
CN103678742A (zh) * 2012-09-17 2014-03-26 北京华大九天软件有限公司 一种集成电路版图连接错误的高效调试方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7464350B1 (en) * 2006-08-11 2008-12-09 Xilinx, Inc. Method of and circuit for verifying a layout of an integrated circuit device
CN103678742A (zh) * 2012-09-17 2014-03-26 北京华大九天软件有限公司 一种集成电路版图连接错误的高效调试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于calibre的MIC总线控制器专用集成电路版图检查;王丽丽;陈洁;;集成电路通讯(第04期);全文 *

Also Published As

Publication number Publication date
CN109543316A (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
CN101093462B (zh) 数据库应用集群压力测试自动化方法
CN109739766B (zh) 一种快速搭建fpga数字仿真模型的***及方法
CN103473056B (zh) 一种遥测配置文件自动生成方法
US9934354B1 (en) Methods, systems, and computer program product for implementing a layout-driven, multi-fabric schematic design
EP3185027B1 (en) Information processing method and device and computer storage medium
CN102236600B (zh) 获得代码覆盖率的方法及装置
CN102331967A (zh) 芯片验证测试用例的管理方法
US10997332B1 (en) System and method for computing electrical over-stress of devices associated with an electronic design
CN110222381B (zh) 用于pcb装配的动态安装指引文件生成方法、***、介质及终端
CN112181854B (zh) 一种生成流程自动化脚本的方法、装置、设备及存储介质
CN109543316B (zh) 提取版图不同模块连接关系的方法
CN107239616B (zh) 一种集成电路原理图的对比方法
CN106294606A (zh) 一种基于通用读写框架的cae文件转换方法及装置
CN101493340B (zh) 一种车辆导航***中兴趣点信息的快速检索方法
CN115329556A (zh) 变电站cad图纸审核方法及设备
CN103425812A (zh) 半导体器件设计***及其使用方法
CN115470750A (zh) 基于追踪文件的芯片性能验证***
CN113536718B (zh) 一种门级仿真网表文件正确性的验证方法及装置
CN113138808B (zh) 一种集成方法、装置、计算机设备和存储介质
US7546565B2 (en) Method for comparing two designs of electronic circuits
CN110377566A (zh) 整理pcb的s参数测试文件的方法及***
CN111045948A (zh) 模块间接口信号的检查方法、设备和存储介质
US11829696B2 (en) Connection analysis method for multi-port nesting model and storage medium
CN111142013B (zh) 基于max7000系列cpld逻辑还原方法
US8701076B2 (en) Capture of interconnectivity data for multi-pin devices in the design of emulator circuit boards

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Applicant after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: Room a4246, 4th floor, 391-393 dongdaming Road, Hongkou District, Shanghai 200080

Applicant before: ANLOGIC INFOTECH Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant