CN111045948A - 模块间接口信号的检查方法、设备和存储介质 - Google Patents
模块间接口信号的检查方法、设备和存储介质 Download PDFInfo
- Publication number
- CN111045948A CN111045948A CN201911284431.4A CN201911284431A CN111045948A CN 111045948 A CN111045948 A CN 111045948A CN 201911284431 A CN201911284431 A CN 201911284431A CN 111045948 A CN111045948 A CN 111045948A
- Authority
- CN
- China
- Prior art keywords
- interface
- information
- database
- checking
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004590 computer program Methods 0.000 claims description 8
- 239000000725 suspension Substances 0.000 claims description 6
- 238000007689 inspection Methods 0.000 description 8
- 230000006872 improvement Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明揭示了一种模块间接口信号的检查方法、设备和存储介质，所述方法包括：获取待检查文件列表，检索所述列表中每个文件包含的模块的接口；当检索到模块的接口时，检查数据库中是否包含所述接口的信息；若数据库中不包含所述接口的信息，将所述接口的信息存入所述数据库；若数据库中包含所述接口的信息，判断所述接口的信息与所述数据库中对应的接口的信息是否匹配，若不匹配，判定所述接口与所述数据库中对应的接口信号不匹配。与现有技术相比，本发明的模块间接口信号的检查方法，以脚本语言为工具，采用即检即查的方式，能够快速检查出接口信号的匹配问题，检查的效率高，检查的内容全面且细致，并且内存占用量少。
Description
技术领域
本发明涉及网络通信技术领域，尤其是涉及一种模块间接口信号的检查方法、设备和存储介质。
背景技术
在目前的芯片设计中，经常要例化各种模块，从子模块到功能模块，到物理实现模块，到顶层芯片***，都是需要一级级往下例化。而在设计实现中，各个模块又经常会有接口信号间的改动，一旦声明模块的改动没有反应到例化层模块中去，就会导致功能问题，所以模块间信号连接的匹配检查就显得很重要。
Lint工具可以做一些模块间信号匹配的检查，但是它存在两个问题：
一是只能针对模块来检查，这种方式的检查一般只能设定一个顶层模块，然后从顶层模块开始，往下检查例化的所有模块。而当有两个模块之间相互有接口，但是没有更上一层的模块去例化它们时，Lint工具无法做出检查。
二是检查的效率低，因为在检查前，往往需要进行一大堆的中间步骤，设立各种工程文件后，才能开始进行检查；并且一旦待检查的模块变大，它的检查时间会成倍的增长，且需要非常大的内存空间。
发明内容
本发明的目的在于提供一种模块间接口信号的检查方法、设备和存储介质。
为实现上述发明目的之一，本发明一实施方式提供一种模块间接口信号的检查方法，所述方法包括：
获取待检查文件列表，检索所述列表中每个文件包含的模块的接口；
当检索到模块的接口时，检查数据库中是否包含所述接口的信息；
若数据库中不包含所述接口的信息，将所述接口的信息存入所述数据库；
若数据库中包含所述接口的信息，判断所述接口的信息与所述数据库中对应的接口的信息是否匹配，若不匹配，判定所述接口与所述数据库中对应的接口信号不匹配。
作为本发明一实施方式的进一步改进，所述接口的信息包括接口的名称和位宽，在检查数据库中是否包含接口的信息时，以所述接口的名称为关键字，在所述数据库中查找所述关键字，若找到，则判定所述数据库中包含接口的信息，否则，判定所述数据库中不包含接口的信息；
若所述数据库中不包括所述接口的信息，以所述接口的名称为关键字，将所述接口的信息存入所述数据库。
作为本发明一实施方式的进一步改进，所述“判断所述接口的信息与所述数据库中对应的接口的信息是否匹配”具体包括：
比较所述接口的位宽与所述数据库中所述接口的名称对应的位宽是否相等，若相等，则判定所述接口的信息与所述数据库中对应的接口的信息匹配，否则，判定所述接口的信息与所述数据库中对应的接口的信息不匹配。
作为本发明一实施方式的进一步改进，所述方法还包括：
若所述接口的信息与所述数据库中接口的信息匹配，删除所述数据库中接口的信息。
作为本发明一实施方式的进一步改进，所述方法还包括：
当所述列表的所有文件都完成检查后，若所述数据库中存在接口的信息，且所述接口没有出现信号不匹配的问题，判定所述接口存在信号悬空错误。
作为本发明一实施方式的进一步改进，所述方法还包括：
若所述接口的信息与所述数据库中接口的信息匹配，将所述数据库中的接口打上检查标记。
作为本发明一实施方式的进一步改进，所述方法还包括：
当所述列表的所有文件都完成检查后，若所述数据库中存在没有检查标记的接口，且所述接口没有出现信号不匹配的问题，判定所述接口存在信号悬空错误。
作为本发明一实施方式的进一步改进，所述数据库为hash数组。
为实现上述发明目的之一，本发明一实施方式提供一种电子设备，包括存储器和处理器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现上述任意一项所述模块间接口信号的检查方法中的步骤。
为实现上述发明目的之一，本发明一实施方式提供一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现上述任意一项所述模块间接口信号的检查方法中的步骤。
与现有技术相比，本发明的模块间接口信号的检查方法，以脚本语言为工具，采用即检即查的方式，能够快速检查出接口信号的匹配问题，检查的效率高，检查的内容全面且细致，并且内存占用量少。
附图说明
图1是本发明模块间接口信号的检查方法的流程示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
无论多么复杂的***，总能划分成多个小的功能模块，模块在使用时，需要先声明，再通过实例化(例化)调用声明的模块，模块声明用于描述模块结构，模块声明参考如下：
module<模块名>(<接口列表>)；
<定义>
<模块条目>
endmodule
其中：<模块名>是模块唯一的标识符；
<接口列表>是输入、输出或双向接口的列表，这些接口用来与其他模块进行连接，所述接口别表就是接口名称的列表。
<定义>是一段程序，用来指定数据对象为寄存器型、存储器型、线型以及过程块，诸如函数块和任务块等；还用来定义所述接口列表中每个接口的位宽。
而模块调用或者说模块例化的一般形式为：
<模块名><实例名>(<接口列表>)；
接口信号可以通过位置或名称关联，当通过位置关联时，需要严格按照模块定义的接口顺序来连接。当通过名称关联时，需要使用“.”符号标明模块声明时规定的接口的名称。
举一个简单的例子，如下：
module and(C,A,B)；
input A,B；
output C；
...
and A1(T3,A,B)；//实例化时采用位置关联，T3对应输出接口C，A对应A，B对应B。
and A2(.C(T3),
.A(A),
.B(B))；//实例化时采用名字关联，.C是and器件的接口名称，其与信号T3相连。
module and为模块and的声明，and A1和and A2是模块and的两个例化，两种模块是通过接口来传递或者连接信号的，当声明模块的接口信息与例化模块的接口信息不匹配时，信号传递或连接出现错误。
如图1所示，本发明提供一种模块间接口信号的检查方法，所述方法以脚本语言为工具，针对模块间例化信号位宽不一致的问题，能够快速检查出错误，检查的效率高。所述方法包括：
步骤S100：获取待检查文件列表，检索所述列表中每个文件包含的模块的接口。
一个***包括很多模块，不同模块可以存放在不同的文件中，当需要检查一个***中是否存在模块间接口信号不匹配时，需要将这个***的所有文件进行检查。
本发明使用脚本语言自动对文件进行检查，因此只需要将所述***包含的文件的目录导入脚本语言中，就可以实现对***的所有文件进行检查。
当获取待检查文件列表(***的所有文件)后，可以依次检索所述列表中每个文件包含的模块的接口，检索文件的顺序不影响最终的检查结果。
步骤S200：当检索到模块的接口时，检查数据库中是否包含所述接口的信息。
***的接口的信息会存入数据库中，优选所述数据库为hash数组。当在一个文件中检索到模块的接口时，首先需要检查数据库中是否包含所述接口的信息。
步骤S300：若数据库中不包含所述接口的信息，将所述接口的信息存入所述数据库。
步骤S400：若数据库中包含所述接口的信息，判断所述接口的信息与所述数据库中对应的接口的信息是否匹配，若不匹配，判定所述接口与所述数据库中对应的接口信号不匹配。
当数据库中不包含检索到的接口的信息时，将所述接口的信息存入数据库中，反之，比较所述接口的信息与数据库中对应的接口的信息是否匹配，如果不匹配，则判定所述接口与所述数据库中对应的接口信号不匹配，此时，可以将相关错误信息记录下来，或者在数据库的所述接口下增加不匹配标记。
需要说明的是，本发明的模块间接口信号的检查方法，对***的所有文件逐一进行检查，由于声明模块和例化模块都包括有接口信息，且本发明中相同的接口在声明模块和例化模块的接口名称相同。因此不区分声明模块和例化模块的接口信息，将第一个检索到的接口信息存入数据库中，将后续检索到的接口信息与数据库中的接口信息进行比较，当发现不匹配时，记录不匹配的接口信息。因此，这种检查方法可以不依赖于***文件的排列顺序。同时，这种检查方法并不是从一个顶层模块向下进行检查，而是对***中出现的所有模块进行检查，检查的内容全面且细致，不会出现遗漏。
本发明的模块间接口信号的检查方法，以脚本语言为工具，采用即检即查的方式，能够快速检查出接口信号的匹配问题，检查的效率高，且内存占用量少。所述即检即查的方式是指：当检索到一个模块的接口时，马上检查这个接口是否存在与其声明模块或例化模块对应的接口信号不匹配的问题，而不是将所有检索到的接口存入数据库，最后再做检查。
在一个优选的实施方式中，所述接口的信息包括接口的名称和位宽，在检查数据库中是否包含接口的信息时，以所述接口的名称为关键字，在所述数据库中查找所述关键字，若找到，则判定所述数据库中包含接口的信息，否则，判定所述数据库中不包含接口的信息。
若所述数据库中不包括所述接口的信息，以所述接口的名称为关键字，将所述接口的信息存入所述数据库，所述数据库存入的接口的信息是以接口的名称作为索引的。
在判断所述接口的信息与所述数据库中对应的接口的信息是否匹配时，比较所述接口的位宽与所述数据库中所述接口的名称对应的位宽是否相等，若相等，则判定所述接口的信息与所述数据库中对应的接口的信息匹配，否则，判定所述接口的信息与所述数据库中对应的接口的信息不匹配。
举一个简单的例子，在一个文件中检索到一个例化模块的一个接口，所述接口的名称为A，位宽为8bit，在数据库中搜索关键字A，如果找到，说明接口A在之前的文件里已经检索到了，此时判断数据库中关键字A对应的位宽是不是8bit，如果是，说明两个模块的接口A的位宽相同，信号匹配，否则不匹配，需要记录不匹配的两个接口的信息。如果数据库中没有找到关键字A，将这个接口的名称和位宽存入数据库中。
在很多***中，模块声明和模块例化是一对一的关系，因此在一个优选的实施方式中，所述方法还包括：
若所述接口的信息与所述数据库中接口的信息匹配，删除所述数据库中接口的信息。
由于模块声明和模块例化是一对一的关系，因此正常情况下，一个接口的信息只可能被检索到两次，第一次检索到时存入数据库，第二次检索到时与数据库中的第一次存入的接口信息进行比较。当两次检索到的同一个接口的信号匹配时，就可以将数据库中的接口信息删除，从而数据库的内存占用量很少。
使用这种方法，当***列表的所有文件都完成检查后，若所述数据库中存在接口的信息，且所述接口没有出现信号不匹配的问题，判定所述接口存在信号悬空错误。信号悬空是指接口信息只在声明模块和例化模块的一个模块中出现。
在一些***中，一个声明模块进行了多次例化，因此，在另一个优选的实施方式中，所述方法还包括：
若所述接口的信息与所述数据库中接口的信息匹配，将所述数据库中的接口打上检查标记。
使用这种方法，当***列表的所有文件都完成检查后，若所述数据库中存在没有检查标记的接口，且所述接口没有出现信号不匹配的问题，判定所述接口存在信号悬空错误。
在一个具体的实施方式中，将需要检查的***的文件目录导入脚本工具中，脚本工具按照目录的顺序，依次进行检查。当检索到文件中的模块后，获取所述模块的接口，检查数据库(hash数据)中是否包含所述接口的名称。当数据库中没有包含所述接口的名称时，将所述接口的名称作为key，接口的位宽作为value，存入数据库中。当数据库中包含所述接口名称时，比较所述接口的位宽和数据库中所述接口的位宽是否相等，若相等，删除数据库中所述接口的信息，若不相等，表示接口信号不匹配，记录所述不匹配的两个接口的信息，也可以在数据库的所述接口上打上不匹配标记。当所有文件检查完成后，所述数据库中的接口，除了信号不匹配的接口，就是信号悬空的接口。***的设计人员可以根据这些接口，排查并修正***的缺陷。
在另一个具体的实施方式中，与上一个具体实施方式不同的是，当数据库中包含检索到的模块的接口名称时，比较所述接口的位宽和数据库中所述接口的位宽是否相等，若相等，将所述数据库中的接口打上检查标记，若不相等，表示接口信号不匹配，记录所述不匹配的两个接口的信息，也可以在数据库的所述接口上打上不匹配标记。当所有文件检查完成后，所述数据库中没有检查标记的接口，除了信号不匹配的接口，就是信号悬空的接口。***的设计人员可以根据这些接口，排查并修正***的缺陷。
本发明还提供一种电子设备，包括存储器和处理器，所述存储器存储有可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现上述所述模块间接口信号的检查方法中的任意一个步骤，也就是说，实现上述所述模块间接口信号的检查方法中任意一个技术方案中的步骤。
本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述所述模块间接口信号的检查方法中的任意一个步骤，也就是说，实现上述所述模块间接口信号的检查方法中的任意一个技术方案中的步骤。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1.一种模块间接口信号的检查方法，其特征在于，所述方法包括：
获取待检查文件列表，检索所述列表中每个文件包含的模块的接口；
当检索到模块的接口时，检查数据库中是否包含所述接口的信息；
若数据库中不包含所述接口的信息，将所述接口的信息存入所述数据库；
若数据库中包含所述接口的信息，判断所述接口的信息与所述数据库中对应的接口的信息是否匹配，若不匹配，判定所述接口与所述数据库中对应的接口信号不匹配。
2.根据权利要求1所述模块间接口信号的检查方法，其特征在于：
所述接口的信息包括接口的名称和位宽，在检查数据库中是否包含接口的信息时，以所述接口的名称为关键字，在所述数据库中查找所述关键字，若找到，则判定所述数据库中包含接口的信息，否则，判定所述数据库中不包含接口的信息；
若所述数据库中不包括所述接口的信息，以所述接口的名称为关键字，将所述接口的信息存入所述数据库。
3.根据权利要求2所述模块间接口信号的检查方法，其特征在于，所述“判断所述接口的信息与所述数据库中对应的接口的信息是否匹配”具体包括：
比较所述接口的位宽与所述数据库中所述接口的名称对应的位宽是否相等，若相等，则判定所述接口的信息与所述数据库中对应的接口的信息匹配，否则，判定所述接口的信息与所述数据库中对应的接口的信息不匹配。
4.根据权利要求1所述模块间接口信号的检查方法，其特征在于，所述方法还包括：
若所述接口的信息与所述数据库中接口的信息匹配，删除所述数据库中接口的信息。
5.根据权利要求4所述模块间接口信号的检查方法，其特征在于，所述方法还包括：
当所述列表的所有文件都完成检查后，若所述数据库中存在接口的信息，且所述接口没有出现信号不匹配的问题，判定所述接口存在信号悬空错误。
6.根据权利要求1所述模块间接口信号的检查方法，其特征在于，所述方法还包括：
若所述接口的信息与所述数据库中接口的信息匹配，将所述数据库中的接口打上检查标记。
7.根据权利要求6所述模块间接口信号的检查方法，其特征在于，所述方法还包括：
当所述列表的所有文件都完成检查后，若所述数据库中存在没有检查标记的接口，且所述接口没有出现信号不匹配的问题，判定所述接口存在信号悬空错误。
8.根据权利要求1所述模块间接口信号的检查方法，其特征在于：
所述数据库为hash数组。
9.一种电子设备，包括存储器和处理器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1-8任意一项所述模块间接口信号的检查方法中的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-8任意一项所述模块间接口信号的检查方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911284431.4A CN111045948A (zh) | 2019-12-13 | 2019-12-13 | 模块间接口信号的检查方法、设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911284431.4A CN111045948A (zh) | 2019-12-13 | 2019-12-13 | 模块间接口信号的检查方法、设备和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111045948A true CN111045948A (zh) | 2020-04-21 |
Family
ID=70236210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911284431.4A Pending CN111045948A (zh) | 2019-12-13 | 2019-12-13 | 模块间接口信号的检查方法、设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111045948A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111666730A (zh) * | 2020-05-22 | 2020-09-15 | 中国人民解放军国防科技大学 | 基于信号名哈希匹配的Verilog模块接口信号自动连接方法及*** |
| CN112861454A (zh) * | 2021-01-30 | 2021-05-28 | 芯河半导体科技(无锡)有限公司 | 一种基于python实现芯片***顶层自动例化的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106529099A (zh) * | 2016-12-20 | 2017-03-22 | 盛科网络（苏州）有限公司 | 基于接口自动产生验证模型的方法 |
| CN108363567A (zh) * | 2018-02-12 | 2018-08-03 | 盛科网络（苏州）有限公司 | 一种基于数据库的验证平台激励器自动化生成方法 |
| CN110175099A (zh) * | 2019-04-15 | 2019-08-27 | 平安普惠企业管理有限公司 | 接口变动提示方法、装置、计算机设备及存储介质 |
-
2019
- 2019-12-13 CN CN201911284431.4A patent/CN111045948A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106529099A (zh) * | 2016-12-20 | 2017-03-22 | 盛科网络（苏州）有限公司 | 基于接口自动产生验证模型的方法 |
| CN108363567A (zh) * | 2018-02-12 | 2018-08-03 | 盛科网络（苏州）有限公司 | 一种基于数据库的验证平台激励器自动化生成方法 |
| CN110175099A (zh) * | 2019-04-15 | 2019-08-27 | 平安普惠企业管理有限公司 | 接口变动提示方法、装置、计算机设备及存储介质 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111666730A (zh) * | 2020-05-22 | 2020-09-15 | 中国人民解放军国防科技大学 | 基于信号名哈希匹配的Verilog模块接口信号自动连接方法及*** |
| CN111666730B (zh) * | 2020-05-22 | 2022-10-28 | 中国人民解放军国防科技大学 | 基于信号名哈希匹配的Verilog模块接口信号自动连接方法及*** |
| CN112861454A (zh) * | 2021-01-30 | 2021-05-28 | 芯河半导体科技(无锡)有限公司 | 一种基于python实现芯片***顶层自动例化的方法 |
| CN112861454B (zh) * | 2021-01-30 | 2024-02-06 | 芯河半导体科技(无锡)有限公司 | 一种基于python实现芯片***顶层自动例化的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8230370B2 (en) | Circuit design assisting apparatus, computer-readable medium storing circuit design assisting program, and circuit design assisting method | |
| CN109783346B (zh) | 基于关键字驱动的自动化测试方法、装置及终端设备 | |
| US20170270229A1 (en) | Information processing method and device and computer storage medium | |
| CN111045948A (zh) | 模块间接口信号的检查方法、设备和存储介质 | |
| KR100873885B1 (ko) | 설계 검증 장치, 설계 검증 방법 및 ｃａｄ 시스템 | |
| CN114449254A (zh) | 一种准确性高的摄像头模组otp烧录方法及*** | |
| US20230018381A1 (en) | Method for automatically identifying design changes in building information model | |
| CN115238616A (zh) | 一种芯片网表自动修改方法、装置及电子设备 | |
| CN108829903B (zh) | 判定fpga冗余设计的代码与综合后电路一致性的方法和*** | |
| CN103745050A (zh) | 一种管脚映射方法和*** | |
| CN117076228A (zh) | 一种芯片测试的方法及相关组件 | |
| CN113312258A (zh) | 一种接口测试方法、装置、设备及存储介质 | |
| CN116776786A (zh) | 一种芯片验证方法、装置及相关设备 | |
| US6675323B2 (en) | Incremental fault dictionary | |
| CN111259619A (zh) | 配置对象的控制方法、装置、存储介质及验证平台 | |
| CN114091391A (zh) | 芯片验证方法、装置、设备和存储介质 | |
| CN111950231B (zh) | 一种bmc传感器信息检查比对方法及*** | |
| CN110119351B (zh) | 一种测试用例执行方法及装置 | |
| US7149995B2 (en) | Graphical interface to layout processing components and connections | |
| CN112231229A (zh) | Web UI自动化测试方法、***、电子设备及可读存储介质 | |
| CN109710651B (zh) | 数据类型识别方法及装置 | |
| CN101206679B (zh) | 布局图设计规则检查的方法与计算机可读取记录介质 | |
| CN112559331A (zh) | 测试方法和装置 | |
| CN117574817B (zh) | 自适应时序变化的设计自动化验证方法、***及验证平台 | |
| CN112464608B (zh) | 一种pcb中自动化添加地平面测点的方法、***及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province Applicant after: Suzhou Shengke Communication Co.,Ltd. Address before: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit Applicant before: CENTEC NETWORKS (SUZHOU) Co.,Ltd. |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200421 |