CN109521829B

CN109521829B - 一种具有全温段高阶温度补偿的电压基准源电路

Info

Publication number: CN109521829B
Application number: CN201811596082.5A
Authority: CN
Inventors: 陈婷; 张龙
Original assignee: XI'AN AEROSPACE MINXIN TECHNOLOGY CO LTD
Current assignee: XI'AN AEROSPACE MINXIN TECHNOLOGY CO LTD
Priority date: 2018-12-25
Filing date: 2018-12-25
Publication date: 2023-10-31
Anticipated expiration: 2038-12-25
Also published as: CN109521829A

Abstract

本发明提供一种具有全温段高阶温度补偿的电压基准源电路，其特征在于，包括PTAT产生电路模块、非线性负温系数电流产生电路模块、比例叠加输出电路模块、偏置电路模块、高温段温度补偿电路模块和低温段温度补偿电路模块，本发明提供的基准电压源采用多种方式的温度补偿方式对基准进行补偿，大大提高了基准的温度特性。

Description

一种具有全温段高阶温度补偿的电压基准源电路

技术领域

本发明涉及电源领域，具体而言，涉及一种具有全温段高阶温度补偿的电压基准源电路。

背景技术

近年来消费类电子市场持续扩张，集成电路电源领域也在飞速膨胀，伴随着产品性能要求越来越高，电源类IC的性能要求也越来越苛刻。核心模块基准电压源的精度和稳定性直接决定了整个***的精度，为了更好的适应模拟和数模混合电路的发展，基准电压源的发明性能需要进一步的提高，为整个电路提供一个稳定的随温度变化波动小的基准源，但是现有技术领域中，一般的基准只进行了一阶补偿难以达到较低的温度系数。

发明内容

为了解决上述技术问题，本发明提出以下技术方案：

一种具有全温段高阶温度补偿的电压基准源电路，包括PTAT产生电路模块、非线性负温系数电流产生电路模块、比例叠加输出电路模块、偏置电路模块、高温段温度补偿电路模块和低温段温度补偿电路模块。

进一步方案，

PTAT产生电路模块包括第1电阻R1、第1P型MOS管M1、第2P型MOS管M2、第1NPN型三极管、第2NPN型三极管、第3NPN型三极管、第4NPN型三极管、第6NPN型三极管、第7NPN型三极管；

其中第1NPN型三极管的集电极、第3NPN型三极管的发射极与第2NPN型三极管的基极连接，第1NPN型三极管的基极与第2NPN型三极管的集电极、第4NPN型三极管的发射极连接，第1NPN型三极管的发射极接地，第1电阻R1的一端连接第2NPN型三极管的发射极另一端接地，第3NPN型三极管的基极与第3NPN型三极管的集电极极、第4NPN型三极管的基极、第6NPN型三极管的发射极连接，第4NPN型三极管的集电极与第7NPN型三极管的发射极，第6NPN型三极管的集电极与第6NPN型三极管的基极、第1P型MOS管M1的漏极、第7NPN型三极管的基极连接，第1P型MOS管M1的栅极接偏置电压VB1，第7NPN型三极管的集电极与第2P型MOS管M2的漏极、第2P型MOS管M2的栅极连接。

进一步方案，

非线性负温系数电流产生电路模块包括第5NPN型三极管、第2电阻R2；

第5NPN型三极管的基极与第4NPN型三极管的基极连接，第5NPN型三极管的集电极与第4NPN型三极管的集电极连接，第2电阻R2的一端连接第5NPN型三极管的发射极另一端接地。

进一步方案，

比例叠加输出电路模块由第3P型MOS管M3、第8NPN型三极管Q8、第3电阻R3、第4电阻R4、第5电阻R5构成；

第3P型MOS管M3的栅极接第2P型MOS管M2的栅极连接，第3P型MOS管M3的源级接电源，第8NPN型三极管Q8的发射极接地，第8NPN型三极管Q8的基极与第8NPN型三极管Q8的集电极、第5电阻R5的一端连接，第5电阻R5的另一端与第4电阻R4的一端连接，第4电阻R4的一端第3电阻R3的一端连接，第3电阻R3的另一端与第3P型MOS管M3的漏端连接。

进一步方案，

偏置电路模块由第4P型MOS管M4、第5P型MOS管M5、第6P型MOS管M6、第16P型MOS管M16、第9NPN型三极管Q9、第10NPN型三极管Q10、第11NPN型三极管Q11、第6电阻R6、第7电阻R7、第8电阻R8、第9电阻R9、第10电阻R10以及运算放大器AMP构成；

第9NPN型三极管Q9的基极与第3NPN型三极管Q3的基极连接，第9NPN型三极管Q9的发射极与第10NPN型三极管Q10的集电极连接，第10NPN型三极管Q10的基极与第2NPN型三极管Q2的基极连接，第10NPN型三极管Q10的发射极与第6电阻R6的一端连接，第6电阻R6的另一端与第11NPN型三极管Q11的发射极接地，第4P型MOS管M4的漏极与第4P型MOS管M4的栅极、第6P型MOS管M6的栅极、第9NPN型三极管Q9的集电极连接，第4P型MOS管M4的源极与第5P型MOS管M5的源极、第6P型MOS管M6的源极连接并接至电源，第5P型MOS管M5的漏极与运算放大器AMP的正输入端、第7电阻R7的一端连接，第7电阻R7的另一端接第11NPN型三极管Q11的集电极、第11NPN型三极管Q11的基极连接，第6P型MOS管M6的漏极与第16P型MOS管M16的源极连接，第16P型MOS管M16的栅极接运算放大器AMP的输出端，第16P型MOS管M16的漏极与运算放大器AMP的负输入端、第8电阻R8的一端连接，第9电阻R9的两端分别与第8电阻R8、第10电阻R10连接。

进一步方案，

高温段温度补偿电路模块包括第7P型MOS管M7、第8P型MOS管M8、第9P型MOS管M9以及第13N型MOS管M13、第14N型MOS管M13，低温段温度补偿电路模块包括第10P型MOS管M10、第11P型MOS管M11、第12P型MOS管M12；

第7P型MOS管M7的栅极与第6P型MOS管M6的栅极、第10P型MOS管M10的栅极连接，第7P型MOS管M7的源级接电源，第7P型MOS管M7的漏极与第8P型MOS管M8的源级、第9P型MOS管M9的源极连接，第8P型MOS管M8的漏极与第12P型MOS管M12的漏极、第15N型MOS管M15的栅极、第15N型MOS管M15的漏极连接，第9P型MOS管M9的漏极与第13N型MOS管M13的漏极、第13N型MOS管M13的栅极、第14N型MOS管M14的栅极连接，第13N型MOS管M13的源极与第14N型MOS管M14的源极、第15N型MOS管M15的源极连接至地端，第10P型MOS管M10的漏极与第12P型MOS管M12的源极、第11P型MOS管M11的漏极连接。

采用上述技术方案的有益效果是：

本发明提供的基准电压源采用多种方式的温度补偿方式对基准进行补偿，有效的降低输出电压的温度系数，提高了基准电压的稳定性，为高精度电路提供精准的基准电压源。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本发明全温段高阶补偿基准电压源；

图2是一阶补偿后的基准电压VREF1温度特性曲线；

图3是中温段高阶补偿后的基准电压VREF2温度特性曲线；

图4是叠加高低温段补偿后的基准电压VREF温度特性曲线；

具体实施方式

如图1所示，本发明所涉及的全温范围高阶补偿基准源包括传统的一阶温度补偿、中温段高阶温度补偿，高温段温度补偿、低温段温度补偿几种补偿方式，将附图1电路大致分为一阶温度补偿电路、中温段温度补偿电路、偏置电压产生电路、高低温温度补偿电路4个部分，以下对将这4个部分分别进行分析描述。

其中一阶温度补偿电路包括NPN型三极管Q1、Q2、Q3、Q4、Q6、Q7、Q8，P型MOS管M1、M2、M3，电阻R1、R3、R4、R5。P型MOS管M1的栅极接一个偏置电压VB1，取NPN型三极管Q2的面积n倍于NPN型三极管Q4的面积，NPN型三极管Q1的面积等于三极管Q3的面积。

NPN型三极管Q1、Q2、Q3、Q4与电阻R1产生IPTAT电流I3，IPTAT电流为：P型MOS管M3与PMOS管M2接成1：m倍的电流镜形式，M3支路的镜像电流为m×I3。取NPN型三极管Q8的集电极电压为VBE8、R＝R3+R4+R5，一阶温度补偿所得电压为：/>一阶补偿后的温度特性曲线如附图2，呈现下凹的趋势，VBE是一个与温度相关的复杂函数，VBE的温度系数不是线性的，而是由多项式表征的曲线形式。

三极管基极发射极电压VBE的完整表达式VBE＝VG0+VTln(EG)-VT(γ-α)lnT，式中VG0为硅的带隙电压，E、G均是与温度无关的参数，α是集电极电流随温度变化的系数，γ为迁移率随温度变化的系数，从公式中可得，VTln中包含了VBE对温度的高次非线性量。一阶温度补偿只是对表达式中的一阶项进行抵消，因此，通过传统的线性补偿并不能补偿带隙基准电压中的高次项，要进一步提高基准电压的温度稳定性需要引入非线性量对基准进行非线性补偿。

在本发明中的中温段高阶补偿部分是在一阶补偿电路上增加了由三极管Q5与电阻R2所在的支路，使这条支路产生一个非线性的负温度系数电流I4。I4＝INL＝(VBE3+VBE4-VBE5)/R2，上式中INL表示与温度变化呈非线性电流。I4为非线性温度系数电流的产生的条件为：设置合理的工作点使三极管Q5工作在饱和区的边缘。由三极管的特性可知NPN管的放大系数并不是常数，它的值取决于晶体管的工作条件。当三极管NPN工作于饱和区时，它的放大系数随温度变化呈现非线性变化。所产生的电流I4也就是INL叠加在IPTAT电流I3上通过PMOS管M2和M3镜像叠加到VREF所在的支路上，对一阶基准输出电压VFEF1进行高阶补偿。引入非线性电流INL补偿的的基准输出电压VREF2为：VREF2＝V_BE8+IPTAT×R+I_NL×R。基准输出电压VREF2随温度变化特性如附图3，VREF2的温度特性曲线呈类似正弦趋势。

本电路中的偏置电路部分用来产生和温度无关的偏置电压。如图1所示，P型MOS管M5、M4、M6为镜像管，P型MOS管M4所在的支路产生一个IPTAT电流，通过P型MOS管M5的镜像叠加在NPN型三极管Q11以及电阻R7上产生一个一阶与温度无关的电压作为运算放大器AMP的正向输入端电压。运算运算放大器AMP的负向输入端电压跟随正向输入端电压产生一个一阶与温度无关的电压值，通过电阻R8、R9、R10的分压产生一阶与温度无关的偏置电压Va和Vb。这里的偏置电路为高低温段温度补偿电路提供偏置电压。

对基准进行高温段温度补偿和低温段温度补偿部分包括P型MOS管M7、M10、M8、M9、M11、M12和N型MOS管M13、M14、M15。其中P型MOS管M8接偏置电压Vb、M11接偏置电压Va，P型MOS管M9与M12接共同的具有负温系数的偏置电压VB2。N型MOS管M13、M14为电流镜用来镜像P型MOS管M9产生的电流。利用这一特点，设置合理的偏置电压，使P型MOS管M9、M11工作在亚阈值区，这部分电路的功能是产生低温段温度补偿电流I1和高温段温度补偿电流I2。

利用MOS管的亚阈值区实现与基准温度特性高阶补偿的机理为：工作在亚阈值区的MOS管亚阈值区电流表达式可得出被偏置于亚阈值区MOS漏极电流ID随VGS的变化规律呈指数关系。在本发明中，PMOS管M7、M10所在支路的电流与温度成正线性关系，MOS管M9、M12接与温度成负线性关系的偏置电压VB2，Va、Vb是与温度不相关的电压。Vb<VB2<Va，使P型MOS管M12工作在饱和区、P型MOS管M11工作在亚阈值区与截止区的临界点，在高温段，随温度的升高VB2进一步减小，P型MOS管M11的栅源电压VGS线性增大，流经P型MOS管M11的电流表现为随温度降低呈指数型变大。P型MOS管M8工作在饱和区，P型MOS管M9工作在亚阈值区与截止区临界点，在低温段随温度的升高VB2变小，P型MOS管M9的栅源电压VGS线性减小，则流经PMOS管M9的电流表现为随温度升高呈指数型变大。

通过以上分析，结合附图3，电流I1实现对低温段基准电压进行温度补偿，电流I2实现对高温段基准电压进行温度补偿。低温段补偿电流I1通过端口IIN1接至基准输出支路电阻R3、R4之间，高温段补偿电流I2通过端口IIN2接至基准输出支路电阻R4、R5之间。两路电流I1和I2都叠加在基准输出电路上，输出电压VREF＝VREF+I1×(R4+R5)+I2×R5。经过多种补偿方式得到的最终基准电压温度特性曲线如附图4。可得，最终基准输出电压VREF的温度特性曲线在各个温度段都得到很好补偿。

虽然在上文中已经参考了一些实施例对本发明进行描述，然而在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效无替换其中的技术点，尤其是，只要不存在技术冲突，本发明所纰漏的各种实施例中的各项特征均可通过任一方式结合起来使用，在本发明中未对这些组合的情况进行穷举行的描述仅仅是处于省略篇幅和节约资源的考虑。因此，本发明并不局限于文中公开的特定实施例，而且包括落入权利要求。

Claims

1.一种具有全温段高阶温度补偿的电压基准源电路，其特征在于，包括PTAT产生电路模块、非线性负温系数电流产生电路模块、比例叠加输出电路模块、偏置电路模块、高温段温度补偿电路模块和低温段温度补偿电路模块；

所述PTAT产生电路模块包括第1电阻R1、第1 P型MOS管M1、第2P型MOS管M2、第1NPN型三极管、第2NPN型三极管、第3NPN型三极管、第4NPN型三极管、第6NPN型三极管、第7NPN型三极管，其中所述第1 NPN型三极管的集电极、第3 NPN型三极管的发射极与第2 NPN型三极管的基极连接，所述第1 NPN型三极管的基极与第2 NPN型三极管的集电极、第4 NPN型三极管的发射极连接，所述第1 NPN型三极管的发射极接地，所述第1电阻R1的一端连接第2 NPN型三极管的发射极另一端接地，所述第3NPN型三极管的基极与第3 NPN型三极管的集电极、第4NPN型三极管的基极、第6 NPN型三极管的发射极连接，所述第4 NPN型三极管的集电极与第7 NPN型三极管的发射极连接，所述第6 NPN型三极管的集电极与第6 NPN型三极管的基极、第1 P型MOS管M1的漏极、第7 NPN型三极管的基极连接，所述第1 P型MOS管M1的栅极接偏置电压VB1，所述第7 NPN型三极管的集电极与第2 P型MOS管M2的漏极、第2 P型MOS管M2的栅极连接；

所述非线性负温系数电流产生电路模块包括第5 NPN型三极管、第2电阻R2；所述第5NPN型三极管的基极与第4NPN型三极管的基极连接，所述第5 NPN型三极管的集电极与第4NPN型三极管的集电极连接，所述第2电阻R2的一端连接第5 NPN型三极管的发射极另一端接地；

所述比例叠加输出电路模块由第3 P型MOS管M3、第8NPN型三极管Q8、第3电阻R3、第4电阻R4、第5电阻R5构成；所述第3 P型MOS管M3的栅极接第2 P型MOS管M2的栅极连接，所述第3P型MOS管M3的源级接电源，所述第8 NPN型三极管Q8的发射极接地，所述第8 NPN型三极管Q8的基极与第8 NPN型三极管Q8的集电极、第5电阻R5的一端连接，所述第5电阻R5的另一端与第4电阻R4的一端连接，所述第4电阻R4的另一端与第3电阻R3的一端连接，所述第3电阻R3的另一端与第3 P型MOS管M3的漏极连接；

所述偏置电路模块由第4 P型MOS管M4、第5 P型MOS管M5、第6 P型MOS管M6、第16 P型MOS管M16、第9 NPN型三极管Q9、第10 NPN型三极管Q10、第11 NPN型三极管Q11、第6电阻R6、第7电阻R7、第8电阻R8、第9电阻R9、第10电阻R10以及运算放大器AMP构成；所述第9 NPN型三极管Q9的基极与第3 NPN型三极管Q3的基极连接，所述第9 NPN型三极管Q9的发射极与第10 NPN型三极管Q10的集电极连接，所述第10 NPN型三极管Q10的基极与第2 NPN型三极管Q2的基极连接，第10 NPN型三极管Q10的发射极与第6电阻R6的一端连接，所述第6电阻R6的另一端与第11 NPN型三极管Q11的发射极接地，所述第4 P型MOS管M4的漏极与第4 P型MOS管M4的栅极、第6 P型MOS管M6的栅极、第9 NPN型三极管Q9的集电极连接，所述第4 P型MOS管M4的源极与第5 P型MOS管M5的源极、第6 P型MOS管M6的源极连接并接至电源，所述第5 P型MOS管M5的漏极与运算放大器AMP的正输入端、第7电阻R7的一端连接，所述第7电阻R7的另一端与第11 NPN型三极管Q11的集电极、第11 NPN型三极管Q11的基极连接，所述第6 P型MOS管M6的漏极与第16 P型MOS管M16的源极连接，第16 P型MOS管M16的栅极接运算放大器AMP的输出端，第16 P型MOS管M16的漏极与运算放大器AMP的负输入端、第8电阻R8的一端连接，第8电阻R8的另一端与第9电阻R9的一端连接，第9电阻R9的另一端与第10电阻R10一端连接，第10电阻R10的另一端接地；

所述高温段温度补偿电路模块包括第7 P型MOS管M7、第8 P型MOS管M8、第9 P型MOS管M9以及第13 N型MOS管M13、第14 N型MOS管M14，低温段温度补偿电路模块包括第10 P型MOS管M10、第11 P型MOS管M11、第12 P型MOS管M12；所述第7 P型MOS管M7的栅极与第6 P型MOS管M6的栅极、第10 P型MOS管M10的栅极连接，所述第7 P型MOS管M7的源级接电源，所述第7P型MOS管M7的漏极与第8 P型MOS管M8的源级、第9 P型MOS管M9的源极连接，所述第8 P型MOS管M8的漏极与第12 P型MOS管M12的漏极、第15 N型MOS管M15的栅极、第15 N型MOS管M15的漏极连接，所述第9 P型MOS管M9的漏极与第13 N型MOS管M13的漏极、第13 N型MOS管M13的栅极、第14 N型MOS管M14的栅极连接，所述第13 N型MOS管M13的源极与第14 N型MOS管M14的源极、第15 N型MOS管M15的源极接地，所述第10 P型MOS管M10的漏极与第12 P型MOS管M12的源极、第11 P型MOS管M11的漏极连接。