CN109495095A - 带保护功能的增强型GaN功率器件栅驱动电路 - Google Patents

Abstract

本发明公开了一种带保护功能的增强型GaN功率器件栅驱动电路，包括接口电路H、接口电路L、死区产生电路、电平移位电路、低端延迟匹配电路、驱动电路H、驱动电路L、欠压封锁电路H、欠压封锁电路L、过流保护电路和过热保护电路；该驱动电路可以自动检测芯片过热、电源电压欠压或者过流现象，并关闭GaN功率器件进行保护，保证其工作特性处于安全区。

Description

带保护功能的增强型GaN功率器件栅驱动电路

技术领域

本发明属于集成电路设计领域，更具体地，涉及一种应用于GaN功率器件的具有保护功能的栅极驱动电路。

技术背景

以硅材料为基础的传统电力电子功率器件已逐步逼近其理论极限，难以满足电力电子技术高频化和高功率密度化的发展需求。与传统的Si器件相比，GaN器件展现了其在导通电阻和栅极电荷上的优势，可以使功率转换器实现更小体积、更高频率及更高效率，从而在汽车、通信、工业等领域中具有广阔的应用前景。开关频率的提高，不仅能有效地减小***电路中电容、电感及变压器的尺寸，而且还可以抑制干扰、减小纹波、改善电源***单位增益带宽从而提高其动态响应性能。而高速的栅极驱动电路用于驱动GaN功率器件，使得整个功率转换器达到高效率且减小电路面积，节省成本。

图1示出了功率模块中最常用的典型GaN半桥驱动电路框图。如图1所示，典型的GaN半桥驱动电路分为高端和低端两路通道，采用自举升压的方式，两路低压输入通道。在低端功率GaN器件导通期间，开关节点(SW)被下拉至地，此时VDD通过自举二极管给自举电容充电使得自举电容两端电压差接近VDD。当下端管关闭时，高端输入信号将高端管开启，开关节点电压上升至VIN，即VSW上升至VIN。由于自举电容两端电压不变，故自举电压轨HB被自举到VSW+VDD。高端电路始终保持VHB–VSW≈VDD。而HB被自举电容自举时，自举二极管的阴极电压为高电位，高于阳极电压VDD，因此自举二极管反偏截止。

GaN功率器件中目前广为应用的为GaN FETs，其与Si MOSFET相比主要有以下特点：在同样的耐压下导通电阻和器件体积小；开关速度快；电流密度大，功率密度高。GaNFETs的这些特点保证了GaN FETs在未来功率电子应用领域具有非常广阔的前景与市场。但是也存在一些需要特别注意的因素：阈值电压低；栅源电压上限VGS(MAX)低；可反向导通。上述需特别考虑的因素在驱动GaN器件时会带来一些问题，导致目前传统的用于MOS功率器件的驱动电路并不适用于GaN功率器件。GaN功率器件通常用在高频开关频率下(MHz以上)，尤其是开关频率达到10MHz之后，传统栅极驱动较大的延时(几十纳秒)就会占开关周期比例过大，甚至导致逻辑错误，进而限制了开关频率无法升高。并且GaN FETs的超高工作频率，GaN FETs的可靠性保护将变得异常重要。因此很有必要提供一种具有保护功能的栅驱动电路。

发明内容

本发明的目的是克服现有栅驱动电路的不足，提供一种应用于GaN功率器件的具有保护功能的栅极驱动电路。

本发明的目的可以通过以下技术方案实现：

一种带保护功能的增强型GaN功率器件栅驱动电路，其特征是：包括接口电路H、接口电路L、死区产生电路、电平移位电路、低端延迟匹配电路、驱动电路H、驱动电路L、欠压封锁电路H、欠压封锁电路L、过流保护电路和过热保护电路；

所述带保护功能的增强型GaN功率器件栅驱动电路的连接关系为：接口电路H的正负逻辑输出端连接到死区产生电路的第一和第二输入端；接口电路L的正负逻辑输出端连接到死区产生电路的第三和第四输入端；欠压封锁电路L的检测输出端连接到死区产生电路的第五输入端；过流保护电路的检测输出端连接到死区产生电路的第六输入端；过热保护电路的检测输出端连接到死区产生电路的第七输入端；欠压封锁电路H的检测输出端连接到死区产生电路的第八输入端；死区产生电路的第一输出端连接到电平移位电路的控制信号输入端，死区产生电路的第二输出端连接到低端延迟匹配电路的控制信号输入端；电平移位电路的信号输出端连接到驱动电路H；低端延迟匹配电路的信号输出端连接到驱动电路L。

所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述电平移位电路、驱动电路H和欠压封锁电路H构成的H端驱动模块，H端驱动模块需要做在一个具有浮动电位的高压阱中。

所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述过流保护电路、欠压封锁电路H、欠压封锁电路L和过热保护电路的检测输出端分别发出OC、UV_HH、UV_HL和OH触发信号；当带保护功能的增强型GaN功率器件栅驱动电路工作状态正常时，OC、UV_HH、UV_HL和OH触发信号均为逻辑低电平；当带保护功能的增强型GaN功率器件栅驱动电路发生过热时，过温保护电路发出的OH触发信号变为逻辑高电平；当带保护功能的增强型GaN功率器件栅驱动电路的电源电压发生欠压时，欠压封锁电路H发出的UV_HH或者欠压封锁电路L发出的UV_HL触发信号变为逻辑高电平；当带保护功能的增强型GaN功率器件栅驱动电路的电流超过设定值时，过流保护电路发出的OH触发信号变为逻辑高电平；当OC、UV_HH、UV_HL和OH触发信号中任何一个或者同时出现由低电平向高电平触发改变时，死区产生电路就会关闭驱动电路H、驱动电路L，以保护带保护功能的增强型GaN功率器件栅驱动电路；所述逻辑低电平为地电平，逻辑高电平为电压较低电平高的电平。

所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述欠压封锁电路H和欠压封锁电路L使用相同的欠压封锁电路；所述欠压封锁电路包括3个电压检测电阻、1个偏置电阻、1个电压钳位二极管、1个滤波电容C1、8个NMOS管和8个PMOS管；

所述欠压封锁电路的连接关系为：第一电压检测电阻R1的上端接高侧电压VCC，第一电压检测电阻R1的下端接第二电压检测电阻R2的上端、滤波电容C1的上端和第一NMOS管M1的栅端；第二电压检测电阻R2的下端接第三电压检测电阻R3的上端和第十六NMOS管M16的漏端；第三电压检测电阻R3和滤波电容C1的下端均接低侧电压COM；第一NMOS管M1的漏端连接到第三PMOS管M3的漏端和栅端，还连接到第四PMOS管的M4的栅端；第一NMOS管M1的源端连接到第二NMOS管M2的源端；第二NMOS管M2的栅端连接到钳位二极管DZ1的正端和第六PMOS管M6的漏端，第二NMOS管M2的漏端连接到第四PMOS管的M4的漏端和第九PMOS管M9的栅端；第五NMOS管M5的漏端连接到第一NMOS管M1的源端和第二NMOS管M2的源端，第五NMOS管M5的栅端连接到第十NMOS管M10的和第十一NMOS管M11的栅端，第五NMOS管M5的栅端还连接到第十NMOS管M10的漏端和第八PMOS管M8的漏端；第六PMOS管M6的栅端连接到第七PMOS管M7的栅端和漏端，以及偏置电阻R4的上端；第六PMOS管M6的栅端还连接到第八PMOS管M8的栅端；第十一NMOS管M11的漏端连接到第九PMOS管M9的漏端，还连接到第十三NMOS管M13和第十二PMOS管M12的栅端；第十三NMOS管M13和第十二PMOS管M12的漏端相连，还连接到第十五NMOS管M15和第十四PMOS管M14的栅端；第十五NMOS管M15和第十四PMOS管M14的漏端相连，还连接到第十六NMOS管M16的栅端；除第一NMOS管M1的源端和第二NMOS管M2之外的其他NMOS管的源端均连接到低侧电压COM，所有NMOS管的衬底端均连接到低侧电压COM，所有PMOS管的源端均连接到高侧电压VCC，所有PMOS管的衬底端均连接到高侧电压VCC。

所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述过热保护电路包括2个温度检测电阻、3个偏置电阻、1个电压钳位二极管Z91、1个滤波电容C91、4个NMOS管和9个PMOS管；

所述过热保护电路的连接关系为：第一温度检测电阻Rtd的上端连接到第二温度检测电阻Rd的下端，还连接到第九一PMOS管M91的栅端；第一温度检测电阻Rtd的下端连接到还连接到地电平；第二温度检测电阻Rd的上端连接到电源电压；第九一PMOS管M91的漏端连接到第九三NMOS管M93的漏端和栅端，还连接到第九四NMOS管M94的栅端；第九一PMOS管M91的源端连接到第九二PMOS管M92的源端和第九五PMOS管M95的漏端；第九二PMOS管M92的栅端连接第九二偏置电阻R92的上端和第九一偏置电阻R91的下端；第九二偏置电阻R92的下端连接到地电平；第九一偏置电阻R91的上端连接第九六PMOS管M96的漏端和电压钳位二极管Z91的阳极；电压钳位二极管Z91的负端连接到地电平；第九五PMOS管M95的栅端连接第九六PMOS管M96的栅端，还连接第九七PMOS管M97的栅端、第九一一PMOS管M911的栅端和第九八PMOS管M98的栅端，还连接第九八PMOS管M98的漏端；第九四NMOS管M94的漏端连接第九二PMOS管M92的漏端，还连接到第九一一PMOS管M911的漏端和第九九NMOS管M99的栅端；第九九NMOS管M99的漏端连接第九七PMOS管M97的漏端和第九一零PMOS管M910的栅端，还连接到滤波电容C1的上端；还连接到第九一三NMOS管M913和第九一二PMOS管M912的栅端；第九一一PMOS管M911的源端连接到第九一零PMOS管M910的漏端；滤波电容C91的下端接地电平；第九一三NMOS管M913的和第九一二PMOS管M912漏端相连，并输出判别信号OH；除第九一PMOS管M91、第九二PMOS管M92和第九一一PMOS管M911以外的其余PMOS管的源端均接电源电压；所有PMOS管的衬底均接电源电压，所有NMOS管的源端和衬底均接地电平。

所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述过流保护电路包括2个电流检测电阻、5个偏置电阻、1个电压钳位二极管Z101、1个整流二极管D101、1个滤波电容C101、2个三极管、7个NMOS管和6个PMOS管；

所述过流保护电路连接关系为：第一电流检测电阻Rd1的上端连接到第二电流检测电阻Rd2的上端，还连接到第一三极管Q1的基极和待检测电流输入端；第一电流检测电阻Rd1的下端连接到第二电流检测电阻Rd2的下端，还连接到地电平；第一三极管Q1的集电极连接到第一零六NMOS管M106的源端，第一三极管Q1的发射极连接到第一零三偏置电阻R103的上端和第二三极管Q2的发射极；第二三极管Q2的基极连接第一零二偏置电阻R102的上端和第一零一偏置电阻R101的下端；第一零二偏置电阻R102的下端连接到地电平；第一零一偏置电阻R101的上端连接第一零五偏置电阻R105的下端和电压钳位二极管Z101的阳极；电压钳位二极管Z101的负端连接到地电平；第一零五偏置电阻R105的上端接电源电压；第一零六NMOS管M106的漏端连接到第一零一PMOS管M101的漏端和栅端，还连接到第一零二PMOS管M102的栅端和第一零四PMOS管M104的栅端；第一零二PMOS管M102的漏端连接到第一零七NMOS管M107的漏端，还连接到第一零三PMOS管M103的漏端和栅端，还连接到第一零五PMOS管M105的栅端；第一零四PMOS管M104的漏端连接到第一零八NMOS管M108的漏端；第一零五PMOS管M105的漏端连接到第一零九NMOS管M109的漏端；第一零八NMOS管M8的源端连接到第一一零NMOS管M110的漏端，还连接到第一一三NMOS管M113和第一一二PMOS管M112的栅端；第一零九NMOS管M109的源端连接到第一一一NMOS管M111的漏端和栅端；第一一三NMOS管M113的和第一一二PMOS管M112漏端相连，并输出判别信号OC；滤波电容C101的下端接地电平，滤波电容C101的上端连接到第一零四偏置电阻R104的下端和整流二极管D1的阳极，滤波电容C101的上端还连接到第一零六NMOS管M106、第一零七NMOS管M107、第一零八NMOS管M108和第一零九NMOS管M109的栅端，滤波电容C101的上端还连接到第一一二PMOS管M112的源端；除第一一二PMOS管M112以外的其余PMOS管的源端均接电源电压；第一一一NMOS管M111、第一零一NMOS管M113和第一一零NMOS管M110的源端均接地电平；所有PMOS管的衬底均接电源电压，所有NMOS管的衬底均接地电平。

本发明的优点是：自动检测GaN功率芯片过热、电源电压欠压或者过流现象，并关闭芯片内部的主要功率消耗元件，保证GaN功率器件处于工作安全区。

附图说明

图1示出了根据现有技术的典型的GaN半桥驱动电路框图；

图2为本发明带保护功能的增强型GaN功率器件栅驱动电路框图；

图3为本发明接口电路的原理图；

图4为本发明死区产生电路的原理图；

图5为本发明电平移位电路的原理图；

图6为本发明低端延迟匹配电路的原理图；

图7为本发明驱动电路的原理图；

图8为本发明欠压封锁电路的原理图；

图9为本发明过热保护电路的原理图；

图10为本发明过流保护电路的原理图。

具体实施方式

下面结合附图和实例对本发明进行进一步详细的说明。

如图2所示，一种带保护功能的增强型GaN功率器件栅驱动电路，包括接口电路H、接口电路L、死区产生电路、电平移位电路、低端延迟匹配电路、驱动电路H、驱动电路L、欠压封锁电路H、欠压封锁电路L、过流保护电路和过热保护电路。

图2所示电路的连接关系为：接口电路H的正负逻辑输出端连接到死区产生电路的第一和第二输入端；接口电路L的正负逻辑输出端连接到死区产生电路的第三和第四输入端；欠压封锁电路L的检测输出端连接到死区产生电路的第五输入端；过流保护电路的检测输出端连接到死区产生电路的第六输入端；过热保护电路的检测输出端连接到死区产生电路的第七输入端；欠压封锁电路H的检测输出端连接到死区产生电路的第八输入端；死区产生电路的第一输出端连接到电平移位电路的控制信号输入端，死区产生电路的第二输出端连接到低端延迟匹配电路的控制信号输入端；电平移位电路的信号输出端连接到驱动电路H；低端延迟匹配电路的信号输出端连接到驱动电路L。

图2所示电路，两路5V的输入逻辑方波信号输入信号经过接口电路、死区产生电路、电平位移电路和低端延迟匹配电路。被转换成L端0—5V的驱动信号和H端以VS为参考的幅值为5V的驱动信号，并且两路信号的相位相匹配。驱动信号然后进入驱动模块，包括两个相同的输出级驱动电路。不同之处在于，电平移位电路、驱动电路H和欠压封锁电路H构成的H端驱动模块，H端驱动模块需要做在一个具有浮动电位的高压阱中，阱电位最高可以浮动至超高压，如600V。输出级使用很多的LDMOS元胞并联，使输出的驱动信号具有一定的功率处理能力。H端信号经过电平位移电路后，相比于L端信号产生了一定的延迟，对于中高频的应用，这段时间已经造成了两端信号相位的不匹配，会影响***的正常工作。因此，必须在L端信号通路上加入延迟匹配电路，达到两端信号的相位的匹配。

由于GaN FETs工作频率相当高，为保证功率器件的可靠性，防止出现意外，本发明设计了4种保护措施，包括过流保护电路、欠压封锁电路H、欠压封锁电路L和过热保护电路，4个电路的检测输出端分别发出OC、UV_HH、UV_HL和OH触发信号。当带保护功能的增强型GaN功率器件栅驱动电路工作状态正常时，OC、UV_HH、UV_HL和OH触发信号均为逻辑低电平；当带保护功能的增强型GaN功率器件栅驱动电路发生过热时，过温保护电路发出的OH触发信号变为逻辑高电平；当带保护功能的增强型GaN功率器件栅驱动电路的电源电压发生欠压时，欠压封锁电路H发出的UV_HH或者欠压封锁电路L发出的UV_HL触发信号变为逻辑高电平；当带保护功能的增强型GaN功率器件栅驱动电路的电流超过设定值时，过流保护电路发出的OH触发信号变为逻辑高电平；当OC、UV_HH、UV_HL和OH触发信号中任何一个或者同时出现由低电平向高电平触发改变时，死区产生电路就会关闭驱动电路H、驱动电路L，以保护带保护功能的增强型GaN功率器件栅驱动电路。所述逻辑低电平为地电平，逻辑高电平为电压较低电平高的电平。

图3为本发明接口电路的一种具体实现原理图。输入端口IN接收来自芯片外部前端控制电路中产生的PWM控制信号，一般为5V的方波信号，该控制信号输入到比较器的负端，与比较器正端的基准电压进行比较。当输入电压大于基准电压时，比较器输出低电位，经过低通滤波电阻与低通滤波电容组成的滤波网络，实现噪声信号的消除，最终得到比较纯净的方波信号，输出信号OUT1与输入信号IN同相，OUT2与IN反相，OUT1与OUT2的幅值均为15V，即接口电路完成了5V—15V的电平位移的功能。本发明所述的接口电路H和接口电路L均可以采用图3所示电路实现。

图4为本发明死区产生电路的一种具体实现原理图。输入信号来自接口电路的输出，其中H1和L2同相，均与输入信号HIN同相，H2和L1同相，均与输入信号LIN同相。FAULT信号是***控制信号，OC为过流保护电路的输出，OH是过热保护电路的输出，UV_HH是欠压封锁电路H的输出，UV_HL是欠压封锁电路L的输出。当FAULT信号为高，或者电路出现过热、过流或者电源电压发生欠压时，使死区电路的输出为恒定的低电平，后级电路停止工作，直至电路解除危险。产生死区的普遍方式是采用延迟电路，使输入的两路信号产生相位差，接着再对输入信号进行逻辑运算，便得到一个死区时间。该死区时间的大小由延迟电路产生的延迟时间决定，因此延迟电路时死区电路的核心。延迟电路可以采用反相器和RC网络。

图5为本发明电平移位电路的一种具体实现原理图。高压电平位移电路是整体栅驱动芯片中功耗最大的电路结构，有研究数据表明，其功耗约占整个芯片功耗的80％以上。为了实现高压的电平位移，电路中还必须包括耐高压的高压LDMOS器件。该电路包括脉冲产生与整形电路、高压LDMOS器件、比较器A、比较器B、或非门NOR1、滤波电路和RS触发器。

图5所示电路的工作原理如下：脉冲产生和整形电路将输入信号OUT_H转化为一路窄脉冲信号，脉冲分别对应于方波的上升沿和下降沿，信号的频率加倍。OUT_H还控制着M51的开启与关断。当OUT_H为低时，M51管关断，LDMOS与两个电阻形成支路，LDMOS栅极为高电平时，LDMOS开启，LDMOS漏端电位为较VB低的VH；LDMOS栅极为低电平时，LDMOS关断，支路无电流，LDMOS漏极点电位为VB。当OUT_H为高时，M51管开启，电阻网络并联接入LDMOS的源极，LDMOS栅极为高时，LDMOS开启，LDMOS漏极点电位为较VB低的VL，且VL<VH；当LDMOS栅极电位为低时，LDMOS关断。比较器A和比较器B，将LDMOS漏极电位分别与基准电压进行比较，输出两路脉冲信号，通过或非门进行逻辑运算后，得到上升沿和下降沿的两路窄脉冲。两路脉冲经过滤波电路滤除信号中的干扰和噪声，再通过RS触发器被还原为一路方波信号，该方波信号的幅值在VB和VS之间。

图6为本发明低端延迟匹配电路的一种具体实现原理图。从结构上看，该延迟匹配电路与图5所示电平位移电路中的脉冲整形电路和滤波电路类似，先采用交叉耦合电路，使信号的上升沿和下降沿更加陡峭，再经过RC网络，实现信号的延迟。

由于功率器件的栅极寄生电容比较大，为了保障栅极电容能快速充放电，使器件迅速的饱和导通和可靠关断，要求驱动电路的输出阻抗小，输出电流大。因此，高低端两路信号在输出级均增加驱动电路，以增强信号的电流能力，并且减小电路的输出阻抗。图7为本发明驱动电路的一种具体实现原理图。输出级驱动电路由反相器链，M71和M72组成。M71和M72管所在支路决定了驱动电路的输出电流，同时也决定了电路的输出电阻。正常工作时，M71管和M72管交叉导通，由于M71是PMOS器件，M72是NMOS器件，因此两管的栅极驱动信号相同。

本发明欠压封锁电路H和欠压封锁电路L使用相同的欠压封锁电路结构，图8为欠压封锁电路的一种具体实现原理图。包括3个电压检测电阻、1个偏置电阻、1个电压钳位二极管、1个滤波电容C1、8个NMOS管和8个PMOS管。图8所示电路的连接关系为：第一电压检测电阻R1的上端接高侧电压VCC，第一电压检测电阻R1的下端接第二电压检测电阻R2的上端、滤波电容C1的上端和第一NMOS管M1的栅端；第二电压检测电阻R2的下端接第三电压检测电阻R3的上端和第十六NMOS管M16的漏端；第三电压检测电阻R3和滤波电容C1的下端均接低侧电压COM；第一NMOS管M1的漏端连接到第三PMOS管M3的漏端和栅端，还连接到第四PMOS管的M4的栅端；第一NMOS管M1的源端连接到第二NMOS管M2的源端；第二NMOS管M2的栅端连接到钳位二极管DZ1的正端和第六PMOS管M6的漏端，第二NMOS管M2的漏端连接到第四PMOS管的M4的漏端和第九PMOS管M9的栅端；第五NMOS管M5的漏端连接到第一NMOS管M1的源端和第二NMOS管M2的源端，第五NMOS管M5的栅端连接到第十NMOS管M10的和第十一NMOS管M11的栅端，第五NMOS管M5的栅端还连接到第十NMOS管M10的漏端和第八PMOS管M8的漏端；第六PMOS管M6的栅端连接到第七PMOS管M7的栅端和漏端，以及偏置电阻R4的上端；第六PMOS管M6的栅端还连接到第八PMOS管M8的栅端；第十一NMOS管M11的漏端连接到第九PMOS管M9的漏端，还连接到第十三NMOS管M13和第十二PMOS管M12的栅端；第十三NMOS管M13和第十二PMOS管M12的漏端相连，还连接到第十五NMOS管M15和第十四PMOS管M14的栅端；第十五NMOS管M15和第十四PMOS管M14的漏端相连，还连接到第十六NMOS管M16的栅端；除第一NMOS管M1的源端和第二NMOS管M2之外的其他NMOS管的源端均连接到低侧电压COM，所有NMOS管的衬底端均连接到低侧电压COM，所有PMOS管的源端均连接到高侧电压VCC，所有PMOS管的衬底端均连接到高侧电压VCC。

图8中由R4、DZ1、M1、M2、M3、M4、M5、M6、M7、M8、M9、M10和M11构成的电路为一个迟滞电压比较器，比较器的负端为M1的栅端电压为变化电压V_，比较器的正端电压为参考电压VREF。M1的栅端连接的滤波电容C1用于滤除高侧和低侧电源电压上出现的尖峰毛刺信号的干扰。高侧和低侧电源电压被电压检测电阻R1，R2和R3实时检测，检测到的电压值V_输入到比较器的负端，与比较器正端的基准电压VREF进行比较。当电源电压正常时，V_比VREF高，比较器输出低电平，UV_L为高，UV_H为低，M1管关断。

图9为本发明过热保护电路的一种具体实现原理图。包括2个温度检测电阻、3个偏置电阻、1个电压钳位二极管Z91、1个滤波电容C91、4个NMOS管和9个PMOS管。

图9所示电路的连接关系为：第一温度检测电阻Rtd的上端连接到第二温度检测电阻Rd的下端，还连接到第九一PMOS管M91的栅端；第一温度检测电阻Rtd的下端连接到还连接到地电平；第二温度检测电阻Rd的上端连接到电源电压；第九一PMOS管M91的漏端连接到第九三NMOS管M93的漏端和栅端，还连接到第九四NMOS管M94的栅端；第九一PMOS管M91的源端连接到第九二PMOS管M92的源端和第九五PMOS管M95的漏端；第九二PMOS管M92的栅端连接第九二偏置电阻R92的上端和第九一偏置电阻R91的下端；第九二偏置电阻R92的下端连接到地电平；第九一偏置电阻R91的上端连接第九六PMOS管M96的漏端和电压钳位二极管Z91的阳极；电压钳位二极管Z91的负端连接到地电平；第九五PMOS管M95的栅端连接第九六PMOS管M96的栅端，还连接第九七PMOS管M97的栅端、第九一一PMOS管M911的栅端和第九八PMOS管M98的栅端，还连接第九八PMOS管M98的漏端；第九四NMOS管M94的漏端连接第九二PMOS管M92的漏端，还连接到第九一一PMOS管M911的漏端和第九九NMOS管M99的栅端；第九九NMOS管M99的漏端连接第九七PMOS管M97的漏端和第九一零PMOS管M910的栅端，还连接到滤波电容C1的上端；还连接到第九一三NMOS管M913和第九一二PMOS管M912的栅端；第九一一PMOS管M911的源端连接到第九一零PMOS管M910的漏端；滤波电容C91的下端接地电平；第九一三NMOS管M913的和第九一二PMOS管M912漏端相连，并输出判别信号OH；除第九一PMOS管M91、第九二PMOS管M92和第九一一PMOS管M911以外的其余PMOS管的源端均接电源电压；所有PMOS管的衬底均接电源电压，所有NMOS管的源端和衬底均接地电平。

图9中由R91、R92、R93、Z91、C91、M91、M92、M93、M94、M95、M96、M97、M98、M99、M910、M911、M912和M913构成的电路为一个迟滞电压比较器。比较器的负端为检测电压SD；比较器的正端为参考电压SR。温度检测电阻Rtd为热敏电阻，用于检测温度大小。温度检测由电阻Rd和Rtd分压检测后得到检测电压SD。

图10为本发明过流保护电路的一种具体实现原理图。包括2个电流检测电阻、5个偏置电阻、1个电压钳位二极管Z101、1个整流二极管D101、1个滤波电容C101、2个三极管、7个NMOS管和6个PMOS管。

图10所示的过流保护电路连接关系为：第一电流检测电阻Rd1的上端连接到第二电流检测电阻Rd2的上端，还连接到第一三极管Q1的基极和待检测电流输入端；第一电流检测电阻Rd1的下端连接到第二电流检测电阻Rd2的下端，还连接到地电平；第一三极管Q1的集电极连接到第一零六NMOS管M106的源端，第一三极管Q1的发射极连接到第一零三偏置电阻R103的上端和第二三极管Q2的发射极；第二三极管Q2的基极连接第一零二偏置电阻R102的上端和第一零一偏置电阻R101的下端；第一零二偏置电阻R102的下端连接到地电平；第一零一偏置电阻R101的上端连接第一零五偏置电阻R105的下端和电压钳位二极管Z101的阳极；电压钳位二极管Z101的负端连接到地电平；第一零五偏置电阻R105的上端接电源电压；第一零六NMOS管M106的漏端连接到第一零一PMOS管M101的漏端和栅端，还连接到第一零二PMOS管M102的栅端和第一零四PMOS管M104的栅端；第一零二PMOS管M102的漏端连接到第一零七NMOS管M107的漏端，还连接到第一零三PMOS管M103的漏端和栅端，还连接到第一零五PMOS管M105的栅端；第一零四PMOS管M104的漏端连接到第一零八NMOS管M108的漏端；第一零五PMOS管M105的漏端连接到第一零九NMOS管M109的漏端；第一零八NMOS管M8的源端连接到第一一零NMOS管M110的漏端，还连接到第一一三NMOS管M113和第一一二PMOS管M112的栅端；第一零九NMOS管M109的源端连接到第一一一NMOS管M111的漏端和栅端；第一一三NMOS管M113的和第一一二PMOS管M112漏端相连，并输出判别信号OC；滤波电容C101的下端接地电平，滤波电容C101的上端连接到第一零四偏置电阻R104的下端和整流二极管D1的阳极，滤波电容C101的上端还连接到第一零六NMOS管M106、第一零七NMOS管M107、第一零八NMOS管M108和第一零九NMOS管M109的栅端，滤波电容C101的上端还连接到第一一二PMOS管M112的源端；除第一一二PMOS管M112以外的其余PMOS管的源端均接电源电压；第一一一NMOS管M111、第一零一NMOS管M113和第一一零NMOS管M110的源端均接地电平；所有PMOS管的衬底均接电源电压，所有NMOS管的衬底均接地电平。

图10中由R101、R102、R103、R104、R105、Q1、Q2、Z101、C101、D101、M101、M102、M103、M104、M105、M106、M107、M108、M109、M110、M111、M112和M113构成的电路为一个迟滞电压比较器。待检测电流通过2个并联的电流检测电阻Rd1和Rd2后，得到检测电压Vt。电流检测电阻Rd2为可变电阻，用于调整电流检测范围和过流阈值大小。比较器的负端为Q1的基极电压，为检测电压Vt；比较器的正端为Q2的基极电压，为参考电压REF。M106、M107、M108和M109的栅端连接的滤波电容C101用于滤除电源电压上出现的尖峰毛刺信号的干扰。由GaN器件输出的待检测电流被电流检测电阻Rd1和Rd2实时检测，检测到的电压值Vt输入到比较器的负端，与比较器正端的基准电压REF进行比较。当电流正常时，Vt比VREF高，比较器输出低电平。当电流开始变大时，Vt进一步变化，反馈到比较器后，锁定电路的状态，保持输出不变。当电流慢慢恢复时，Vt比REF高，比较器输出电压翻转。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种带保护功能的增强型GaN功率器件栅驱动电路，其特征是：包括接口电路H、接口电路L、死区产生电路、电平移位电路、低端延迟匹配电路、驱动电路H、驱动电路L、欠压封锁电路H、欠压封锁电路L、过流保护电路和过热保护电路；

所述带保护功能的增强型GaN功率器件栅驱动电路的连接关系为：接口电路H的正负逻辑输出端连接到死区产生电路的第一和第二输入端；接口电路L的正负逻辑输出端连接到死区产生电路的第三和第四输入端；欠压封锁电路L的检测输出端连接到死区产生电路的第五输入端；过流保护电路的检测输出端连接到死区产生电路的第六输入端；过热保护电路的检测输出端连接到死区产生电路的第七输入端；欠压封锁电路H的检测输出端连接到死区产生电路的第八输入端；死区产生电路的第一输出端连接到电平移位电路的控制信号输入端，死区产生电路的第二输出端连接到低端延迟匹配电路的控制信号输入端；电平移位电路的信号输出端连接到驱动电路H；低端延迟匹配电路的信号输出端连接到驱动电路L。

2.根据权利要求1所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述电平移位电路、驱动电路H和欠压封锁电路H构成的H端驱动模块，H端驱动模块需要做在一个具有浮动电位的高压阱中。

3.根据权利要求1所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述过流保护电路、欠压封锁电路H、欠压封锁电路L和过热保护电路的检测输出端分别发出OC、UV_HH、UV_HL和OH触发信号；当带保护功能的增强型GaN功率器件栅驱动电路工作状态正常时，OC、UV_HH、UV_HL和OH触发信号均为逻辑低电平；当带保护功能的增强型GaN功率器件栅驱动电路发生过热时，过温保护电路发出的OH触发信号变为逻辑高电平；当带保护功能的增强型GaN功率器件栅驱动电路的电源电压发生欠压时，欠压封锁电路H发出的UV_HH或者欠压封锁电路L发出的UV_HL触发信号变为逻辑高电平；当带保护功能的增强型GaN功率器件栅驱动电路的电流超过设定值时，过流保护电路发出的OH触发信号变为逻辑高电平；当OC、UV_HH、UV_HL和OH触发信号中任何一个或者同时出现由低电平向高电平触发改变时，死区产生电路就会关闭驱动电路H、驱动电路L，以保护带保护功能的增强型GaN功率器件栅驱动电路；所述逻辑低电平为地电平，逻辑高电平为电压较低电平高的电平。

4.根据权利要求1所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述欠压封锁电路H和欠压封锁电路L使用相同的欠压封锁电路；所述欠压封锁电路包括3个电压检测电阻、1个偏置电阻、1个电压钳位二极管、1个滤波电容C1、8个NMOS管和8个PMOS管；

所述欠压封锁电路的连接关系为：第一电压检测电阻R1的上端接高侧电压VCC，第一电压检测电阻R1的下端接第二电压检测电阻R2的上端、滤波电容C1的上端和第一NMOS管M1的栅端；第二电压检测电阻R2的下端接第三电压检测电阻R3的上端和第十六NMOS管M16的漏端；第三电压检测电阻R3和滤波电容C1的下端均接低侧电压COM；第一NMOS管M1的漏端连接到第三PMOS管M3的漏端和栅端，还连接到第四PMOS管的M4的栅端；第一NMOS管M1的源端连接到第二NMOS管M2的源端；第二NMOS管M2的栅端连接到钳位二极管DZ1的正端和第六PMOS管M6的漏端，第二NMOS管M2的漏端连接到第四PMOS管的M4的漏端和第九PMOS管M9的栅端；第五NMOS管M5的漏端连接到第一NMOS管M1的源端和第二NMOS管M2的源端，第五NMOS管M5的栅端连接到第十NMOS管M10的和第十一NMOS管M11的栅端，第五NMOS管M5的栅端还连接到第十NMOS管M10的漏端和第八PMOS管M8的漏端；第六PMOS管M6的栅端连接到第七PMOS管M7的栅端和漏端，以及偏置电阻R4的上端；第六PMOS管M6的栅端还连接到第八PMOS管M8的栅端；第十一NMOS管M11的漏端连接到第九PMOS管M9的漏端，还连接到第十三NMOS管M13和第十二PMOS管M12的栅端；第十三NMOS管M13和第十二PMOS管M12的漏端相连，还连接到第十五NMOS管M15和第十四PMOS管M14的栅端；第十五NMOS管M15和第十四PMOS管M14的漏端相连，还连接到第十六NMOS管M16的栅端；除第一NMOS管M1的源端和第二NMOS管M2之外的其他NMOS管的源端均连接到低侧电压COM，所有NMOS管的衬底端均连接到低侧电压COM，所有PMOS管的源端均连接到高侧电压VCC，所有PMOS管的衬底端均连接到高侧电压VCC。

5.根据权利要求1所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述过热保护电路包括2个温度检测电阻、3个偏置电阻、1个电压钳位二极管Z91、1个滤波电容C91、4个NMOS管和9个PMOS管；

所述过热保护电路的连接关系为：第一温度检测电阻Rtd的上端连接到第二温度检测电阻Rd的下端，还连接到第九一PMOS管M91的栅端；第一温度检测电阻Rtd的下端连接到还连接到地电平；第二温度检测电阻Rd的上端连接到电源电压；第九一PMOS管M91的漏端连接到第九三NMOS管M93的漏端和栅端，还连接到第九四NMOS管M94的栅端；第九一PMOS管M91的源端连接到第九二PMOS管M92的源端和第九五PMOS管M95的漏端；第九二PMOS管M92的栅端连接第九二偏置电阻R92的上端和第九一偏置电阻R91的下端；第九二偏置电阻R92的下端连接到地电平；第九一偏置电阻R91的上端连接第九六PMOS管M96的漏端和电压钳位二极管Z91的阳极；电压钳位二极管Z91的负端连接到地电平；第九五PMOS管M95的栅端连接第九六PMOS管M96的栅端，还连接第九七PMOS管M97的栅端、第九一一PMOS管M911的栅端和第九八PMOS管M98的栅端，还连接第九八PMOS管M98的漏端；第九四NMOS管M94的漏端连接第九二PMOS管M92的漏端，还连接到第九一一PMOS管M911的漏端和第九九NMOS管M99的栅端；第九九NMOS管M99的漏端连接第九七PMOS管M97的漏端和第九一零PMOS管M910的栅端，还连接到滤波电容C1的上端；还连接到第九一三NMOS管M913和第九一二PMOS管M912的栅端；第九一一PMOS管M911的源端连接到第九一零PMOS管M910的漏端；滤波电容C91的下端接地电平；第九一三NMOS管M913的和第九一二PMOS管M912漏端相连，并输出判别信号OH；除第九一PMOS管M91、第九二PMOS管M92和第九一一PMOS管M911以外的其余PMOS管的源端均接电源电压；所有PMOS管的衬底均接电源电压，所有NMOS管的源端和衬底均接地电平。

6.根据权利要求1所述的带保护功能的增强型GaN功率器件栅驱动电路，其特征是：所述过流保护电路包括2个电流检测电阻、5个偏置电阻、1个电压钳位二极管Z101、1个整流二极管D101、1个滤波电容C101、2个三极管、7个NMOS管和6个PMOS管；

所述过流保护电路连接关系为：第一电流检测电阻Rd1的上端连接到第二电流检测电阻Rd2的上端，还连接到第一三极管Q1的基极和待检测电流输入端；第一电流检测电阻Rd1的下端连接到第二电流检测电阻Rd2的下端，还连接到地电平；第一三极管Q1的集电极连接到第一零六NMOS管M106的源端，第一三极管Q1的发射极连接到第一零三偏置电阻R103的上端和第二三极管Q2的发射极；第二三极管Q2的基极连接第一零二偏置电阻R102的上端和第一零一偏置电阻R101的下端；第一零二偏置电阻R102的下端连接到地电平；第一零一偏置电阻R101的上端连接第一零五偏置电阻R105的下端和电压钳位二极管Z101的阳极；电压钳位二极管Z101的负端连接到地电平；第一零五偏置电阻R105的上端接电源电压；第一零六NMOS管M106的漏端连接到第一零一PMOS管M101的漏端和栅端，还连接到第一零二PMOS管M102的栅端和第一零四PMOS管M104的栅端；第一零二PMOS管M102的漏端连接到第一零七NMOS管M107的漏端，还连接到第一零三PMOS管M103的漏端和栅端，还连接到第一零五PMOS管M105的栅端；第一零四PMOS管M104的漏端连接到第一零八NMOS管M108的漏端；第一零五PMOS管M105的漏端连接到第一零九NMOS管M109的漏端；第一零八NMOS管M8的源端连接到第一一零NMOS管M110的漏端，还连接到第一一三NMOS管M113和第一一二PMOS管M112的栅端；第一零九NMOS管M109的源端连接到第一一一NMOS管M111的漏端和栅端；第一一三NMOS管M113的和第一一二PMOS管M112漏端相连，并输出判别信号OC；滤波电容C101的下端接地电平，滤波电容C101的上端连接到第一零四偏置电阻R104的下端和整流二极管D1的阳极，滤波电容C101的上端还连接到第一零六NMOS管M106、第一零七NMOS管M107、第一零八NMOS管M108和第一零九NMOS管M109的栅端，滤波电容C101的上端还连接到第一一二PMOS管M112的源端；除第一一二PMOS管M112以外的其余PMOS管的源端均接电源电压；第一一一NMOS管M111、第一零一NMOS管M113和第一一零NMOS管M110的源端均接地电平；所有PMOS管的衬底均接电源电压，所有NMOS管的衬底均接地电平。