CN103199846A - Cmos迟滞过温保护电路 - Google Patents

Cmos迟滞过温保护电路 Download PDF

Info

Publication number
CN103199846A
CN103199846A CN2013100996785A CN201310099678A CN103199846A CN 103199846 A CN103199846 A CN 103199846A CN 2013100996785 A CN2013100996785 A CN 2013100996785A CN 201310099678 A CN201310099678 A CN 201310099678A CN 103199846 A CN103199846 A CN 103199846A
Authority
CN
China
Prior art keywords
nmos pass
pass transistor
transistor
links
drain terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100996785A
Other languages
English (en)
Other versions
CN103199846B (zh
Inventor
施朝霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University of Technology ZJUT
Original Assignee
Zhejiang University of Technology ZJUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University of Technology ZJUT filed Critical Zhejiang University of Technology ZJUT
Priority to CN201310099678.5A priority Critical patent/CN103199846B/zh
Publication of CN103199846A publication Critical patent/CN103199846A/zh
Application granted granted Critical
Publication of CN103199846B publication Critical patent/CN103199846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

CMOS迟滞过温保护电路，包括由PNP晶体管Q0、电阻R2、电阻R3、电阻R4和PMOS开关管M11组成的核心过温控制电路1，PMOS开关管M11栅电压为保护电路输出电压Vout，所述PMOS开关管M11与电阻R4并联，并联的一端接电源电压，并联的另一端与所述电阻R3一端相连，所述电阻R3的另一端与PNP晶体管的基极相连，所述PNP晶体管Q0的发射极与电源电压相连，所述PNP晶体管Q0的集电极与所述电阻R2的一端相连，所述电阻R2的另一端与地电压相连。

Description

CMOS迟滞过温保护电路
技术领域
本发明涉及实现的具有迟滞特性的过温保护电路，适合集成在电源管理芯片等局部功耗较大、结温较高对芯片性能较大影响的电路中进行迟滞过温保护。
背景技术
随着集成电路技术的广泛应用及集成度不断增加，集成电路芯片的功耗不断提高，使芯片局部温升过快，影响芯片电路的性能，甚至对芯片产生永久性的损害。
为了保护芯片免受高温的损坏，一方面可以采用低电源电压和低功耗电路设计技术，另一方面是在芯片内部设置温度传感器，进行过温保护。当芯片温度超过一定值就关断芯片电路主要功耗器件的工作，让芯片降温，避免烧坏芯片。
传统过热保护电路分两个部分实现，第一部分是先用温度传感器检测芯片的内部温度，把温度信号转变成电信号，第二部分是通过比较器与将检测到的电信号与参考信号进行比较，如果超过参考值就输出相反的电压信号，使后续电路停止正常工作。过热保护电路中迟滞电路的作用是改变比较器的翻转阈值电压，从而防止功率器件在翻转点频繁开启和关断，提高工作的可靠性，对温度工作的迟滞特性一般是通过施密特触发器实现。
发明内容
为了克服现有的过温保护电路结构复杂、元器件数目较多的不足，本发明提供一种电路结构简单、无需比较器和施密特触发器、元器件数目较少的能用CMOS工艺集成的迟滞过温保护电路。
本发明解决其技术问题所采用的技术方案是：
一种CMOS迟滞过温保护电路，包括由PNP晶体管Q0、电阻R2、电阻R3、电阻R4和PMOS开关管M11组成的核心过温控制电路1，PMOS开关管M11栅电压为保护电路输出电压Vout，所述PMOS开关管M11与电阻R4并联，并联的一端接电源电压，并联的另一端与所述电阻R3一端相连，所述电阻R3的另一端与PNP晶体管的基极相连，所述PNP晶体管Q0的发射极与电源电压相连，所述PNP晶体管Q0的集电极与所述电阻R2的一端相连，所述电阻R2的另一端与地电压相连。
作为优选的一种方案：所述迟滞过温保护电路还包括共源共栅恒流产生支路2，由电阻R1，NMOS晶体管M1，NMOS晶体管M2，NMOS晶体管M3，NMOS晶体管M4，NMOS晶体管M5和NMOS晶体管M6组成。所述电阻R1的一端与电源相连，所述电阻R1的另一端与NMOS晶体管M1的漏端相连，所述NMOS晶体管M1的漏端、栅端并联，并与所述NMOS晶体管M2和所述NMOS晶体管M5的栅端相连，所述NMOS晶体管M1的源端与所述NMOS晶体管M3的漏端相连，所述NMOS晶体管M3的漏端、栅端并联，并与所述NMOS晶体管M4和所述NMOS晶体管M6的栅端相连，所述NMOS晶体管M2的漏端与电源相连，所述NMOS晶体管M2的源端与所述NMOS晶体管M4的漏端相连，所述NMOS晶体管M5的源端与所述NMOS晶体管M6的漏端相连，所述NMOS晶体管M3、M4、M6的源端分别接地，所述NMOS晶体管M5的漏端作为支路2的输出端与所述PNP晶体管Q0的基极相连。
作为优选的另一种方案：所述迟滞过温保护电路还包括一个输出信号电平控制支路3，由PMOS晶体管M7，PMOS晶体管M9，NMOS晶体管M8和NMOS晶体管M10组成，所述PMOS晶体管M7、NMOS晶体管M8的栅端相连，并与PNP晶体管的集电极相连，所述PMOS晶体管M7的漏端与所述PMOS开关管M11的漏端相连，所述PMOS晶体管M7的漏端与所述NMOS晶体管M8的漏端相连，并与所述PMOS晶体管M9和所述NMOS晶体管M10的栅端并连，所述NMOS晶体管M8的源端接地，所述PMOS晶体管M9的源端与电源相连，所述PMOS晶体管M9的漏端与所述NMOS晶体管M10的漏端相连，并与所述PMOS开关管M11的栅端相连，形成Vout输出端，所述NMOS晶体管的源端接地。
本发明的技术构思为：将晶体管BE结阈值电压的温度特性和MOS管开关特性应用于过温保护电路中，使它们成为新的迟滞过温保护电路（如图1所示）。迟滞过温控制电路主要由双极型晶体管Q0，电阻R2、R3、R4和PMOS开关MOS管M11组成，通过控制所述PMOS开关管M11的闭合和断开起到迟滞过温保护的功能。其特征如下：Q0为过温保护主回路中的温度敏感器件，它的基极和集电极分别与电阻R2、R3的一端相连，通过电阻R3、R4组成晶体管Q0的BE结偏置电路，根据芯片温度变化，BE结的阈值电压变化，根据BE结偏置电压和阈值电压的大小决定晶体管Q0的导通和关断，从而改变电阻R2上输出电压VR2的高低电平控制。需特别说明的是，适用于双极型过温保护电路的晶体管Q0为PNP型晶体管。
为了获得过温保护电路的迟滞特性，在电路输出端与过温保护回路之间增加一电压反馈支路，输出端电压的高低电平控制PMOS管M11的导通和截止，改变Q0的BE结的偏置电压的大小，提供两个不同的阈值电压，从而实现过温保护电路的迟滞特性。为了获得理想的输出高低电平，在电阻R2输出与电路输出之间加了两级反相缓冲电路，由MOS管M7、M8、M9、M10组成（如图1所示）。为了获得稳定的偏置电流I0，采用cascode级联结构提高输出电路来增加电流的稳定性，由MOS管M1、M2、M3、M4、M5、M6和电阻R1组成（如图1所示）。
本发明的有益效果主要表现在：本发明提出的CMOS过温保护电路具有迟滞过温保护功能，电路结构简单，元器件数目较少，不需要比较器和施密特触发器等功能电路，芯片温度超过T2后，电路输出高电平关断信号，芯片温度降到T1后，电路输出低电平开通信号，迟滞范围T2-T1，且芯片关断、开启温度根据电路设计参数可调。非常适合集成在电源管理、LED驱动等芯片中。
附图说明
图1是CMOS迟滞过温保护电路原理图
图2是CMOS迟滞过温保护电路仿真曲线
具体实施方式
下面结合附图对本发明作进一步描述。
实施例
参照图1，一种双极晶体管型迟滞过温保护电路，包括由PNP晶体管Q0、电阻R2、电阻R3、电阻R4和PMOS开关管M11组成的核心过温控制电路1，PMOS开关管M11栅电压为保护电路输出电压Vout，所述PMOS开关管M11与电阻R4并联，并联的一端接电源电压，并联的另一端与所述电阻R3一端相连，所述电阻R3的另一端与PNP晶体管的基极相连，所述PNP晶体管的发射极与电源电压相连，所述PNP晶体管的集电极与所述电阻R2的一端相连，所述电阻R2的另一端与地电压相连。所述迟滞过温保护电路还包括共源共栅恒流产生支路2，如图1所示，由电阻R1，NMOS晶体管M1，NMOS晶体管M2，NMOS晶体管M3，NMOS晶体管M4，NMOS晶体管M5和NMOS晶体管M6组成。所述电阻R1的一端与电源相连，所述电阻R1的另一端与NMOS晶体管M1的漏端相连，所述NMOS晶体管M1的漏端、栅端并联，并与所述NMOS晶体管M2和所述NMOS晶体管M5的栅端相连，所述NMOS晶体管M1的源端与所述NMOS晶体管M3的漏端相连，所述NMOS晶体管M3的漏端、栅端并联，并与所述NMOS晶体管M4和所述NMOS晶体管M6的栅端相连，所述NMOS晶体管M2的漏端与电源相连，所述NMOS晶体管M2的源端与所述NMOS晶体管M4的漏端相连，所述NMOS晶体管M5的源端与所述NMOS晶体管M6的漏端相连，所述NMOS晶体管M3、M4、M6的源端分别接地，所述NMOS晶体管M5的漏端作为支路2的输出端与所述PNP晶体管的基极相连。
所述迟滞过温保护电路还包括一个输出信号电平控制支路3，由PMOS晶体管M7，PMOS晶体管M9，NMOS晶体管M8和NMOS晶体管M10组成，所述PMOS晶体管M7、NMOS晶体管M8的栅端相连，并与PNP晶体管的集电极相连，所述PMOS晶体管M7的漏端与所述PMOS开关管M11的漏端相连，所述PMOS晶体管M7的漏端与所述NMOS晶体管M8的漏端相连，并与所述PMOS晶体管M9和所述NMOS晶体管M10的栅端并连，所述NMOS晶体管M8的源端接地，所述PMOS晶体管M9的源端与电源相连，所述PMOS晶体管M9的漏端与所述NMOS晶体管M10的漏端相连，并与所述PMOS开关管M11的栅端相连，形成Vout输出端，所述NMOS晶体管的源端接地。
图2所示为实施例1CMOS迟滞过温保护电路的典型工作波形图。其电路工作原理具体如下：
（1）温度上升阶段：电路上电时，芯片工作温度为常温条件，PNP晶体管Q0截止，电阻R2输出电压VR2为低电平，输出电压Vout为低电平，此时对芯片核心功耗电路不起控制作用；PMOS晶体管M11导通，将电阻R4短路，晶体管Q0的BE结电压降为I0×R3，芯片温度较低时，该电压降不足以使晶体管Q0导通。随着芯片温度上升，晶体管Q0BE结的导通压降线性下降，本实施例中，BE结在T2=150℃时的导通压降为0.55V，电路设计参数使得I0×R3=0.55V，则晶体管在T2=150℃时候导通，产生发射极电流，电阻R2上电压降VR2变为高电平，输出电压Vout产生从低电平到高电平的跳跃，关断芯片核心功耗电路。同时关断PMOS晶体管M11，晶体管Q0BE结上的压降变为为I0×（R3+R4）。
（2）温度下降阶段：芯片上核心功耗电路关断后，芯片温度慢慢下降，晶体管Q0BE结的导通压降上升，当芯片温度降到T1时，晶体管Q0BE结的导通压降上升为I0×（R3+R4）时，晶体管Q0关断，电阻R2上电压降VR2从高电平变为低电平，输出电压Vout从高电平变为低电平，PMOS晶体管M11导通，晶体管Q0BE结的压降为I0×R3。本实施例中，BE结在T2=130℃时的导通压降为0.58V，设计电路参数使得I0×（R3+R4）=0.58V。
（3）随着芯片工作温度在T2和T1范围内变动，设计的过温保护电路输出高电平或者低电平，且有T2-T1的迟滞范围，芯片温度保护区间可以通过电路设计中的电流I0、电阻R3，R4的参数值进行调整。

Claims (3)

1.CMOS迟滞过温保护电路，其特征在于：包括由PNP晶体管Q0、电阻R2、电阻R3、电阻R4和PMOS开关管M11组成的核心过温控制电路1，PMOS开关管M11栅电压为保护电路输出电压Vout，所述PMOS开关管M11与电阻R4并联，并联的一端接电源电压，并联的另一端与所述电阻R3一端相连，所述电阻R3的另一端与PNP晶体管的基极相连，所述PNP晶体管Q0的发射极与电源电压相连，所述PNP晶体管Q0的集电极与所述电阻R2的一端相连，所述电阻R2的另一端与地电压相连。
2.如权利要求1所述的CMOS迟滞过温保护电路，其特征在于：所述迟滞过温保护电路还包括共源共栅恒流产生支路2，由电阻R1，NMOS晶体管M1，NMOS晶体管M2，NMOS晶体管M3，NMOS晶体管M4，NMOS晶体管M5和NMOS晶体管M6组成。所述电阻R1的一端与电源相连，所述电阻R1的另一端与NMOS晶体管M1的漏端相连，所述NMOS晶体管M1的漏端、栅端并联，并与所述NMOS晶体管M2和所述NMOS晶体管M5的栅端相连，所述NMOS晶体管M1的源端与所述NMOS晶体管M3的漏端相连，所述NMOS晶体管M3的漏端、栅端并联，并与所述NMOS晶体管M4和所述NMOS晶体管M6的栅端相连，所述NMOS晶体管M2的漏端与电源相连，所述NMOS晶体管M2的源端与所述NMOS晶体管M4的漏端相连，所述NMOS晶体管M5的源端与所述NMOS晶体管M6的漏端相连，所述NMOS晶体管M3、M4、M6的源端分别接地，所述NMOS晶体管M5的漏端作为支路2的输出端与所述PNP晶体管Q0的基极相连。
3.如权利要求2所述的CMOS迟滞过温保护电路，其特征在于：所述迟滞过温保护电路还包括一个输出信号电平控制支路3，由PMOS晶体管M7，PMOS晶体管M9，NMOS晶体管M8和NMOS晶体管M10组成，所述PMOS晶体管M7、NMOS晶体管M8的栅端相连，并与PNP晶体管的集电极相连，所述PMOS晶体管M7的漏端与所述PMOS开关管M11的漏端相连，所述PMOS晶体管M7的漏端与所述NMOS晶体管M8的漏端相连，并与所述PMOS晶体管M9和所述NMOS晶体管M10的栅端并连，所述NMOS晶体管M8的源端接地，所述PMOS晶体管M9的源端与电源相连，所述PMOS晶体管M9的漏端与所述NMOS晶体管M10的漏端相连，并与所述PMOS开关管M11的栅端相连，形成Vout输出端，所述NMOS晶体管的源端接地。
CN201310099678.5A 2013-03-26 2013-03-26 Cmos迟滞过温保护电路 Active CN103199846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310099678.5A CN103199846B (zh) 2013-03-26 2013-03-26 Cmos迟滞过温保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310099678.5A CN103199846B (zh) 2013-03-26 2013-03-26 Cmos迟滞过温保护电路

Publications (2)

Publication Number Publication Date
CN103199846A true CN103199846A (zh) 2013-07-10
CN103199846B CN103199846B (zh) 2016-02-24

Family

ID=48722234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310099678.5A Active CN103199846B (zh) 2013-03-26 2013-03-26 Cmos迟滞过温保护电路

Country Status (1)

Country Link
CN (1) CN103199846B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104582041A (zh) * 2014-03-04 2015-04-29 湖南新韶光电器有限公司 自动断电防干烧的加热管
CN104679092A (zh) * 2015-01-29 2015-06-03 电子科技大学 宽电源电压的过温迟滞保护电路
CN104967095A (zh) * 2015-07-29 2015-10-07 电子科技大学 过温保护电路
CN104967094A (zh) * 2015-07-29 2015-10-07 电子科技大学 一种过温保护电路
CN105322925A (zh) * 2014-08-01 2016-02-10 深圳市中兴微电子技术有限公司 一种迟滞电路及其工作方法
CN109495095A (zh) * 2018-11-27 2019-03-19 黄山市祁门新飞电子科技发展有限公司 带保护功能的增强型GaN功率器件栅驱动电路
CN113014236A (zh) * 2021-03-08 2021-06-22 电子科技大学 一种无比较器的迟滞过温保护电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002244A (en) * 1998-11-17 1999-12-14 Impala Linear Corporation Temperature monitoring circuit with thermal hysteresis
CN101102039A (zh) * 2007-04-12 2008-01-09 无锡博创微电子有限公司 Mos型过温保护电路
CN101165984A (zh) * 2006-10-20 2008-04-23 深圳安凯微电子技术有限公司 一种产生迟滞窗口的电路
CN203289399U (zh) * 2013-03-26 2013-11-13 浙江工业大学 Cmos迟滞过温保护电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002244A (en) * 1998-11-17 1999-12-14 Impala Linear Corporation Temperature monitoring circuit with thermal hysteresis
CN101165984A (zh) * 2006-10-20 2008-04-23 深圳安凯微电子技术有限公司 一种产生迟滞窗口的电路
CN101102039A (zh) * 2007-04-12 2008-01-09 无锡博创微电子有限公司 Mos型过温保护电路
CN203289399U (zh) * 2013-03-26 2013-11-13 浙江工业大学 Cmos迟滞过温保护电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘宁宁等: "一种简单的CMOS过温保护电路", 《西北大学学报（自然科学版）》, vol. 38, no. 1, 29 February 2008 (2008-02-29), pages 47 - 49 *
徐静萍: "基于CMOS工艺的高精度过温保护电路的设计", 《西安邮电学院学报》, vol. 11, no. 5, 30 September 2006 (2006-09-30), pages 64 - 65 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104582041A (zh) * 2014-03-04 2015-04-29 湖南新韶光电器有限公司 自动断电防干烧的加热管
CN104582041B (zh) * 2014-03-04 2016-06-15 湖南新韶光电器有限公司 自动断电防干烧的加热管
CN105322925A (zh) * 2014-08-01 2016-02-10 深圳市中兴微电子技术有限公司 一种迟滞电路及其工作方法
CN105322925B (zh) * 2014-08-01 2019-09-13 深圳市中兴微电子技术有限公司 一种迟滞电路及其工作方法
CN104679092A (zh) * 2015-01-29 2015-06-03 电子科技大学 宽电源电压的过温迟滞保护电路
CN104679092B (zh) * 2015-01-29 2016-04-06 电子科技大学 宽电源电压的过温迟滞保护电路
CN104967095A (zh) * 2015-07-29 2015-10-07 电子科技大学 过温保护电路
CN104967094A (zh) * 2015-07-29 2015-10-07 电子科技大学 一种过温保护电路
CN104967095B (zh) * 2015-07-29 2018-01-19 电子科技大学 过温保护电路
CN109495095A (zh) * 2018-11-27 2019-03-19 黄山市祁门新飞电子科技发展有限公司 带保护功能的增强型GaN功率器件栅驱动电路
CN113014236A (zh) * 2021-03-08 2021-06-22 电子科技大学 一种无比较器的迟滞过温保护电路
CN113014236B (zh) * 2021-03-08 2022-05-17 电子科技大学 一种无比较器的迟滞过温保护电路

Also Published As

Publication number Publication date
CN103199846B (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
CN103199846A (zh) Cmos迟滞过温保护电路
CN204290283U (zh) 一种短路保护电路及其开关电源
CN104993454B (zh) 过温保护电路
CN104967095B (zh) 过温保护电路
CN105811942B (zh) 一种带有过流保护功能的mosfet驱动电路及其应用方法
CN103050940B (zh) 一种基于亚阈值mos管的过温保护电路
CN104967094B (zh) 一种过温保护电路
CN103474954B (zh) 一种基于三端可调分流基准源的过压及欠压保护电路
CN109638774A (zh) 一种过温保护电路
JP2014519217A5 (zh)
CN110971224B (zh) 一种控制电路及无触点开关
CN106533144B (zh) 防反接及电流反灌电路
CN102185286A (zh) 大功率igbt冗余驱动保护电路
CN202330630U (zh) 一种mos管的电流与工作状态检测电路
CN101309004A (zh) 一种过流保护电路
CN203289399U (zh) Cmos迟滞过温保护电路
CN106300248B (zh) 一种电流控制方式的欠压保护电路
CN202978247U (zh) 过电流保护电路
CN104113957B (zh) 一种自激振荡驱动电路
CN204031117U (zh) 自调整温度的功率晶体管
CN202405740U (zh) 交流供电回路的限流保护电路
CN207339633U (zh) 一种改进的功率开关管的驱动电路
CN105490247A (zh) 一种过温保护电路
CN202004739U (zh) 全自动固态断路器
CN202535040U (zh) 一种用于功率器件的过温保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant