CN109474241B

CN109474241B - 放大器与其重置方法

Info

Publication number: CN109474241B
Application number: CN201710807552.7A
Authority: CN
Inventors: 吴健铭; 雷良焕; 黄诗雄; 陈志龙
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2017-09-08
Filing date: 2017-09-08
Publication date: 2022-09-27
Anticipated expiration: 2037-09-08
Also published as: CN109474241A

Abstract

放大器包含输出级电路以及补偿电路。输出级电路包含第一输入端、第二输入端、第一输出端以及第二输出端。补偿电路包含第一电容、第二电容、第三电容与第四电容。第一电容耦接于第一输入端与该第二输出端之间，并用以操作为第一米勒电容。第二电容耦接于第二输入端与第一输出端之间，并用以操作为第二米勒电容。第三电容与第四电容用以根据至少一时脉信号交替地操作为第一米勒电容与第二米勒电容。

Description

放大器与其重置方法

技术领域

本发明涉及一种放大器，且特别涉及应用于模拟至数字转换器的放大器及其重置方法。

背景技术

放大器常应用于各种电子装置中，例如，放大器可以应用于模拟至数字转换器的取样保持电路等等。由于放大器常需要设置耦接至输出端的米勒电容来设定频宽以及稳定度。然而，此米勒电容可能会残留放大器于前次操作所残留的电荷，进而造成输出信号不精准或使得输出信号具有非线性的特性。为避免上述问题，在每次进行放大前，放大器会被重置。然而，随着电路的操作速度越来越快，现有的重置机制已不足以完全消除放大器中的残留电荷。

发明内容

为了解决上述问题，本发明的一态样是于提供一种放大器。放大器包含输出级电路以及补偿电路。输出级电路，包含第一输入端、第二输入端、第一输出端以及第二输出端。补偿电路包含第一电容、第二电容、第三电容与第四电容。第一电容耦接于第一输入端与该第二输出端之间，并用以操作为第一米勒电容。第二电容耦接于第二输入端与第一输出端之间，并用以操作为第二米勒电容。第三电容与第四电容用以根据至少一时脉信号交替地操作为第一米勒电容与第二米勒电容。

本发明的一态样是于提供一种放大器。放大器包含输出级电路以及补偿电路。输出级电路包含多个输入端以及多个输出端。补偿电路耦接于该些输入端以及该些输出端之间，并用以根据第一时脉信号以及第二时脉信号操作为第一米勒电容以及第二米勒电容。其中补偿电路包含第一电容、第二电容、第三电容以及第四电容。在第一时脉信号的致能期间，第一电容与第二电容操作为第一米勒电容，且第三电容与第四电容操作为第二米勒电容，在第二时脉信号的致能期间，第一电容与第三电容操作为第一米勒电容，且第四电容与第二电容操作为第二米勒电容。

本发明的一态样是于提供一种重置方法，其包含下列操作：通过第一电容与第二电容根据第一时脉信号操作为对应于放大器的第一输出端的第一米勒电容；通过第三电容与第四电容根据该第一时脉信号操作为对应于放大器的第二输出端的第二米勒电容；通过第一电容与第四电容根据第二时脉信号操作为对应于第一输出端的第一米勒电容；以及通过第三电容与第二电容根据第二时脉信号操作为对应于第二输出端的第二米勒电容。

综上所述，本发明所提供的放大器与其重置方法可交替的切换米勒电容与放大器的输出端之间的耦接关系，藉此消除前次操作所残留的电荷量。

附图说明

本发明的附图说明如下：

图1为根据本发明一些实施例所绘示的一种放大器的示意图；

图2为根据本发明一些实施例所绘示的一种切换式电容电路的示意图；

图3A为根据本发明一些实施例所绘示的如图3A中放大器的电路示意图；

图3B为根据本发明一些实施例绘示图1或图2中补偿电路的电路示意图；

图3C为根据本发明一些实施例绘示图2以及图3B中多个时脉信号的波形示意图；

图3D为根据本发明一些实施例所绘示当图3C中一时脉信号为高电平时图3A中放大器的操作示意图；

图3E为根据本发明一些实施例所绘示当图3C中另一时脉信号为高电平时图3A中放大器的操作示意图；以及

图4为根据本发明一些实施例所绘示的一种重置方法的流程图。

附图标记说明：

100：放大器 110：输入级电路

120：输出级电路 130：补偿电路

I11、I12：输入端 O11、O12：输出端

VI1、VI2：输入信号 VO11、VO12：输出信号

I21、I22：输入端 O21、O22：输出端

VO21、VO22：输出信号 Pd1、Nd1：节点

Φ1r、Φ2r：时脉信号 Φ1、Φ2：时脉信号

200：切换式电容电路 SW1～SW6：取样开关

CH1、CH2：取样电容 M1～M9：晶体管

VDD：电压 GND：地

131、132：电容性电路 VB1、VB2、Vcmfb：偏压

S1～S8：开关 CN1、CN2、CP1、CP2：电容

+ΔV、-ΔV：信号振幅 T1、T2：致能期间

S410～S440：操作 400：重置方法

具体实施方式

参照图1，图1为根据本发明一些实施例所绘示的一种放大器100的示意图。放大器100包含输入级电路110、输出级电路120以及补偿电路130。

输入级电路110包含多个输入端I11与I12以及多个输出端O11与O12。多个输入端I11与I12分别接收多个输入信号VI1以及VI2。于一些实施例中，此些输入信号VI1以及VI2可为差动输入信号。输入级电路110用以提供第一级增益来放大此些输入信号VI1以及VI2，以自多个输出端O11与O12分别输出多个输出信号VO11以及VO12。

输出级电路120包含多个输入端I21与I22以及多个输出端O21与O22。输入端I21与输入级电路110的输出端O11耦接至节点Nd1，以接收输出信号VO11。输入端I22与输入级电路110的输出端O12耦接至节点Pd1，以接收输出信号VO12。输出级电路120用以提供第二级增益来放大多个输出信号VO11以及VO12，以自多个输出端O21与O22分别输出多个输出信号VO21以及VO22。

补偿电路130耦接于多个输入端I21与I22以及多个输出端O21与O22之间。补偿电路130用以补偿放大器100的频率响应，以设定放大器100的稳定度以及频宽。例如，于一些实施例中，补偿电路130包含多个米勒电容(例如为图3B的电容CN1、CN2、CP1与CP2)，其中此些米勒电容耦接于输出端O22、O21与输入端I21、I22之间。

于一些实施例中，单一米勒电容可由多个并联的电容实现。于一些实施例中，补偿电路130更用以根据时脉信号Φ1r以及时脉信号Φ2r使此些电容于一定期间内相互耦接。通过此设置方式，可使此些电容作为米勒电容于每次操作后所残存的电荷再循环(chargerecycling)。如此一来，在每次操作中，输出端O21以及输出端O22的电压电平可以被重置至一预设电平(例如为共模电压)，以提高输出信号VO21以及VO22的线性度与/或精确度。关于此处之内容将于后述段落参照图3A～图3E说明。

参照图2，图2为根据本发明一些实施例所绘示的一种切换式电容电路200的示意图。为易于理解，图2与图1的类似元件将指定为相同参考标号。于一些实施例中，切换式电容电路200可应用于模拟至数字转换器。例如，切换式电容电路200可操作为取样保持电路或为相乘式数字模拟转换器(Multiplying DAC)。上述应用仅为示例，本发明并不以此为限。

如图2所示，切换式电容电路200包含图1的放大器100、多个取样开关SW1～SW6、多个取样电容CH1以及CH2。多个取样开关SW1～SW4根据时脉信号Φ1导通，且多个取样开关SW5～SW6根据时脉信号Φ2导通，以设置切换式电容电路200的操作模式。例如，如后图3C所示，于一些实施例中，多个时脉信号Φ1与Φ2设置为非重叠的时脉信号。换言之，时脉信号Φ1的致能期间T1不与时脉信号Φ2的致能期间T2重叠。于一些实施例中，致能期间为时脉信号导通开关的期间。为了示例，于本文中，致能期间为时脉信号处于高电平的期间，但本发明并不以此为限。

在致能期间T1时，多个取样开关SW1～SW4导通且多个取样开关SW5～SW6不导通。于此条件下，切换式电容电路200设置为取样模式。于取样模式中，多个输入信号VI1以及输入信号VI2分别被取样至多个取样电容CH1以及CH2。例如，输入信号VI1以及输入信号VI2为差动输入，多个取样电容CH1以及CH2所取样到的信号值可表示为VCM-ΔV以及VCM+ΔV，其中VCM为差动输入的共模电压，ΔV为差动输入的信号振幅。

接着，在致能期间T2时，多个取样开关SW1～SW4不导通且多个取样开关SW5～SW6导通。于此条件下，切换式电容电路200设置为保持模式(或称作放大模式)。于保持模式中，放大器100对前次所取样到的信号值VCM-ΔV以及VCM+ΔV进行放大，以产生多个输出信号VO21以及VO22。

理想上，在保持模式中每次所产生的多个输出信号VO21及VO22应与前次取样模式期间内产生的多个输出信号VO21以及VO22独立。然而，由于放大器100中的多个米勒电容(未绘示)耦接至输出端O21以及O22，在致能期间T1结束时，此些米勒电容可能会存有当时所产生的输出信号VO21以及VO22。举例而言，多个米勒电容耦接至输出端O21以及输出端O22，并分别残留对应于前次取样到的信号值VCM-ΔV以及VCM+ΔV的电荷。如此，将导致放大器100在后续的保持模式所产生的多个输出信号VO21以及VO22具有非线性的特性或被噪声影响的现象。于一些情况下，这些现象被称作符际干扰(inter symbol interference,ISI)或记忆效应。于一些实施例中，图1中补偿电路130可用来消除这些现象。

参照图3A，图3A为根据本发明一些实施例所绘示的如图3A中放大器100的电路示意图。为易于理解，图1与图3A中的类似元件将指定为相同标号。

如图3A所示，输入级电路110包含多个晶体管M1～M5。晶体管M1的第一端耦接至晶体管M2的第一端，晶体管M1的第二端设置为输出端O11并耦接至节点Nd1，且晶体管M1的控制端设置为输入端I11。晶体管M2的第二端设置为输出端O12并耦接至节点Pd1，且晶体管M2的控制端设置为输入端I22。晶体管M3的第一端耦接至节点Nd1，晶体管M3的第二端耦接至地GND，且晶体管M3的控制端用以接收偏压VB2。晶体管M4的第一端耦接至节点Pd1，晶体管M4的第二端耦接至地GND，且晶体管M4的控制端用以接收偏压VB2。晶体管M5的第一端用以接收电压VDD，晶体管M5的第二端耦接至晶体管M1～M2的第一端，且晶体管M5的控制端用以接收偏压Vcmfb。

于一些实施例中，放大器100还包含一共模回授电路(未绘示)，其用以根据输出信号VO21与VO22产生偏压Vcmfb，以维持放大器100的预设偏压条件。

继续参照图3A，于此例中，补偿电路130包含电容性电路131以及电容性电路132。于一些实施例中，电容性电路131耦接于节点Nd1以及输出端O22以作为放大器100的米勒电容，且电容性电路132耦接于节点Pd1以及输出端O21之间以作为放大器100的另一米勒电容。

输出级电路120包含多个晶体管M6～M9。晶体管M6的第一端设置为输出端O21并耦接至晶体管M7的第二端以及电容性电路132的一端，晶体管M6的第二端耦接至地GND，且晶体管M6的控制端设置为输入端I22，其耦接至节点Pd1以及电容性电路132的另一端。晶体管M7的第一端用以接收电压VDD，且晶体管M7的控制端用以接收偏压VB1。晶体管M8的第一端设置为输出端O22并耦接至晶体管M9的第二端以及电容性电路131的一端，晶体管M8的第二端耦接至地GND，且晶体管M8的控制端设置为输入端I21，其耦接至节点Nd1以及电容性电路131的另一端。晶体管M9的第一端用以接收电压VDD，且晶体管M9的控制端用以接收偏压VB1。

上述图3A所示出的设置方式仅为示例。其他各种可用来实现放大器100的设置方式亦为本发明所涵盖的范围。

参照图3B至图3E，图3B为根据本发明一些实施例绘示图1或图2中补偿电路130的电路示意图，图3C为根据本发明一些实施例所绘示图2以及图3B中多个时脉信号的波形示意图，图3D为根据本发明一些实施例绘示当图3C中时脉信号Φ2r为高电平时图3A中放大器100的操作示意图，且图3E为根据本发明一些实施例绘示当图3C中时脉信号Φ1r为高电平时图3A中放大器100的操作示意图。

如图3B所示，补偿电路130包含多个电容CN1、CN2、CP1、CP2以及多个开关S1～S8。电容CN1耦接于节点Nd1以及输出端O22之间。电容CN2耦接于多个开关S1以及开关S2的一端与多个开关S3以及开关S4的一端之间。开关S1的另一端耦接至输出端O22，且开关S2的另一端耦接至输出端O21。开关S3的另一端耦接至节点Nd1，且开关S4的另一端耦接至节点Pd1。开关S1以及开关S3根据时脉信号Φ2r导通，且开关S2以及开关S4根据时脉信号Φ1r导通。

电容CP1耦接于输出端O21以及节点Pd1之间。电容CP2耦接于多个开关S5以及开关S6的一端与多个开关S7以及开关S8的一端之间。开关S5的另一端耦接至节点Pd1，且开关S6的另一端耦接至节点Nd1。开关S7的另一端耦接至输出端O21，且开关S8的另一端耦接至输出端O22。开关S5以及开关S7根据时脉信号Φ2r导通，且开关S6以及开关S8根据时脉信号Φ1r导通。

于一些实施例中，多个电容CN1、CN2、CP1以及CP2设置以具有相同容值。如图3C所示，正常操作下，在时脉信号Φ2r的致能期间(例如为高电平的期间)，多个开关S1、S3、S5以及S7导通。于此条件下，如后图3D所示，电容CN1以及电容CN2操作为电容性电路131，且电容CP1以及电容CP2操作为电容性电路132。或者，如图3C所示，在时脉信号Φ1r的致能期间(例如为高电平的期间)，多个开关S2、S4、S6以及S8导通。于此条件下，如图3E所示，电容CN1以及电容CP2操作为电容性电路131，且电容CP1以及电容CN2操作为电容性电路132。

如先前所述，在图3C的致能期间T1结束时，时脉信号Φ1r依然高电平，如图3E所示，耦接至放大器100的输出端O21以及O22上的电容性电路131以及132可能会存有当时所产生的输出信号VO21以及VO22。例如，如先前所述，输出端O22上残留有对应于VCM+ΔV的电荷量时，且输出端O21上残留有对应于VCM-ΔV的电荷量。换言之，电容性电路131(即电容CN1与CP2)耦接至输出端O22的一端上具有对应于+ΔV的电荷量，且电容性电路132(即电容CP1与CN2)耦接至输出端O21的一端上具有对应于-ΔV的电荷量。

接着，一并参照图3D，在时脉信号Φ2r的致能期间，电容CP2中原先耦接至输出端O22的一端改耦接至输出端O21。如此，电容CP2对输出端O22提供对应于+ΔV的电荷量。等效而言，电容CP1上具有对应于-ΔV的电荷量与电容CP2上具有对应于+ΔV的电荷量将互相消除。

同样地，在时脉信号Φ2r的致能期间，电容CN2中原先耦接至输出端O21的一端改耦接至输出端O22。如此，电容CN2对输出端O21提供对应于-ΔV的电荷量。等效而言，电容CN1上具有对应于+ΔV的电荷量与电容CN2上具有对应于-ΔV的电荷量将互相消除。如此一来，放大器100的输出端O21以及O22的电平可以被重置至共模电压VCM。

于一些实施例中，时脉信号Φ1r或时脉信号Φ2r为高电平的期间大于期间T1与/或期间T2。于一些实施例中，时脉信号Φ1r或时脉信号Φ2r可为非重叠的时脉信号。上述各时脉信号的设置方式仅为示例，本发明并不以此为限。

参照图4，图4为根据本发明一些实施例所绘示的一种重置方法400的流程图。为易于说明，一并参照第3A～图3E，以说明放大器100的相关操作。于一些实施例中，重置方法400包含多个操作S410、S420、S430与S440。

于操作S410，电容CN1与CN2根据时脉信号Φ2r操作为对应于输出端O22的米勒电容。于操作S420，电容CP1与CP2根据时脉信号Φ2r操作为对应于输出端O21的米勒电容。

例如，如图3A至图3C所示，在于时脉信号Φ2r的致能期间时，开关S1以及开关S3导通，且开关S5以及开关S7导通。如此一来，如图3D所示，电容CN1以及电容CN2所形成的电容性电路131并联耦接于输出端O22以及节点Nd1之间，以操作为对应于输出端O22的米勒电容。同时，电容CP1以及电容CP2所形成的电容性电路132并联耦接于输出端O21以及节点Pd1之间，以操作为对应于输出端O21的米勒电容。

继续参照图4，于操作S430，电容CN1与CP2根据时脉信号Φ1r操作为对应于输出端O22的米勒电容。于操作S440，电容CP1与CN2根据时脉信号Φ1r操作为对应于输出端O21的米勒电容。

例如，如图3B、图3C以及图3E所示，在于时脉信号Φ1r的致能期间时，开关S2以及开关S4导通，且开关S6以及开关S8导通。如此一来，电容CN1以及电容CP2所形成的电容性电路131并联耦接于输出端O22以及节点Nd1之间，以操作为对应于输出端O22的米勒电容。同时，电容CP1以及电容CN2所形成的电容性电路132并联耦接于输出端O21以及节点Pd1之间，以操作为对应于输出端O21的米勒电容。此外，如先前所述，于此条件下，放大器100的输出端O21以及输出端O22可被重置。

上述重置方法400多个步骤仅为示例，并非限定需依照此示例中的顺序执行。在不违背本公开内容的各实施例的操作方式与范围下，在重置方法400下的各种操作当可适当地增加、替换、省略或以不同顺序执行。

虽然本发明已以实施方式公开如上，然其并非限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims

1.一种重置方法，用于重置一放大器，该重置方法包含：

通过一第一电容与一第二电容根据一第一时脉信号操作为对应于该放大器的一第一输出端的一第一米勒电容；

通过一第三电容与一第四电容根据该第一时脉信号操作为对应于该放大器的一第二输出端的一第二米勒电容；

通过该第一电容与该第四电容根据一第二时脉信号操作为对应于该第一输出端的该第一米勒电容；以及

通过该第三电容与该第二电容根据该第二时脉信号操作为对应于该第二输出端的该第二米勒电容。

2.一种放大器，该放大器使用根据权利要求1所述的重置方法来重置，该放大器包含：

一输出级电路，包含一第一输入端、一第二输入端、一第一输出端以及一第二输出端；以及

一补偿电路，包含：

一第一电容，耦接于该第一输入端与该第二输出端之间，并用以操作为一第一米勒电容；

一第二电容，耦接于该第二输入端与该第一输出端之间，并用以操作为一第二米勒电容；

一第三电容；以及

一第四电容，其中该第三电容与该第四电容用以根据至少一时脉信号交替地操作为该第一米勒电容与该第二米勒电容。

3.如权利要求2所述的放大器，其中该补偿电路还包含：

一第一组开关，用以根据该至少一时脉信号中的一第一时脉信号导通以耦接该第三电容于该第一输入端与该第二输出端之间，以协同该第一电容操作为该第一米勒电容；以及

一第二组开关，用以根据该第一时脉信号导通以耦接该第四电容于该第二输入端与该第一输出端之间，以协同该第二电容操作为该第二米勒电容。

4.如权利要求3所述的放大器，其中该第一组开关包含一第一开关与一第二开关，该第二组开关包含一第三开关与一第四开关，该第一开关耦接于该第三电容与该第二输出端之间并根据该第一时脉信号导通，该第二开关耦接于该第三电容与该第一输入端之间并根据该第一时脉信号导通，该第三开关耦接于该第四电容与该第二输入端之间并根据该第一时脉信号导通，且该第四开关耦接于该第四电容与该第一输出端之间并根据该第一时脉信号导通。

5.如权利要求3所述的放大器，其中该补偿电路还包含：

一第三组开关，用以根据该至少一时脉信号中的一第二时脉信号导通以耦接该第三电容于该第二输入端与该第一输出端之间，以协同该第三电容操作为该第二米勒电容；以及

一第四组开关，用以根据该第二时脉信号导通以耦接该第四电容于该第一输入端与该第二输出端之间，以协同该第一电容操作为该第一米勒电容。

6.如权利要求5所述的放大器，其中该第三组开关包含一第一开关与一第二开关，该第四组开关包含一第三开关与一第四开关，该第一开关耦接于该第三电容与该第一输出端之间并根据该第二时脉信号导通，该第二开关耦接于该第三电容与该第二输入端之间并根据该第二时脉信号导通，该第三开关耦接于该第四电容与该第一输入端之间并根据该第二时脉信号导通，且该第四开关耦接于该第四电容与该第二输出端之间并根据该第二时脉信号导通。

7.如权利要求3所述的放大器，还包含：

一输入级电路，包含一第三输入端、一第四输入端、一第三输出端以及一第四输出端，

其中该第三输入端用以接收一第一输入信号，该第四输入端用以接收一第二输入信号，该第三输出端耦接至该第一输入端，且该第四输出端耦接至该第二输入端。

8.如权利要求7所述的放大器，还包含：

多个取样开关；以及

多个取样电容，耦接至该第三输入端、该第四输入端、该第一输出端以及该第二输出端，

其中该些取样开关根据一第三时脉信号以及一第四时脉信号导通，以与该些取样电容操作于一第一模式或一第二模式，当操作于该第一模式时，该些取样电容用以分别对该第一输入信号与该第二输入信号取样，且当操作于该第二模式时，该输入级电路与该输出级电路用以对取样到的该第一输入信号以及取样到的该第二输入信号进行放大。

9.如权利要求8所述的放大器，其中该第一时脉信号或该第二时脉信号的一致能期间大于该第三时脉信号或该第四时脉信号的一致能期间。

10.一种放大器，该放大器使用根据权利要求1所述的重置方法来重置，该放大器包含：

一输出级电路，包含多个输入端以及多个输出端；以及

一补偿电路，耦接于该些输入端以及该些输出端之间，并用以根据一第一时脉信号以及一第二时脉信号操作为一第一米勒电容以及一第二米勒电容，

其中该补偿电路包含一第一电容、一第二电容、一第三电容以及一第四电容，在该第一时脉信号的一致能期间，该第一电容与该第二电容操作为该第一米勒电容，且该第三电容与该第四电容操作为该第二米勒电容，在该第二时脉信号的一致能期间，该第一电容与该第三电容操作为该第一米勒电容，且该第四电容与该第二电容操作为该第二米勒电容。