CN1094719C - 可修护的存储模块与修护存储模块的方法 - Google Patents
可修护的存储模块与修护存储模块的方法 Download PDFInfo
- Publication number
- CN1094719C CN1094719C CN97113388A CN97113388A CN1094719C CN 1094719 C CN1094719 C CN 1094719C CN 97113388 A CN97113388 A CN 97113388A CN 97113388 A CN97113388 A CN 97113388A CN 1094719 C CN1094719 C CN 1094719C
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- weld pad
- pin
- row
- indispensable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种可修护的存储模块与修护存储模块的方法,可在存储模块生产加工后,经测试发现有损坏时,或在使用后发生损坏时,立即以备用的集成电路对损坏的存储模块进行修护。本发明将已知的存储模块的线路修改,增加了一个备用集成电路布局,并以跳接焊垫作切换连接;修护时仅需组装上备用集成电路(或在制作时就已组装),并以零欧姆电阻作跳接短路即可。
Description
技术领域
本发明涉及一种制作存储模块的方法,特别是一种可修护的存储模块与修护存储模块的方法。
背景技术
图1是以奔腾(Pentium)电脑32位方式设计的一种动态存储器(DRAM)模块中以8个1M×4组合成1M×32的单列直插式存储模块(SIMM)的线路图,其模块外观如图2所示。此公知的DRAM模块的存储器集成电路(IC)U1~U8的各引脚,对应于耦接DRAM模块的各输出/输入(I/O)引脚。
现有的大多数的DRAM模块(或快闪(flash)存储模块等),在生产时以封装(PKG)方式,在DRAM模块阵列排列的印刷电路板上加工,然后再一一拆下,以独立的模块在***下个别测试(module testing)。若测试发现损坏,则将损坏的IC拆下,换上新的IC,再由***重新测试验证。
公知的普通DRAM模块的测试修护流程,请参照图3,图中取下损坏的IC与组装上良好的IC步骤合称为重作修护。
另外有一种低成本的DRAM模块,以芯片上板(COB)方式制作模块,当模块测试发现有损坏的IC时,在芯片封胶前,虽可修护但难度高;封胶后则难以修护。
发明内容
因此,本发明的主要目的在于提供一种可修护的存储模块与修护存储模块的方法,在存储模块经生产加工测试发现有损坏时,或在使用后发生损坏时,可立即以备用的IC对损坏的存储模块进行修护;而无须如已知的重作修护步骤中取下不良的IC与组装上良好的IC的复杂步骤(尤其是芯片上板方式所制作的模块),进行重作修护。
根据本发明的主要目的,提出一种可修护的存储模块,其至少包括:
多个必备集成电路;以及一印刷电路板,可将必备集成电路组装在印刷电路板上,且可将一备用集成电路可选择地组装或不组装在印刷电路板上;印刷电路板上的电路布局至少有一供备用集成电路组装的位置、一模块输入/输出总线、与这些必备集成电路个数相同的多个输入/输出焊垫排组,以及一列位置选通(Column Address Strobe;CAS)焊垫排组;其中,每一输入/输出焊垫排组为三排焊垫,且每排焊垫个数与每一必备集成电路的输入/输出引脚数相同;列位置选通焊垫排组为两排焊垫,每排焊垫个数与模块输入/输出总线中的列位置选通引脚数相同;每一输入/输出焊垫排组中,第一排焊垫分别耦接每一必备集成电路相对应的输入/输出引脚,第二排焊垫分别耦接模块输入/输出总线中相对应的输入/输出引脚,第三排焊垫分别耦接备用集成电路相对应的输入/输出引脚;列位置选通焊垫排组中,第一排焊垫全耦接备用集成电路的列位置选通引脚,第二排焊垫分别耦接模块输入/输出总线中相对应的列位置选通引脚;而这些必备集成电路与备用集成电路的位置引脚与其他控制引脚分别耦接模块输入/输出总线中的相对应引脚位置;因此,当这些必备集成电路良好时,则将这些输入/输出焊垫排组的第一排焊垫与第二排焊垫分别对应耦接短路;若这些必备集成电路中有损坏时,则将这些必备集成电路中损失的输入/输出引脚所对应的那些输入/输出焊垫排组的第二排焊垫与第三排焊垫分别耦接短路,且将必备集成电路中其他良好的输入/输出引脚所对应的输入/输出焊垫排组的第一排焊垫与第二排焊垫分别耦接短路,以及,将列位置选通焊垫排组中对应具有损坏的输入/输出引脚的集成电路所属的列位置选通引脚的第一排焊垫与第二排焊垫分别短路耦接。
依照本发明的一最佳实施例,这些必备集成电路与备用集成电路都是封装集成电路。
依照本发明的另一最佳实施例,这些必备集成电路与备用集成电路均以芯片上板方式组装在该印刷电路板上。
依照本发明的另一最佳实施例,这些必备集成电路以芯片上板方式组装在该印刷电路板上,备用集成电路是封装集成电路。
依照本发明的另一最佳实施例,焊垫间短路耦接以零欧姆电阻来跳接;该存储模块最大修护能力等于备用集成电路的输入/输出引脚总数。
根据本发明的主要目的,提出一种修护存储模块的方法,所述方法适用于具有损坏的集成电路的一存储模块,该存储模块至少包括多个必备集成电路、至少一个备用集成电路与一模块输入/输出总线,其中必备集成电路组成存储模块的存储容量,这个或这些备用集成电路作为供修护备用的集成电路,且这些必备集成电路中有损坏的集成电路;该方法至少包括:
以一个或多个备用集成电路的输入/输出引脚取代一个或多个损坏的必备集成电路的损坏输入/输出引脚,耦接模块输入/输出总线中一个或多个损坏的必备集成电路所对应的输入/输出引脚,替代为该存储模块的输入/输出引脚;而这些必备集成电路的良好输入/输出引脚,耦接模块输入/输出总线中对应的输入/输出引脚;以及,以一个或多个备用集成电路的列位置选通引脚耦接模块输入/输出总线中一个或多个损坏的必备集成电路所属的列位置选通引脚;由此使得一个或多个备用集成电路可完全取代一个或多个损坏的必备集成电路的损坏输入/输出引脚的操作,而必备集成电路的良好输入/输出引脚仍维持正常操作,从而达到修护该存储模块的目的。
依照本发明的一最佳实施例,这些必备集成电路、该或这些备用集成电路与模块输入/输出总线的输入/输出引脚或列位置选通引脚的替代耦接,是以跳接这些必备集成电路、该或这些备用集成电路与模块输入/输出总线预先布局连接输入/输出引脚或列位置选通引脚的焊垫来耦接的。
在依照本发明的另一最佳实施例中,以零欧姆电阻来跳接焊垫;该方法最大修护能力等于该或这些备用集成电路的输入/输出引脚总数。
为让本发明的上述和其他目的、特征、和优点能更明显易懂,以下将结合附图详细描述本发明的实施例,其中:
附图说明
图1是一种已知的以奔腾电脑32位方式设计为例的动态存储模块线路图;
图2是图1的模块外观图;
图3是已知的普通DRAM模块的测试修护流程图;
图4是为本发明最佳实施例的DRAM模块的线路图;
图5是图4的模块的外观图;以及
图6为本发明最佳实施例的可供探针测试的可修护存储模块阵列图。
具体实施方式
本发明将已知的DRAM模块线路重新修改,增加一个或一个以上的IC布局位置,以便当IC在模块经生产加工或使用后损坏时,立即以备用IC进行修护。
若模块是以封装IC方式组装的,可将作为修护的备用IC的布局位置预留(不将备用的封装IC安装上)。如发生损坏时,再安装上备用的封装IC。
若模块是以芯片上板方式制作的,则可将预作修护用的备用IC同时制作组装,或预留布局位置供封装IC修护安装用。
本发明修护存储模块的方法,不管是封装IC所组装的模块,或是以芯片上板方式制作的模块,均以零欧姆的电阻在适当预留的焊垫位置,以跳接组装方式,将损坏的IC的输入/输出引脚和列位置选通引脚转换成备用IC的输入/输出引脚和列位置选通引脚,以备用IC完全取代损坏的IC。
参照图4,其中示出本发明最佳实施例的DRAM模块线路图,图4的线路图为图1已知DRAM线路图的改进,图中示出9个1M×4组合成1M×32的单列直插式存储模块的线路图,其模块外观如图5所示。图5是以1M×4的8个DRAM IC作成1M×32模块为例,所以每个IC下方有4个焊垫(每排)以对应4个I/O;若改成1M×16的2个DRAM IC作成1M×32模块,则每个IC下方需有16个焊垫(每排),才足以对应16个I/O。
图4中,(a)部分为模块输入/输出(I/O)总线线路图;(b)部分为I/O引脚使用的备用跳接焊垫线路图;(c)部分为列位置选通引脚使用的备用跳接焊垫线路图;(d)部分为必备IC U1~U8的线路图;(e)部分为备用IC U9的线路图。
图5中,IC U1~U8为必备IC,IC U9为备用IC;必备IC U1~U8与已知的DRAM模块的IC相同,备用IC U9为本发明提出的利用一个IC作备用IC的示例。必备IC U1~U8的下方预作有三排跳接焊垫510,520,530,其连接方式如图4(b)部分所示。第一排焊垫510连接至必备IC U1~U8的I/O引脚(例如必备IC U1的RD0~RD3引脚),在模块测试时以此排焊垫作探针测试(probing);第二排焊垫520连接到模块I/O引脚(例如DQ0~DQ3引脚);第三排焊垫530连接至备用IC U9的I/O引脚(例如备用IC U9的SP0~SP3引脚)。
备用IC U9的下方预先作有二排跳接焊垫540,550,其连接方式如图4(c)部分所示。第一排焊垫540全部连接备用IC U9的CAS引脚;第二排焊垫550分别连接至不同必备IC U1~U8的列位置选通引脚CAS0~CAS3引脚,其连接方式如下表(1)所示。
表(1)
焊垫 | DRAM IC |
1(JP1) | CAS0(U1&U3) |
3(JP1) | CAS1(U5&U7) |
5(JP1) | CAS2(U2&U4) |
6(JP1) | CAS3(U6&U8) |
本发明制作的存储模块组装好后,需经模块测试,检查存储模块IC是否损坏。
当模块经模块测试为良好通过时,则在所有必备IC U1~U8下方的第一排焊垫510和第二排焊垫520相对应位置跳接零欧姆电阻(或以排阻夹跳接,例如将必备IC U1的RD0~RD3引脚分别耦接模块I/O的DQ0~DQ3引脚),亦即将图4(b)部分中所有的焊垫排组J0~J7,J9~J16,J18~J25,J27~J34的1,2焊垫短路。并且,备用IC U9位置下方的两排焊垫540,550不跳接零欧姆电阻,维持空接;例如将图4(c)部分中焊垫排组JP1开路。
因此,对以芯片上板方式制作的模块而言,备用的IC备而不用。而对以封装IC方式组装的模块而言,只预留备用IC布局位置,不用组装备用IC。
当模块经模块测试发现必备IC U1~U8中有损坏时,就需组装上备用IC U9作修护(若是在模块制作时已同时组装,就不须此操作)。修护方法为跳接零欧姆电阻方式,将损坏的IC的I/O引脚和列位置选通引脚转换成备用IC的I/O引脚和列位置选通引脚,以备用IC的I/O引脚完全取代损坏的IC的I/O引脚的功能操作。
例如,在损坏的必备IC下方的第二排焊垫520和第三排焊垫530相对应位置跳接零欧姆电阻;在其它正常的必备IC下方的第一排焊垫510和第二排焊垫520相对应位置跳接零欧姆电阻;以及,将备用IC U9下方的第二排焊垫550中代表损坏IC的焊垫与第一排焊垫540相对应的焊垫跳接零欧姆电阻,其对应的情形如表(1)所示。
其中,上述修护方法仅以1个IC为例,其实本发明可修补的IC个数并不限于1个,最大修补量达4个,即本发明最佳实施例最多可对存储器的4个I/O进行修护。其示例如表(2)或表(3),请同时参照图4与图5的线路图。
表(2)
Fail IC | Fail I/O | U1~U8 Jumper | U9 Jumper |
U1 | RD0 | DQ0SP0(J0) | CAS0CAS |
U1 | RD1 | DQ1SP1(J1) | CAS0CAS |
U1 | RD2 | DQ2SP2(J2) | CAS0CAS |
U1 | RD3 | DQ3SP3(J3) | CAS0CAS |
表(3)
Fail IC | Fail I/O | U1~U8 Jumper | U9 Jumper |
U1 | RD0 | DQ0SP0(J0) | CAS0CAS |
U1 | RD3 | DQ3SP1(J3) | CAS0CAS |
U3 | RD4 | DQ4SP2(J4) | CAS0CAS |
U3 | RD7 | DQ7SP3(J7) | CAS0CAS |
表(2)与表(3)中未示出必备IC U1~U8中其他良好I/O线的连接状况,其作法为将必备IC U1~U8中其他良好I/O线所对应的第一排焊垫510与第二排焊垫520耦接短路。以表(3)为例,必备IC U1~U8中其它良好I/O耦接情形为,将图4(b)部分中焊垫排组J1,J2,J5,J6,J9~J16,J18~J25,J27~J34的1,2焊垫耦接短路;也就是说焊垫排组J0,J3,J4,J7的2,3焊垫耦接短路,以及,焊垫排组J0~J7,J9~J16,J18~J25,J27~J34中除焊垫排组J0,J3,J4,J7之外的所有焊垫排组的1,2焊垫耦接短路。
本发明最佳实施例所提出的可修护的存储模块,测试时可以阵列的探针直接对图6所示的各模块进行测试,一次可同时对多个模块进行测试。
对I/O引脚和CAS引脚而言,可将探针接触在第一排焊垫(IC U1~U9的第一排焊垫510,540)上进行测试。而对地址引脚和其它控制引脚而言,则可将探针接触在模块I/O引脚的焊垫上进行测试;或可另外将上述地址引脚和其它控制引脚另布局在第一排焊垫旁,以方便测试。
由上述本发明最佳实施例可知,应用本发明可修护的存储模块与修护存储模块的方法具有下列优点:
(1)对以芯片上板方式制作的模块而言,无论备用IC是预先已制作在模块上,或是测试后再组装上的,皆可直接修补IC。
(2)对以封装IC组装的模块而言,若模块有IC损坏时,则组装上备用IC进行修补;若模块正常,则无须再组装备用IC,并不会浪费IC。
(3)以备用IC直接取代损坏的IC,方便维修。
(4)若生产时无IC损坏,则备用IC布局位置可在以后模块使用损坏时,提供修护的IC组装位置,增加模块利用率及寿命。
(5)模块测试时,可以阵列探针测试方式,一次同时测试多个模块,所以效率高。
Claims (10)
1.一种可修护的存储模块,其至少包括:
多个必备集成电路;以及
一印刷电路板,可将所述必备集成电路组装在该印刷电路板上,且可将一备用集成电路可选择地组装或不组装在该印刷电路板上;该印刷电路板上的电路布局至少有一供所述备用集成电路组装的位置、一模块输入/输出总线、与所述必备集成电路个数相同的多个输入/输出焊垫排组,以及一列位置选通焊垫排组;其中,每一输入/输出焊垫排组为三排焊垫,且每排焊垫的个数与每一必备集成电路的输入/输出引脚数相同;该列位置选通焊垫排组为两排焊垫,每排焊垫个数与该模块输入/输出总线中的列位置选通引脚数相同;每一输入/输出焊垫排组中,第一排焊垫分别耦接每一必备集成电路相对应的输入/输出引脚,第二排焊垫分别耦接该模块输入/输出总线中相对应的输入/输出引脚,第三排焊垫分别耦接该备用集成电路相对应的输入/输出引脚;该列位置选通焊垫排组中,第一排焊垫全耦接该备用集成电路的列位置选通引脚,第二排焊垫分别耦接该模块输入/输出总线中相对应的列位置选通引脚;而这些必备集成电路与该备用集成电路的位置引脚与其它控制引脚分别耦接该模块输入/输出总线中的相对应位置引脚;
当所述必备集成电路良好时,则将所述输入/输出焊垫排组的第一排焊垫与第二排焊垫分别对应耦接短路;当所述必备集成电路中有损坏时,则将所述必备集成电路中损坏的输入/输出引脚所对应的输入/输出焊垫排组的第二排焊垫与第三排焊垫分别耦接短路,且将必备集成电路中其他良好的输入/输出引脚所对应的输入/输出焊垫排组的第一排焊垫与第二排焊垫分别耦接短路,以及,将该列位置选通焊垫排组中对应的具有损坏的输入/输出引脚的集成电路所属的列位置选通引脚的第一排焊垫与第二排焊垫分别短路耦接。
2.如权利要求1所述的存储模块,其中所述必备集成电路与所述备用集成电路均为封装集成电路。
3.如权利要求1所述的存储模块,其中所述必备集成电路与所述备用集成电路均以芯片上板方式组装在所述印刷电路板上。
4.如权利要求1所述的存储模块,其中所述必备集成电路以芯片上板方式组装在所述印刷电路板上,所述备用集成电路是封装集成电路。
5.如权利要求1所述的存储模块,其中所述焊垫间的短路耦接以零欧姆电阻或排阻夹来跳接。
6.如权利要求1所述的存储模块,其中最大修护能力等于4个。
7.一种修护存储模块的方法,所述方法适用于具有损坏的集成电路的一存储模块,该存储模块至少包括多个必备集成电路、至少一个备用集成电路与一模块输入/输出总线,其中所述必备集成电路组成所述存储模块的存储容量,所述一个或多个备用集成电路作为修护备用的集成电路,且所述必备集成电路中有损坏的集成电路;所述方法至少包括:
以所述一个或多个备用集成电路的输入/输出引脚取代所述一个或多个损坏的必备集成电路的损坏的输入/输出引脚,耦接该模块输入/输出总线中所述一个或多个损坏的必备集成电路所对应的输入/输出引脚,替代为该存储模块的输入/输出引脚;而所述必备集成电路的良好输入/输出引脚,耦接所述模块输入/输出总线中对应的输入/输出引脚;以及,以所述一个或多个备用集成电路的列位置选通引脚耦接该模块输入/输出总线中一个或多个损坏的必备集成电路所属的列位置选通引脚;由此使得一个或多个备用集成电路可完全取代一个或多个损坏的必备集成电路的损坏的输入/输出引脚的操作,而所述必备集成电路的良好输入/输出引脚仍维持正常操作,从而达到修护该存储模块的目的。
8.如权利要求7所述的方法,其中所述必备集成电路、所述一个或多个备用集成电路与该模块输入/输出总线的输入/输出引脚或列位置选通引脚的替代耦接,是以跳接所述必备集成电路、所述一个或多个备用集成电路与该模块输入/输出总线预先布局连接输入/输出引脚或列位置选通引脚的焊垫来耦接的。
9.如权利要求8所述的方法,其中以零欧姆电阻或排阻夹来跳接焊垫。
10.如权利要求7所述的方法,其中所述方法的最大修护能力等于4个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN97113388A CN1094719C (zh) | 1997-08-21 | 1997-08-21 | 可修护的存储模块与修护存储模块的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN97113388A CN1094719C (zh) | 1997-08-21 | 1997-08-21 | 可修护的存储模块与修护存储模块的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1209723A CN1209723A (zh) | 1999-03-03 |
CN1094719C true CN1094719C (zh) | 2002-11-20 |
Family
ID=5172667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97113388A Expired - Fee Related CN1094719C (zh) | 1997-08-21 | 1997-08-21 | 可修护的存储模块与修护存储模块的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1094719C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104656296A (zh) * | 2015-03-20 | 2015-05-27 | 合肥京东方光电科技有限公司 | 一种显示基板、显示面板及显示装置 |
CN105070702B (zh) * | 2015-09-07 | 2019-01-08 | 珠海全志科技股份有限公司 | 提升封装兼容性的芯片dram焊盘排布结构 |
CN110996497B (zh) * | 2019-12-25 | 2021-06-15 | 惠州Tcl移动通信有限公司 | 柔性线路板及终端设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5315552A (en) * | 1991-08-29 | 1994-05-24 | Kawasaki Steel Corporation | Memory module, method for control thereof and method for setting fault bit table for use therewith |
US5544113A (en) * | 1994-11-30 | 1996-08-06 | International Business Machines Corporation | Random access memory having a flexible array redundancy scheme |
US5691946A (en) * | 1996-12-03 | 1997-11-25 | International Business Machines Corporation | Row redundancy block architecture |
-
1997
- 1997-08-21 CN CN97113388A patent/CN1094719C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5315552A (en) * | 1991-08-29 | 1994-05-24 | Kawasaki Steel Corporation | Memory module, method for control thereof and method for setting fault bit table for use therewith |
US5544113A (en) * | 1994-11-30 | 1996-08-06 | International Business Machines Corporation | Random access memory having a flexible array redundancy scheme |
US5691946A (en) * | 1996-12-03 | 1997-11-25 | International Business Machines Corporation | Row redundancy block architecture |
Also Published As
Publication number | Publication date |
---|---|
CN1209723A (zh) | 1999-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1184333A (zh) | 存储器模块 | |
US6282689B1 (en) | Error correction chip for memory applications | |
US8095832B2 (en) | Method for repairing memory and system thereof | |
US7155637B2 (en) | Method and apparatus for testing embedded memory on devices with multiple processor cores | |
CN1120422C (zh) | 利用可变大小冗余替换配置使存储器容错的方法 | |
US5768173A (en) | Memory modules, circuit substrates and methods of fabrication therefor using partially defective memory devices | |
US20070288805A1 (en) | Method and apparatus for storing failing part locations in a module | |
CN1682314A (zh) | 测试埋入式动态随机存取存储器电路的电路及方法 | |
CN1819062A (zh) | 为存储器内建自测试提供灵活模块冗余分配的方法和设备 | |
CN1133172C (zh) | 测试可读写的集成电子电路的总线接线的方法 | |
EP2756502A1 (en) | Memory system with a layer comprising a dedicated redundancy area | |
CN1195814A (zh) | 使存储器容错的可变大小冗余替换布局 | |
CN1182536C (zh) | 用于半导体存储器的并行冗余方法和装置 | |
CN1094719C (zh) | 可修护的存储模块与修护存储模块的方法 | |
CN1577626A (zh) | 记忆模块集成时钟供应芯片、含芯片的模块及模块的操作 | |
US6119049A (en) | Memory module assembly using partially defective chips | |
US5721741A (en) | Memory test system | |
CN1190835C (zh) | 分析动态随机存取存储器冗余位修复是否正确的方法 | |
US5798962A (en) | Memory schemes | |
CN1146792C (zh) | 具有冗余度的集成存储器 | |
CN2450783Y (zh) | 内存芯片的组装构造 | |
EP0652515A1 (en) | Memory device, manufacture of such a device and a method of simulating a contiguous memory | |
JPS62250599A (ja) | 半導体メモリ装置 | |
KR100312809B1 (ko) | 복구가능한메모리모듈과메모리모듈들을복구하는방법 | |
US20030084389A1 (en) | Method and apparatus for flexible memory for defect tolerance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20021120 Termination date: 20090921 |