CN109423602A - 掩膜板及成膜方法 - Google Patents

掩膜板及成膜方法 Download PDF

Info

Publication number
CN109423602A
CN109423602A CN201810788659.6A CN201810788659A CN109423602A CN 109423602 A CN109423602 A CN 109423602A CN 201810788659 A CN201810788659 A CN 201810788659A CN 109423602 A CN109423602 A CN 109423602A
Authority
CN
China
Prior art keywords
substrate
plate
mask plate
magnet
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810788659.6A
Other languages
English (en)
Other versions
CN109423602B (zh
Inventor
三上瞬
中尾裕利
田宫慎太郎
朝比奈伸
朝比奈伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN109423602A publication Critical patent/CN109423602A/zh
Application granted granted Critical
Publication of CN109423602B publication Critical patent/CN109423602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种掩膜板，其在通过磁铁阵列的吸引力将掩膜板紧密贴合在基板的下表面以使基板(Sw)夹隔在接触板(Tp)和掩膜板(MP)之间时，可尽量抑制在图案掩膜部(1)的透孔(11)周边的突起，并可防止已形成的薄膜上发生掩膜失效。本发明的掩膜板(MP)具有：图案掩膜部(1)，其由以规定的图案开设并贯通板厚度方向的多个透孔(11)构成；以及遮挡部(2)，其位于图案掩膜部的周围。至少在磁铁的并列设置方向上与图案掩膜部相邻的遮挡部的部分(21)形成为与图案掩膜部的磁导率相同。

Description

掩膜板及成膜方法
技术领域
本发明涉及一种掩膜板以及使用该掩膜板的成膜方法，所述掩膜板具有：图案掩膜部，其由以规定的图案开设并贯穿板厚度方向的多个透孔构成；以及遮挡部，其位于图案掩膜部的周围；所述掩膜板紧密贴合或靠近基板的一个面配置并限定对基板的处理范围。
背景技术
例如已知通过作为制造有机EL元件的工序之一的真空蒸镀法形成规定的薄膜。此时，在可形成真空气氛的真空室内，将玻璃或聚酰亚胺等的基板与例如由殷钢制成的掩膜板重叠配置，所述掩膜板具有：图案掩膜部，其由以规定的图案开设并贯穿板厚度方向的多个透孔构成；以及遮挡部，其位于图案掩膜部的周围；所述掩膜板限定对基板的处理范围；从蒸镀源使蒸镀物质升华或气化，隔着掩膜板将该升华或气化了的蒸镀物质附着、堆积在基板的一个面(即成膜面)上，由此在基板的规定范围内以规定的图案形成各种薄膜(例如参照专利文献1)。通常蒸镀源配置在掩膜板下方，以所谓的基板表面朝下方式成膜。
此处，当通过真空蒸镀进行成膜时，为了抑制在以规定的图案形成的薄膜上发生所谓的掩膜失效(即隔着掩膜板以规定的基准薄膜厚度形成规定的薄膜，例如观察沿着一个方向的薄膜的薄膜厚度分布时，以基准薄膜厚度成膜的范围比掩膜板的一个方向的开口幅度小，到超过该开口幅度的规定的范围都形成了薄膜)的情况，更优选使基板和掩膜板在其整个面上紧密贴合。由此，通常的方式是：以从掩膜板朝向基板的方向为上，在基板上隔着接触板设置磁铁阵列，所述磁铁阵列由在上下方向上磁化了的多个柱状的磁铁在与磁铁的长度方向正交的方向上并列设置而构成，且彼此相邻的该磁铁的下侧的磁极不同，从而通过磁铁阵列的吸引力使掩膜板紧密贴合在基板的下表面上，以使得基板夹隔在接触板和掩膜板之间。
再有，近年来，使用大型且厚度薄的基板作为待处理基板(例如1500mm×1800mm×厚度0.5mm)，随之，为了使通过掩膜板的各透孔在基板上形成的薄膜高精度地形成为截面大致呈矩形轮廓，使用厚度为几μm～几百μm的箔片状的产品。但是，已知如果使用上述磁铁阵列使这样的掩膜板夹持该基板并使其吸附在接触板上，则掩膜板的图案掩膜部上局部出现向下突起的部分。如果图案掩膜部上局部出现突起，则以规定图案形成的薄膜上发生所谓的掩膜失效，因此需要尽量对其进行抑制。
因此，本申请的发明人经过锐意进取，认识到由于某些原因而产生的斥力，导致在构成图案掩膜部的各透孔中在磁铁的并列设置方向上与遮挡部相邻的透孔的边缘突起。这被认为是由于在遮挡部和开设了多个透孔的图案掩膜部上通过的磁通密度不同(即在遮挡部和图案掩膜部的边界上磁通密度发生很大变化)，导致由于横穿遮挡部的磁通量与通过图案掩膜部的磁通量发生干扰从而产生斥力。
【现有技术文献】
【专利文献】
【专利文献1】日本专利公开2013－93278号公报
发明内容
发明要解决的技术问题
基于上述认识而形成本发明，其目的是提供一种掩膜板和使用该掩膜板的成膜方法，所述掩膜板在通过磁铁阵列的吸引力将掩膜板紧密贴合在基板下表面以使基板夹隔在接触板和掩膜板之间时，可尽量抑制在图案掩膜部上出现局部突起，并可防止已形成的薄膜上发生掩膜失效。
解决技术问题的手段
为解决上述问题，本发明的掩膜板，其特征在于，具有：图案掩膜部，其由以规定的图案开设并贯通板厚度方向的多个透孔构成；以及遮挡部，其位于图案掩膜部的周围；所述掩膜板与基板的一侧的面紧密贴合或靠近配置，限定对基板的处理范围；以从掩膜板朝向基板的方向为上，在基板上间隔接触板配置磁铁阵列，所述磁铁阵列由在上下方向上磁化的多个磁铁并列设置而构成，且彼此相邻的该磁铁的下侧的磁极不同，由此通过磁铁阵列的吸引力使所述掩膜板紧密贴合在基板的下表面以使基板夹隔在接触板和掩膜板之间，至少在磁铁的并列设置方向上与图案掩膜部相邻的遮挡部的部分形成为与图案掩膜部的磁导率相同。
采用本发明，由于减小磁铁的并列设置方向上的遮挡部和图案掩膜部的边界上的磁通密度的变化，抑制斥力产生，所以可尽量抑制在掩膜板的图案掩膜部上局部出现朝向下方突起的部分。从而，可防止已形成的薄膜上出现掩膜失效。此外，在本发明中，所谓的“遮挡部的部分与图案掩膜部的磁导率相同”的情况，实际并不只是遮挡部的部分的磁导率与图案掩膜部的磁导率(例如沿磁铁的并列设置方向的平均磁导率)相同的情况，也包括可通过遮挡部和图案掩膜部的边界上的磁通密度的变化减小而抑制斥力产生的情况。
在本发明中，如上所述，为了设置遮挡部的部分与图案掩膜部的磁导率相同，只要例如与图案掩膜部上形成的各透孔的图案一致，在遮挡部的部分上以规定的图案形成贯穿板厚度方向的多个贯通孔即可。但是，采用这种结构时，在本来应限定制对基板的成膜的部分上也形成薄膜。因此，如果向该贯通孔中充填非磁性材料，或者粘贴非磁性材料制成的片材来覆盖形成了多个贯通孔的区域的话，则不损失与图案掩膜部的磁导率相同的功能，就可防止对原本应限制的基板的部分的成膜。此时，作为非磁性材料，例如可使用聚酰亚胺。
再有，为了解决上述课题，用于以规定的图案在基板的一侧的面上形成薄膜的本发明的成膜方法，其特征在于，包含下述工序：具有图案掩膜部和遮挡部作为掩膜板，所述图案掩膜部由以规定的图案开设并贯通板厚度方向的多个透孔构成，所述遮挡部位于图案掩膜部的周围，并且使用在一个方向上与图案掩膜部相邻的遮挡部的部分和图案掩膜部的磁导率相同的产品，使掩膜板和基板的一侧的面对位重合的工序；以从掩膜板朝向基板的方向为上，在基板的另一侧的面上从其上方放置接触板，之后在接触板上以各磁铁的并列设置方向与上述一个方向一致的姿态配置磁铁阵列，所述磁铁阵列设置为在上下方向上磁化的多个磁铁并列设置为彼此相邻的该磁铁的下侧的磁极不同，由此通过磁铁阵列的吸引力使掩膜板紧密贴合在基板的一侧的面上以使基板夹隔在接触板和掩膜板之间的工序；以及启动成膜源，隔着掩膜板在基板的一侧的面上成膜的工序。
附图说明
图1是示出本实施方式的掩膜板的一部分的俯视放大示意图。
图2是以本实施方式的掩膜板的使用状态示出沿图1的II－II的局部截面放大图。
图3是说明在以往例子的掩膜板上的开口边缘部突起的局部放大剖视图。
图4是涉及本实施方式的变形例的掩膜板的一部分的放大剖视图。
具体实施方式
下面参照附图，以矩形的玻璃基板(以下简称为“基板Sw”)作为基板，对与基板Sw的一侧的面(下表面)紧密贴合(或者尽量靠近配置)的本发明的掩膜板MP的实施方式以及使用该掩膜板MP的成膜方法进行说明。在以下内容中，以从掩膜板MP朝向基板Sw的方向为上进行说明。
参照图1和图2，掩膜板MP是厚度在几μm～几百μm范围内的箔片状掩膜板，是室温附近的热膨胀系数小且强度较高的金属材料例如殷钢制成的。掩膜板MP由图案掩膜部1和遮挡部2构成，图案掩膜部1由根据要在基板Sw上成膜的图案而开设并贯穿掩膜板厚度方向的多个透孔11构成，遮挡部2位于图案掩膜部1周围，限定对基板S的成膜。俯视图中的各透孔11的轮廓根据要在基板Sw上形成的薄膜的轮廓，适当形成为矩形、圆形或长圆形等(本实施方式中是矩形)。再有，各透孔11的内壁面形成为末端朝向下方渐宽的碗形(参照图2)，以便不发生掩膜失效。此外，虽未图示说明，但也可在掩膜板MP的外周设置厚度更厚的支承架(未图示)，用支承架来保持掩膜板MP。
使掩膜板MP紧密贴合在基板Sw的下表面，例如通过真空蒸镀法隔着掩膜板在基板Sw的下表面以规定的图案形成规定的薄膜，此时，使用接触板Tp和磁铁阵列Ma使掩膜板MP紧密贴合在基板Sw的下表面。接触板Tp如图2所示，从磁导率小的金属材料中选择，例如使用奥氏体不锈钢。基板Sw紧密贴合在接触板Tp的下表面，所述下表面加工为具有规定的平坦度，当基板Sw与接触板Tp在其整个面上密切贴合时，起到使基板Sw保持平坦的作用。另一方面，磁铁阵列Ma由板状的磁轭Yo和在磁轭Yo的下表面等间隔并列设置的柱状的磁铁Bm构成。磁铁Bm在上下方向上磁化，并列设置在与磁铁Bm的长度方向正交的方向(图2中的左右方向)上，以使彼此相邻的该磁铁Bm的下侧的磁极不同。
下面采用真空蒸镀法作为成膜方法，以隔着掩膜板在基板Sw的下表面按规定的图案形成规定的薄膜的情况为例，进行说明，并同时说明成膜方法。此外，成膜方法并不限于真空蒸镀法，可使用溅射法或CVD法。虽未特别图示说明，但在实施成膜方法的真空蒸镀装置的真空室的底面上设置有作为成膜源的蒸发源，在蒸发源的垂直方向上方设置有支承架，掩膜板MP以水平姿态设置在该支承架上。首先，在掩膜板MP上对位并重合基板Sw。此时，在掩膜板MP和基板Sw的规定位置上设置对位标记(未图示)，以CCD相机等拍摄对位标记的同时，调整基板Sw相对于掩膜板MP的位置。并且，在基板Sw上，从其上方往下放置接触板Tp，之后从上方往下将磁铁阵列Ma设置在接触板Tp上。由此，将基板Sw夹隔在接触板Tp和掩膜板MP之间，通过磁铁阵列Ma的吸引力将掩膜板MP紧密贴合在基板Sw的下表面上(图2所示的状态)。
此处，当像上述那样，通过磁铁阵列Ma的吸引力使掩膜板MP紧密贴合在基板Sw的下表面时，图案掩膜部1特别是在磁铁Bm的并列设置方向上与遮挡部2相邻的透孔11的遮挡部2侧的周边11a向下方突起。像这样在掩膜板MP上局部产生突起时，以规定的图案成膜的薄膜上发生所谓的掩膜失效，因此需要尽量对其进行抑制。此外，掩膜板MP的局部突起难以通过光学方法等来确认截面，所以是通过实际在基板Sw上形成薄膜时的薄膜失效情况来确认。从而，附图是设想的概念图。
在本实施方式中，如图1所示，在包围图案掩膜部1的遮挡部2的部分21上，与图案掩膜部1上所形成的各透孔11的图案一致地以规定的图案形成贯穿板厚度方向的多个贯通孔22，在作为一个方向的各磁铁Bm的并列设置方向上与图案掩膜部1的磁导率相同地形成与图案掩膜部1相邻的遮挡部2的部分21。此时，贯通孔22的轮廓和开口面积设置为与各透孔11一致，再有，贯通孔22彼此之间的间距也与各透孔11彼此之间的间距相同(即以比原本的图案掩膜部1大一圈的面积并以规定的图案形成各透孔11)。此外，形成贯通孔22的遮挡部2的部分21的面积并无特别限制，再有，只要是可使磁导率相同(换言之，可减小在各磁铁Bm的并列设置方向上的遮挡部2和图案掩膜部1的边界上的磁通密度的变化)，遮挡部2的部分21上形成的贯通孔22的轮廓或间距等并不受上述的方式的限定。并且，通过所谓的密封处理在各贯通孔22中充填有非磁性材料3。
作为充填在各贯通孔22内的非磁性材料3，没有特别限制，可使用聚酰亚胺等树脂。作为在各贯通孔22内充填非磁性材料3的密封处理，使用旋涂或蒸镀重合法等，此时，也可以以在掩膜板MP的上表面上形成非磁性材料的薄膜的状态来使用。此外，在上述实施方式中，考虑到可操作性，以比原本的图案掩膜部1大一圈的面积并以规定的图案来形成各透孔11，使用比原本的图案掩膜部1靠外侧的孔作为贯通孔22为例来进行了说明，但只要至少在磁铁Bm的并列设置方向上只在与图案掩膜部1相邻的遮挡部2的部分21上形成有贯通孔22即可。
当在基板Sw上隔着接触板Tp设置磁铁阵列Ma时，磁铁阵列Ma设置为靠近图案掩膜部1的遮挡部2的部分21和图案掩膜部1的磁导率相同的方向与各磁铁Bm的并列设置方向一致的姿态。由此，基板Sw夹隔在接触板Tp和掩膜板MP之间，通过磁铁阵列Ma的吸引力使掩膜板MP密切贴合在基板Sw的下表面，在此状态下，磁铁Bm的并列设置方向上的遮挡部2和图案掩膜部1的边界上的磁通密度变化减小而抑制斥力产生。因此，可尽量抑制在掩膜板MP的图案掩膜部1上局部地出现向下突起的部分。并且，启动在真空气氛的真空室内与掩膜板MP相对配置的蒸发源使蒸镀物质升华或气化，隔着掩膜使该升华或气化了的蒸镀物质附着堆积在基板Sw的下表面上，由此以规定的图案形成薄膜。从而，可防止形成的薄膜上发生掩膜失效的情况。再有，由于在贯通孔22中充填了非磁性材料3，所以不会损失与图案掩膜部1的磁导率相同这一功能，就能可靠地防止对本来应该限制的基板Sw的部分的成膜。
以上说明了本发明的实施方式，但本发明并不限于此，也可在不超出本发明的技术思想范围内的范围内对本发明进行变形。在上述实施方式中，以在贯通孔22中充填非磁性材料3的情况为例进行了说明，但并不见限于此，例如也可如图4所示地，将非磁性材料制成的规定厚度的片材4粘贴在形成了多个贯通孔22的遮挡部2的部分21上。作为这样的片材4，可使用例如聚酰亚胺制成的产品。
附图标记说明
MP…掩膜板、Sw…基板、Tp…接触板、Ma…磁铁阵列、Bm…磁铁、1…图案掩膜部、11…透孔、2…遮挡部、22…贯通孔、3…非磁性材料、4…片材。

Claims (4)

1.一种掩膜板，其特征在于，具有：
图案掩膜部，其由以规定的图案开设并贯通板厚度方向的多个透孔构成；以及
遮挡部，其位于图案掩膜部的周围；
所述掩膜板与基板的一侧的面紧密贴合或靠近配置，限定对基板的处理范围；
以从掩膜板朝向基板的方向为上，在基板上间隔接触板配置磁铁阵列，所述磁铁阵列由在上下方向上磁化的多个磁铁并列设置而构成，且彼此相邻的该磁铁的下侧的磁极不同，由此通过磁铁阵列的吸引力使所述掩膜板紧密贴合在基板的下表面以使基板夹隔在接触板和掩膜板之间；
至少在磁铁的并列设置方向上与图案掩膜部相邻的遮挡部的部分形成为与图案掩膜部的磁导率相同。
2.根据权利要求1所述的掩膜板，其特征在于：
在所述遮挡部的部分上以规定的图案形成贯穿板厚度方向的多个贯通孔，向该贯通孔中充填非磁性材料。
3.根据权利要求1所述的掩膜板，其特征在于：
在所述遮挡部的部分上以规定的图案形成贯穿板厚度方向的多个贯通孔，粘贴非磁性材料制成的片材来覆盖形成了这些多个贯通孔的区域。
4.一种成膜方法，是用于以规定的图案在基板的一侧的面上形成薄膜的成膜方法，其特征在于，包含下述工序：
具有图案掩膜部和遮挡部作为掩膜板，所述图案掩膜部由以规定的图案开设并贯通板厚度方向的多个透孔构成，所述遮挡部位于图案掩膜部的周围，并且使用在一个方向上与图案掩膜部相邻的遮挡部的部分和图案掩膜部的磁导率相同的产品，使掩膜板和基板的一侧的面对位重合的工序；
以从掩膜板朝向基板的方向为上，在基板的另一侧的面上从其上方放置接触板，之后在接触板上以各磁铁的并列设置方向与上述一个方向一致的姿态配置磁铁阵列，所述磁铁阵列设置为在上下方向上磁化的多个磁铁并列设置为彼此相邻的该磁铁的下侧的磁极不同，由此通过磁铁阵列的吸引力使掩膜板紧密贴合在基板的一侧的面上以使基板夹隔在接触板和掩膜板之间的工序；以及
启动成膜源，隔着掩膜板在基板的一侧的面上成膜的工序。
CN201810788659.6A 2017-09-01 2018-07-18 掩膜板及成膜方法 Active CN109423602B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-168211 2017-09-01
JP2017168211A JP6471200B1 (ja) 2017-09-01 2017-09-01 マスクプレート及び成膜方法

Publications (2)

Publication Number Publication Date
CN109423602A true CN109423602A (zh) 2019-03-05
CN109423602B CN109423602B (zh) 2019-09-20

Family

ID=65356210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810788659.6A Active CN109423602B (zh) 2017-09-01 2018-07-18 掩膜板及成膜方法

Country Status (4)

Country Link
JP (1) JP6471200B1 (zh)
KR (1) KR102132642B1 (zh)
CN (1) CN109423602B (zh)
TW (1) TWI676695B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075639A (ja) * 2000-08-29 2002-03-15 Sony Corp パターン形成装置、パターン形成方法、有機電界発光素子ディスプレイの製造装置及び製造方法
JP2005302457A (ja) * 2004-04-09 2005-10-27 Toray Ind Inc 蒸着マスクおよびその製造方法並びに有機電界発光装置の製造方法
CN1867216A (zh) * 2005-05-16 2006-11-22 精工爱普生株式会社 掩模保持结构、成膜方法、电光学装置的制造方法、以及电子设备
CN101015234A (zh) * 2004-09-08 2007-08-08 东丽株式会社 有机电场发光装置及其制造方法
CN102165336A (zh) * 2008-09-30 2011-08-24 索尼公司 光学部件及其制造方法、以及显示器及其制造方法
WO2013039019A1 (ja) * 2011-09-14 2013-03-21 トヨタ自動車東日本株式会社 光電変換デバイス用電極及び光電変換デバイス
CN103695842A (zh) * 2013-12-31 2014-04-02 信利半导体有限公司 一种掩膜板及其制作方法
JP5825139B2 (ja) * 2012-02-21 2015-12-02 大日本印刷株式会社 蒸着マスクの製造方法
CN105637110A (zh) * 2013-10-15 2016-06-01 大日本印刷株式会社 金属板、金属板的制造方法、和使用金属板制造蒸镀掩模的方法
CN106884139A (zh) * 2017-03-20 2017-06-23 京东方科技集团股份有限公司 一种蒸镀掩膜版、其制作方法、电磁蒸镀装置及蒸镀方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506214B2 (ja) * 2003-03-13 2010-07-21 東レ株式会社 有機電界発光装置およびその製造方法
JP2013093278A (ja) 2011-10-27 2013-05-16 Hitachi High-Technologies Corp 有機ｅｌデバイス製造装置
KR20160035170A (ko) * 2014-09-22 2016-03-31 삼성디스플레이 주식회사 마스크 조립체 및 이를 이용한 증착 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075639A (ja) * 2000-08-29 2002-03-15 Sony Corp パターン形成装置、パターン形成方法、有機電界発光素子ディスプレイの製造装置及び製造方法
JP2005302457A (ja) * 2004-04-09 2005-10-27 Toray Ind Inc 蒸着マスクおよびその製造方法並びに有機電界発光装置の製造方法
CN101015234A (zh) * 2004-09-08 2007-08-08 东丽株式会社 有机电场发光装置及其制造方法
CN1867216A (zh) * 2005-05-16 2006-11-22 精工爱普生株式会社 掩模保持结构、成膜方法、电光学装置的制造方法、以及电子设备
CN102165336A (zh) * 2008-09-30 2011-08-24 索尼公司 光学部件及其制造方法、以及显示器及其制造方法
WO2013039019A1 (ja) * 2011-09-14 2013-03-21 トヨタ自動車東日本株式会社 光電変換デバイス用電極及び光電変換デバイス
JP5825139B2 (ja) * 2012-02-21 2015-12-02 大日本印刷株式会社 蒸着マスクの製造方法
CN105637110A (zh) * 2013-10-15 2016-06-01 大日本印刷株式会社 金属板、金属板的制造方法、和使用金属板制造蒸镀掩模的方法
CN103695842A (zh) * 2013-12-31 2014-04-02 信利半导体有限公司 一种掩膜板及其制作方法
CN106884139A (zh) * 2017-03-20 2017-06-23 京东方科技集团股份有限公司 一种蒸镀掩膜版、其制作方法、电磁蒸镀装置及蒸镀方法

Also Published As

Publication number Publication date
JP2019044228A (ja) 2019-03-22
TW201912817A (zh) 2019-04-01
CN109423602B (zh) 2019-09-20
KR20190025510A (ko) 2019-03-11
JP6471200B1 (ja) 2019-02-13
KR102132642B1 (ko) 2020-07-10
TWI676695B (zh) 2019-11-11

Similar Documents

Publication Publication Date Title
US10186662B2 (en) Mask frame assembly for deposition and method of manufacturing display apparatus using the same
US11414739B2 (en) Mask frame assembly and evaporation device
CN101090994B (zh) 掩模保持机构以及成膜装置
US9530961B2 (en) Mask assembly for deposition, deposition apparatus, and method employing the same
CN105121692B (zh) 成膜掩模
KR100696550B1 (ko) 증착 장치
US20170244035A1 (en) Deposition mask, deposition device, deposition method, and deposition mask manufacturing method
CN101812662A (zh) 掩模附着单元和使用该掩模附着单元的沉积设备
WO2019218611A1 (zh) 掩膜组件、主掩膜板及配合掩膜板
EP3444845B1 (en) Method for manufacturing a display substrate
JP2008156686A (ja) マスクおよびマスク蒸着装置
KR20120007022A (ko) 재료 증착 장치에서 기판을 홀딩하는 장치
CN107686961A (zh) 用于沉积oled显示面板的掩膜
US20140373780A1 (en) Mask assembly for deposition
CN108193168B (zh) 掩膜板及其制作方法
JP6407479B2 (ja) 蒸着装置、蒸着方法及び有機ｅｌ表示装置の製造方法
CN109423602B (zh) 掩膜板及成膜方法
CN103748255A (zh) 边缘排除的掩模遮蔽的保护
JP6549202B2 (ja) 蒸着マスク
JP2009054512A (ja) マスク
US20220205076A1 (en) Mask sheet and mask device
WO2018214633A1 (zh) 显示基板的制备方法、显示基板母板
KR101649905B1 (ko) 유기전계발광표시장치의 증착장치
KR101436014B1 (ko) 증착 마스크
CN115386844B (zh) 蒸镀装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant