TWI738568B - 一種故障分析用的半導體試片的製備方法 - Google Patents

一種故障分析用的半導體試片的製備方法 Download PDF

Info

Publication number
TWI738568B
TWI738568B TW109140323A TW109140323A TWI738568B TW I738568 B TWI738568 B TW I738568B TW 109140323 A TW109140323 A TW 109140323A TW 109140323 A TW109140323 A TW 109140323A TW I738568 B TWI738568 B TW I738568B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
failure analysis
preparing
dielectric
Prior art date
Application number
TW109140323A
Other languages
English (en)
Other versions
TW202221814A (zh
Inventor
柳紀綸
陳榮欽
張仕欣
Original Assignee
汎銓科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 汎銓科技股份有限公司 filed Critical 汎銓科技股份有限公司
Priority to TW109140323A priority Critical patent/TWI738568B/zh
Priority to CN202110748741.8A priority patent/CN114520157A/zh
Priority to US17/409,777 priority patent/US11828800B2/en
Application granted granted Critical
Publication of TWI738568B publication Critical patent/TWI738568B/zh
Priority to JP2021153075A priority patent/JP7186838B2/ja
Publication of TW202221814A publication Critical patent/TW202221814A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83047—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by mechanical means, e.g. severing, pressing, stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明揭示一種故障分析用的半導體試片的製備方法，藉由使用一種 非發性、非液態且對介電材質具有較高黏著特性而對金屬接觸材料具有較低黏著特性的黏著材料所構成的黏著層，可大面積、高均勻度的選擇性移除介電材料部分厚度，並完整保留導線材料，且不會與半導體樣品產生化學反應或甚至破壞欲分析的結構，且可藉由選用不同的黏著層材料，控制與介電層的黏著度，進而可以控制移除介電層的厚度，故可提供一種適用於尺寸縮小化的故障分析用半導體試片。

Description

一種故障分析用的半導體試片的製備方法
本發明是關於一種故障分析用的半導體試片的製備方法，且特別是關於一種利用材料黏著度差異以製備失效分析用的半導體試片的方法。
習知故障分析用的半導體試片的製備方法，通常必須逐層去層(delayer)，以提供故障分析用的半導體試片。如圖1A~1B所示之習知一種故障分析用的半導體試片的製備方法，其步驟包括首先提供一如圖1A所示的半導體樣品10，該半導體樣品10包括一半導體元件100、一連接該半導體元件100的金屬接觸層180、一第一介電層170覆蓋該半導體元件100及該金屬接觸層180、一導線層185，形成於該第一介電層170上，並且連接該金屬接觸層180，以電性連接該半導體元件100，以及一第二介電層200，覆蓋該導線層185上，該半導體元件100例如包括一半導體基板110、一閘極120、一閘極氧化層130、一源極140及一汲極160。然後，如圖1B所示般，使用人工研磨並搭配化學蝕刻液去除該第二介電層200及該導線層185，使金屬接觸層180部分裸露，以利缺陷之處的尋找或後續的故障分析。如圖1A~1B所示之習知一種故障分析用的半導體試片的製備方法，由於使用人工研磨並搭配化學蝕刻液去除該第二介電層200及該導線層185，對於尺寸較大的半導體樣品而言，由於介電層較厚，較不會在使用人工研 磨並搭配化學蝕刻液去除該第二介電層200的過程中使半導體元件100受到損害。然而，隨著半導體製程尺寸逐漸縮小化，介電層的厚度越來越小，使用人工研磨並搭配化學蝕刻液以進行去層處理時，可能會使半導體樣品10內的半導體元件100受到損害，如圖1B所示因為蝕刻液在研磨過程中經由故障點滲漏而造成第一介電層170被蝕刻出露出閘極120表面或汲極160表面的缺陷通道190、195，或者造成金屬接觸層180被蝕刻破壞，導致無法完成故障失效分析用的半導體試片的製備。
有鑒於此，一種不會損害半導體樣品內的半導體元件的故障分析用的半導體試片的製備方法乃目前半導體業界所殷切期盼。
本發明之目的乃揭示一種故障分析用的半導體試片的製備方法，其步驟包括：提供一半導體樣品，該半導體樣品包括一半導體元件，一連接該半導體元件的金屬接觸層、一第一介電層覆蓋該半導體元件及該金屬接觸層、一導線層，形成於該第一介電層上，並且連接該金屬接觸層，以電性連接該半導體元件，以及一第二介電層，覆蓋該導線層；對該半導體樣品施一研磨處理，以鄰近該金屬接觸層與該導線層之間的界面為研磨終點，逐漸研磨去除該第二介電層及該導線層；形成一黏著層於研磨處理過的該半導體樣品表面，該黏著層對該第一介電層的附著力大於該黏著層對金屬接觸層的附著力；以及固化該黏著層後，剝離該黏著層，使部分該第一介電層連同該黏著層一起被剝除，並使部分該金屬接觸層裸露出來。
如上所述的故障分析用的半導體試片的製備方法，其中該第一、第二介電層為相同或相異介電材料所構成。
如上所述的故障分析用的半導體試片的製備方法，其中該第一、第二介電層為為相同介電材料所構成，且該介電材料主要為氧化矽。
如上所述的故障分析用的半導體試片的製備方法，其中該研磨處理步驟為人工研磨或機械研磨。
如上所述的故障分析用的半導體試片的製備方法，其中該黏著層為膠層、膠帶或蠟層。
如上所述的故障分析用的半導體試片的製備方法，其中該膠層或膠帶包含一非揮發性且非液態的黏著材料。
如上所述的故障分析用的半導體試片的製備方法，其中該非揮發性且非液態的黏著材料為矽膠。
如上所述的故障分析用的半導體試片的製備方法，其中該黏著層之厚度介於50~100微米。
如上所述的故障分析用的半導體試片的製備方法，其中該黏著層的固化步驟為常溫固化、加熱固化或照光固化。
10:半導體樣品
10’:研磨處理過的半導體樣品
20:故障分析用的半導體試片
100:半導體元件
110:半導體基板
120:閘極
130:閘極氧化層
140:源極
160:汲極
170:第一介電層
180:金屬接觸層
185:導線層
190、195:缺陷通道
200:第二介電層
250:金屬接觸層與導線層之間的界面
250’:研磨處理過的半導體樣品10’的表面
300:黏著層
圖1A~1B所繪示的剖面製程示意圖為習知一種故障分析用的半導體樣品的製備方法。
圖2A~2D所繪示的剖面製程示意圖為為根據本發明實施例所揭示的一種故障分析用的半導體樣品的製備方法。
為了使本發明揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運 用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。
實施例
請參閱圖2A~2D，其所繪示的剖面製程示意圖為為根據本發明實施例所揭示的一種故障分析用的半導體樣品的製備方法。
首先，如圖2A所示，提供一半導體樣品，該半導體樣品包括一半導體樣品10，該半導體樣品10包括一半導體元件100、一連接該半導體元件100的金屬接觸層180、一第一介電層170覆蓋該半導體元件100及該金屬接觸層180、一導線層185，形成於該第一介電層170上，並且連接該金屬接觸層180，以電性連接該半導體元件100，以及一第二介電層200，覆蓋該導線層185，該半導體元件100例如但不限於包括一半導體基板110、一閘極120、一閘極氧化層、一源極140及一汲極160。其中，在根據本發明此實施例中，該第一、第二介電層170、200為相同介電材料所構成，例如但不限於氧化矽，其它常見的半導體介電材料也可適用作為第一、第二介電層170、200。此外，在根據本發明的其它實施例中，該第一、第二介電層170、200也可為其它相異介電材料所構成。
其次，如圖2B所示，對該半導體樣品10施一研磨處理，以鄰近該金屬接觸層180與該導線層185之間的界面250為研磨終點，逐漸研磨去除該第二 介電層200及該導線層185，形成一研磨處理過的半導體樣品10’的表面250’。根據本發明實施例，該研磨處理步驟可利用人工研磨或機械研磨。
接著，如圖2C所示，形成一黏著層300於研磨處理過的半導體樣品10’的表面250’上，該黏著層300對該第一介電層170的附著力大於該黏著層300對該金屬接觸層180的附著力。其中，根據本發明實施例，該黏著層300可為膠層、膠帶或蠟層，且該膠層或該膠帶包含一非揮發性且非液態的黏著材料，例如但不限於矽膠，其它具有對該第一介電層170的附著力大於該黏著層300對該金屬接觸層180的附著力特性之黏著材料也可適用於本發明。此外，根據本發明實施例，該黏著層300之厚度例如但不限於介於50~100微米。
然後，如圖2D所示，固化該黏著層300後，剝離該黏著層300，使部分該第一介電層170連同該黏著層300一起被剝除，並使部分該金屬接觸層180部分裸露出來，完成一故障分析用的半導體試片20的製備。根據本發明實施例，該固化步驟可為常溫固化、加熱固化或照光固化。
綜上所述，根據本發明所揭示的故障分析用的半導體試片的製備方法，藉由使用一種非發性、非液態且對介電材質具有較高黏著特性而對導線材料具有較低黏著特性的黏著材料所構成的黏著層，可大面積、高均勻度的選擇性移除介電材料部分厚度，並完整保留金屬接觸材料，且不會與半導體樣品表面產生化學反應或甚至破壞欲分析的結構，且可藉由選用不同的黏著層材料，控制與介電層的黏著度，進而可以控制移除介電層的厚度，故可製備出一種適用於尺寸縮小化的故障分析用半導體試片。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之 更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10’:研磨處理過的半導體樣品
110:半導體基板
120:閘極
130:閘極氧化層
140:源極
160:汲極
170:第一介電層
180:金屬接觸層
185:導線層
250:金屬接觸層與導線層之間的界面
300:黏著層

Claims (9)

  1. 一種故障分析用的半導體試片的製備方法，其步驟包括：提供一半導體樣品，該半導體樣品包括一半導體元件，一連接該半導體元件的金屬接觸層、一第一介電層覆蓋該半導體元件及該金屬接觸層、一導線層，形成於該第一介電層上，並且連接該金屬接觸層，以電性連接該半導體元件，以及一第二介電層，覆蓋該導線層上；對該半導體樣品施一研磨處理，以鄰近該金屬接觸層與該導線層之間的界面為研磨終點，逐漸研磨去除該第二介電層及該導線層；形成一黏著層於研磨處理過的該半導體樣品表面，該黏著層對該第一介電層的附著力大於該黏著層對該金屬接觸層的附著力；以及固化該黏著層後，剝離該黏著層，使部分該第一介電層連同該黏著層一起被剝除，並使部分該金屬接觸層裸露出來。
  2. 如請求項1所述的故障分析用的半導體試片的製備方法，其中該第一、第二介電層為相同或相異介電材料所構成。
  3. 如請求項1所述的故障分析用的半導體試片的製備方法，其中該第一、第二介電層為相同介電材料所構成，且該介電材料主要為氧化矽。
  4. 如請求項1所述的故障分析用的半導體試片的製備方法，其中該研磨處理步驟為人工研磨或機械研磨。
  5. 如請求項1所述的故障分析用的半導體試片的製備方法，其中該黏著層為膠層、膠帶或蠟層。
  6. 如請求項5所述的故障分析用的半導體試片的製備方法，其中該膠層或膠帶包含一非揮發性且非液態的黏著材料。
  7. 如請求項6所述的故障分析用的半導體試片的製備方法，其中該非揮發性且非液態的黏著材料為矽膠。
  8. 如請求項1所述的故障分析用的半導體試片的製備方法，其中該黏著層之厚度介於50~100微米。
  9. 如請求項1所述的故障分析用的半導體試片的製備方法，其中該黏著層的固化步驟為常溫固化、加熱固化或照光固化。
TW109140323A 2020-11-18 2020-11-18 一種故障分析用的半導體試片的製備方法 TWI738568B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW109140323A TWI738568B (zh) 2020-11-18 2020-11-18 一種故障分析用的半導體試片的製備方法
CN202110748741.8A CN114520157A (zh) 2020-11-18 2021-07-02 一种故障分析用的半导体试片的制备方法
US17/409,777 US11828800B2 (en) 2020-11-18 2021-08-23 Method of preparing a semiconductor specimen for failure analysis
JP2021153075A JP7186838B2 (ja) 2020-11-18 2021-09-21 故障分析用の半導体試料を準備する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109140323A TWI738568B (zh) 2020-11-18 2020-11-18 一種故障分析用的半導體試片的製備方法

Publications (2)

Publication Number Publication Date
TWI738568B true TWI738568B (zh) 2021-09-01
TW202221814A TW202221814A (zh) 2022-06-01

Family

ID=78777985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140323A TWI738568B (zh) 2020-11-18 2020-11-18 一種故障分析用的半導體試片的製備方法

Country Status (4)

Country Link
US (1) US11828800B2 (zh)
JP (1) JP7186838B2 (zh)
CN (1) CN114520157A (zh)
TW (1) TWI738568B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW318950B (zh) * 1995-06-30 1997-11-01 Hyundai Electronics Ind
EP0990918A2 (en) * 1998-09-28 2000-04-05 Nec Corporation Device and method for nondestructive inspection on semiconductor device
US6881597B2 (en) * 2001-01-22 2005-04-19 Renesas Technology Corp. Method of manufacturing a semiconductor device to provide a plurality of test element groups (TEGs) in a scribe region
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN103107082A (zh) * 2011-11-10 2013-05-15 英赛特半导体有限公司 用于对样品进行离子束去层的方法和***及对其的控制
CN106323709A (zh) * 2016-07-29 2017-01-11 武汉新芯集成电路制造有限公司 测试样品的制备方法以及测试方法
US20200152525A1 (en) * 2017-01-19 2020-05-14 Hamamatsu Photonics K.K. Inspection method, inspection device, and marking forming method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4578698B2 (ja) 2001-02-22 2010-11-10 日東電工株式会社 金属電極パターン形成方法
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7135372B2 (en) * 2004-09-09 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon device manufacturing method
JP2006269478A (ja) 2005-03-22 2006-10-05 Seiko Epson Corp 半導体装置及びその製造方法
JP5018549B2 (ja) 2008-02-26 2012-09-05 富士通セミコンダクター株式会社 電子デバイス及びその解析方法
JP5157612B2 (ja) 2008-04-17 2013-03-06 富士通株式会社 半導体評価方法
CN102253328B (zh) 2010-05-21 2013-07-10 武汉新芯集成电路制造有限公司 存储芯片位线失效分析方法
US9953925B2 (en) * 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8787074B2 (en) * 2011-10-14 2014-07-22 International Business Machines Corporation Static random access memory test structure
CN105092898B (zh) 2014-05-04 2018-03-09 中芯国际集成电路制造(北京)有限公司 半导体检测结构及形成方法、检测方法
KR102282195B1 (ko) * 2014-07-16 2021-07-27 삼성전자 주식회사 저항 구조체를 갖는 반도체 장치의 제조 방법
US10978438B1 (en) * 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US20220328363A1 (en) * 2021-04-08 2022-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-Side Power Rail Design and Method of Making Same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW318950B (zh) * 1995-06-30 1997-11-01 Hyundai Electronics Ind
EP0990918A2 (en) * 1998-09-28 2000-04-05 Nec Corporation Device and method for nondestructive inspection on semiconductor device
US6881597B2 (en) * 2001-01-22 2005-04-19 Renesas Technology Corp. Method of manufacturing a semiconductor device to provide a plurality of test element groups (TEGs) in a scribe region
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN103107082A (zh) * 2011-11-10 2013-05-15 英赛特半导体有限公司 用于对样品进行离子束去层的方法和***及对其的控制
CN106323709A (zh) * 2016-07-29 2017-01-11 武汉新芯集成电路制造有限公司 测试样品的制备方法以及测试方法
US20200152525A1 (en) * 2017-01-19 2020-05-14 Hamamatsu Photonics K.K. Inspection method, inspection device, and marking forming method

Also Published As

Publication number Publication date
US11828800B2 (en) 2023-11-28
TW202221814A (zh) 2022-06-01
CN114520157A (zh) 2022-05-20
JP7186838B2 (ja) 2022-12-09
US20220155367A1 (en) 2022-05-19
JP2022080840A (ja) 2022-05-30

Similar Documents

Publication Publication Date Title
CN102253325B (zh) 一种芯片失效分析方法
CN109406555B (zh) 一种样品去层次方法
TWI707058B (zh) 一種物性分析試片的製備方法
TWI738568B (zh) 一種故障分析用的半導體試片的製備方法
KR100345677B1 (ko) 이미지센서의 결함 분석 방법
US20230154807A1 (en) Manufacturing method for semiconductor device and semiconductor device
TW201940857A (zh) 用於物性故障分析的試片之製作方法
US7745236B2 (en) Floating gate process methodology
US7394075B1 (en) Preparation of integrated circuit device samples for observation and analysis
CN112310257B (zh) 保护层与其制造方法及用途
CN112179915B (zh) 一种用于定位裸片内部损伤点的去除层次方法
TWI240422B (en) Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof
KR20060023664A (ko) 시편 보호막 형성 방법 및 이를 이용한 투과전자현미경분석용 시편 제조 방법
RU2597657C1 (ru) Способ изготовления чувствительных элементов датчиков концентрации газа
JP2801672B2 (ja) 半導体ウェハの製造方法
US8530790B2 (en) Method for extracting non-metallic weld metal inclusions
KR100630521B1 (ko) 반도체 전자현미경 분석용 시편 제작방법
Mendaros et al. Novel sample preparation techniques in exposing die backside on molded packages
JPS63173331A (ja) 半導体装置の製造方法
CN117030386A (zh) 失效分析去层方法
TW202221815A (zh) 於失效分析中觀察失效區域的樣品製作方法
JP2005265829A (ja) 半導体素子の故障解析方法
US20070298620A1 (en) Surface treatment, sorting and assembling methods of microelectronic devices and storage structure thereof
JPH11340294A (ja) 半導体チップ不良解析方法
JP2005026449A (ja) 半導体装置の断面解析方法