CN109327203B - 一种基于二次对称滤波的数字下变频方法 - Google Patents
一种基于二次对称滤波的数字下变频方法 Download PDFInfo
- Publication number
- CN109327203B CN109327203B CN201811445983.4A CN201811445983A CN109327203B CN 109327203 B CN109327203 B CN 109327203B CN 201811445983 A CN201811445983 A CN 201811445983A CN 109327203 B CN109327203 B CN 109327203B
- Authority
- CN
- China
- Prior art keywords
- signal
- digital
- branch
- filtering
- fir
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种基于二次对称滤波的数字下变频方法,包括对数字信号进行混频,得到同相支路信号与正交支路信号;对同相支路信号与正交支路信号进行数字对称滤波,滤除高频信号分量,得到同相支路数字滤波信号和正交支路数字滤波信号;对同相支路数字滤波信号和正交支路数字滤波信号进行抽取,得到同相支路抽取信号和正交支路抽取信号;对同相支路抽取信号和正交支路抽取信号进行数字对称分频滤波,得到同相支路基带信号和正交支路基带信号。使得信号从数字中频转化到基带的过程中,处理延迟大大减少,同时实现过程中的乘法运算数量大大减少,大幅度减少硬件开发成本,以及在开发中,使得硬件消耗变少,有利于***稳定。
Description
技术领域
本发明属于电子信息技术领域,涉及一种基于二次对称滤波的数字下变频方法。
背景技术
在电子信息领域中,数字信号处理占据着非常重要的位置。对于经过模拟前端经过模数转换的数字信号通常是经过数字采样的数字中频信号,里面的有效信息不能被直接提取,必须将数字中频信号转化为基带信号,才能进行后续的信息提取工作。因此,数字下变频技术就完成着这样的工作,将输入信号进行有效地处理,经过处理后,转化为所需要的基带信号。
对于数字下变频方法而言,遇到的技术难点,就是在进行有限脉冲滤波的过程中,在考虑信号带宽的情况下,必须的保证足够的滤波器阶数,以保证信号能量不损失。传统的数字下变频方法面临的一个问题就是,滤波器的阶数相对较高,导致在工程实现中会出现如下问题:1、滤波器延迟过长。2、实现复杂度大。基于这两个问题,将会导致在数字下变频方法工程实现中,会遇到硬件成本加大。对于延迟要求高的***,很可能不能保证运算时间不能满足***要求。
发明内容
本发明的目的在于克服上述现有技术的缺点,提供一种基于二次对称滤波的数字下变频方法,通过采用了二次对称滤波技术,解决了现有技术中滤波器的阶数要求相对过高,从而导致***延迟变长,硬件耗费大,成本高等的不足。
为达到上述目的,本发明采用以下技术方案予以实现:
一种基于二次对称滤波的数字下变频方法,包括以下步骤:
步骤1:对数字信号x(n)进行混频,得到均包含基带信号的同相支路信号xI(n)与正交支路信号xQ(n);
步骤2:通过第一数字滤波器对同相支路信号xI(n)与正交支路信号xQ(n)进行数字对称滤波,滤除高频信号分量,得到同相支路数字滤波信号x′I(n)和正交支路数字滤波信号x′Q(n);
本发明进一步的改进在于:
步骤1的具体方法为:
对经过模拟前端得到的采样频率为Fs,中心频率fc为的数字信号x(n)进行混频,得到均包含基带信号的同相支路信号xI(n)与正交支路信号xQ(n):
xI(n)=x(n)I(n) (1)
xQ(n)=x(n)Q(n) (2)
其中,I(n)和Q(n)为两路相互正交数字信号:
步骤2的具体方法为:
步骤2-1:设计第一数字滤波器,令抽取倍数为D,保证第一数字滤波器的通带不小于同相支路信号xI(n)与正交支路信号xQ(n)的信号带宽,截止频率fs满足0.9Fs/(2D)≤fs≤Fs/(2D),得到第一数字滤波器FIR_1={c0,c1,...,cN-1},其中:N表示滤波器阶数,c为第一数字滤波器的系数;对第一数字滤波器进行系数选取,当N为奇数时,FIR_1′={c0,c1,...,c(N-1)/2},当N为偶数时,FIR_1′={c0,c1,...,c(N-2)/2};
步骤2-2:将同相支路信号xI(n)与正交支路信号xQ(n)包含相应采样时刻n按照式(5)和(6)方法组成序列X_cI(n)和X_cQ(n),得到N个采样值的序列:
X_cI(n)={xI(n-N+1),xI(n-N+2),....,xI(n)} (5)
X_cQ(n)={xQ(n-N+1),xQ(n-N+2),....,xQ(n)} (6)
步骤2-3:采用对称方法进行元素运算,根据X_cI(n)和X_cQ(n)得到采样值序列X_cI′(n)和X_cQ′(n),当N为奇数时:
X_cI′(n)={cI1(n),cI2(n),...,cI(N+1)/2(n)} (7)
X_cQ′(n)={cQ1(n),cQ2(n),...,cQ(N+1)/2(n)} (8)
当N为偶数时:
X_cI′(n)={cI1(n),cI2(n),...,cIN/2(n)} (9)
X_cQ′(n)={cQ1(n),cQ2(n),...,cQN/2(n)} (10)
步骤2-4:通过第一数字滤波器对步骤2-3中的采样值序列X_cI′(n)和X_cQ′(n)进行数字对称滤波,得到同相支路数字滤波信号x′I(n)和正交支路数字滤波信号x′Q(n),当N为奇数时:
当N为偶数时:
步骤2-3的具体方法为:
采用对称方法进行元素运算,根据X_cI(n)和X_cQ(n)得到采样值序列X_cI′(n)和X_cQ′(n);当N为奇数时,根据式(15)得到X_cI′(n),
根据式(16)得到X_cQ′(n),
当N为偶数时,根据式(17)得到X_cI′(n),
根据式(18)得到X_cQ′(n),
步骤3的具体方法为:
对同相支路数字滤波信号x′I(n)和正交支路数字滤波信号x′Q(n)进行D倍抽取,二次采样频率F′s满足:F′s=Fs/D,且F′s大于2倍同相支路数字滤波信号x′I(n)和正交支路数字滤波信号x′Q(n)的信号带宽,得到同相支路抽取信号和正交支路抽取信号
步骤4的具体方法为:
步骤4-1:设计第二数字滤波器FIR_2={r0,r1,...,rN′-1},保证第二数字滤波器的通带带宽Bp不小于同相支路抽取信号和正交支路抽取信号的信号带宽;再对第二数字滤波器进行2倍抽取,当N′为奇数时:
FIR_2D={r′0,r′1,...,r′(N′-1)/2} (21)
当N′为偶数时:
FIR_2D={r′0,r′1,...,r′(N′-2)/2} (22)
令N1表示FIR_2D的长度,则:
FIR_2D={m0,m2,...,mN1-1} (23)
对FIR_2D进行系数选取,当N1为奇数时:
FIR_2D′={m0,m1,...,m(N1-1)/2} (24)
当N1为偶数时:
FIR_2D′={m0,m1,...,m(N1-2)/2} (25)
对FIR_2D进行补0,得到:
FIR_2D″={m′0,m′1,...,m′KD-1} (26)
其中:K为正整数;当N1为奇数时,KD=[(N1+1)/(2D)],FIR_2D″的前(N1+1)/2个元素与FIR_2D′相同,后面的元素全部用0来代替;
当N1为偶数时,KD=[N1/(2D)],FIR_2D″的前(N1+1)/2个元素与FIR_2D′相同,后面的元素全部用0来代替;
步骤4-3的具体方法为:
与现有技术相比,本发明具有以下有益效果:
通过先对数字经过前端的数字信号进行混频,产生同相与正交两路信号,而后再针对同相与正交两路信号,同时进行对称方式的低通滤波,再对两路低通滤波之后的信号进行抽取,抽取完毕之后在进行第二级的对称分频滤波,最终得到数字下变频之后的基带信号。通过采用了二次对称滤波技术,解决了现有技术中滤波器的阶数要求相对过高,从而导致***延迟变长,硬件耗费大,成本高等的不足。使得信号从数字中频转化到基带的过程中,处理延迟大大减少。同时,使得在实现过程中的乘法运算数量大大减少,大幅度减少硬件开发成本;以及在开发中,使得硬件消耗变少,有利于***稳定。
附图说明
图1为本发明的信号流程图;
图2为本发明的分频方式示意图;
图3为本发明的本地线性调频信号时域图,(a)为本地线性调频信号实部时域图,(b)为本地线性调频信号虚部时域图;
图4为本发明的经过模拟前端得到的数字信号的时域图;
图5为传统方法中的数字滤波器频谱图;
图6为本发明的实施例中的第一数字滤波器频谱图;
图7为本发明的实施例中的第二数字滤波器频谱图;
图8为实施例中仿真情形1中的传统方法的自相关结果时域图;
图9为实施例中仿真情形1中的本发明方法的自相关结果时域图;
图10为实施例中仿真情形2中的传统方法的自相关结果时域图;
图11为实施例中仿真情形2中的本发明方法的自相关结果时域图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合附图对本发明做进一步详细描述:
参见图1,本发明基于二次对称滤波的数字下变频方法,包括以下步骤:
步骤1:对数字信号x(n)进行混频,得到均包含基带信号的同相支路信号xI(n)与正交支路信号xQ(n);
步骤2:对同相支路信号xI(n)与正交支路信号xQ(n)进行数字对称滤波,滤除高频信号分量,得到同相支路数字滤波信号x′I(n)和正交支路数字滤波信号x′Q(n);
步骤1具体的方法如下:
该步骤的主要作用就是对于输入的信号进行混频,产生同相与正交两个支路的信号,同时这两路信号都必须包含基带信号。
先产生两路相互正交的本地载波数字信号I(n)和Q(n),表示如下:
对经过模拟前端,得到采样频率为Fs,中心频率为fc,的数字信号x(n)进行混频处理,处理过程如下:
xI(n)=x(n)I(n)
xQ(n)=x(n)Q(n)
得到同相支路信号xI(n)与正交支路信号xQ(n)。
步骤2的具体方法如下:
这一步骤的目地就是通过滤波器滤除同相支路信号xI(n)与正交支路信号xQ(n)中的高频信号分量,只留下基带信号。
对于步骤1得到的两路信号xI(n)与xQ(n)进行对称方式的数字滤波的过程如下:
先设计第一数字滤波器,设抽取倍数为D,则设计第一数字滤波器的原则是:保证第一数字滤波器通带不小于同相支路信号xI(n)与正交支路信号xQ(n)的信号带宽,截止频率fs满足0.9Fs/(2D)≤fs≤Fs/(2D)。将经过算法设计得到的第一数字滤波器FIR_1={c0,c1,...,cN-1}(N表示滤波器阶数)。并对FIR_1分别进行系数选取,当N为奇数时,FIR_1′={c0,c1,...,c(N-1)/2},当N为偶数时,FIR_1′={c0,c1,...,c(N-2)/2}。而后分别将xI(n)与xQ(n)包含相应采样时刻n按照如下方法组成序列X_cI(n),X_cQ(n),则组成N个采样值的序列:
X_cI(n)={xI(n-N+1),xI(n-N+2),....,xI(n)}
X_cQ(n)={xQ(n-N+1),xQ(n-N+2),....,xQ(n)}
由于原先的滤波器本身就是对称滤波器,因此,滤波器的系数只用前半部分即可,这样以来,作用于原先相同的滤波系数的信号值可以两两相加。采用对称方法进行元素运算,根据X_cI(n)和X_cQ(n)分别得到采样值序列X_cI′(n)和X_cQ′(n),方式如下:
当N为奇数时,以X_cI′(n)为例,根据
cI1(n)=xI(n-N+1)+xI(n)
cI2(n)=xI(n-N+2)+xI(n-1)
............
cI(N-1)/2(n)=xI(n-(N+1)/2)+xI(n-(N-3)/2)
cI(N+1)/2(n)=xI(n-(N-1)/2)
得到:
X_cI′(n)={cI1(n),cI2(n),...,cI(N+1)/2(n)}
同理得到:
X_cQ′(n)={cQ1(n),cQ2(n),...,cQ(N+1)/2(n)}
当N为偶数时:
以X_cI′(n)为例,根据
cI1(n)=xI(n-N+1)+xI(n)
cI2(n)=xI(n-N+2)+xI(n-1)
............
cIN/2(n)=xI(n-(N+2)/2)+xI(n-N/2)
得到
X_cI′(n)={cI1(n),cI2(n),...,cIN/2(n)}
同理得到
X_cQ′(n)={cQ1(n),cQ2(n),...,cQN/2(n)}
这么做的目的就是为了使得在滤波器系数减半的情况下,达到进入滤波器的元素个数与减半的滤波器数量对应相等,并且滤波过程等效于传统的数字滤波方式。并且起到了乘法运算减半的效果。
再进行数字滤波,以同相支路为例,滤波过程如下,当N为奇数时:
当N为偶数时:
于是,得到数字滤波结果x′I(n)与x′Q(n)。
步骤3的具体方法如下:
抽取的目地就是为了降低采样速率,当然,抽取的前提是不让信号产生混叠,由此,必须根据信号的带宽以及采样频率确定抽取倍数。
进行D倍抽取,数字二次采样频率F′s满足:F′s=Fs/D且F′s大于2倍x′I(n)与x′Q(n)的信号带宽。经过抽取,得到的抽取信号为:
步骤4的具体方法如下:
设计第二数字滤波器FIR_2={r0,r1,...,rN′-1},设计原则,尽量使得第二数字滤波器的通带带宽Bp不小于与信号带宽。再对第二数字滤波器系数本身进行2倍抽取,当N′为奇数时,得到对称滤波器为FIR_2D={r′0,r′1,...,r′(N′-1)/2},当N′为偶数时,得到对称滤波器为FIR_2D={r′0,r′1,...,r′(N′-2)/2}。设N1表示FIR_2D的长度,于是统一规定FIR_2D={m0,m2,...,mN1-1}。
并对FIR_2D分别进行系数选取,如果系数的当N1为奇数时,FIR_2D′={m0,m1,...,m(N1-1)/2},当N1为偶数时,FIR_2D′={m0,m1,...,m(N1-2)/2}。如果滤波系数个数不等于D的整数倍,则必须进行后续补零,为后面的分频滤波提供条件,而且能在扩展滤波器长度的情况下,不影响运算结果。
最终得到FIR_2D″={m′0,m′1,...,m′KD-1}(K属于正整数),当N1为奇数时FIR_2D″的前(N1+1)/2个元素与FIR_2D′相同,后面的元素全部用0来代替。同理,当N1为偶数时FIR_2D″的前(N1+1)/2个元素与FIR_2D′相同,后面的元素全部用0来代替。
............
得到:
同理得到:
由于Fs是F′s的D倍,因此F′s对应的时间周期T′s内,正好有D个Fs对应的时间周期Ts。
在每一次滤波器过程中,在F′s对应的时间周期内,相当于每一个乘法器,被调用了D次,即在每一个给定的l值,m从1到D的相乘累加运算,只需要用一个乘法代替。
实施例
就本发明基于二次对称滤波的数字下变频方法进行了仿真试验,具体过程如下:
1、仿真条件
在Matlab2008中,产生采样频率为100MH,带宽B为12MHz的线性调频信号,则本地线性调频信号(n表示从0到1799的整数),参见图3,(a)为本地线性调频信号实部时域图,(b)为本地线性调频信号虚部时域图。
在将其按照频谱搬移的方法搬移到125MHz的中频,并取实部,得到步骤1的输入信号x(n),x(n)的解析式表示为:
在这里real(.)表示取信号实部,x(n)的频谱参见图4。
仿真情形1:理想状态,不加噪声与干扰杂散
仿真情形2:加入高斯白噪声,且信噪比为30dB,并且在8.5MHz的频点处,加入比信号高出60dB的杂散干扰。
2、仿真内容
针对仿真情形1与2分别按照传统的数字下变频方法与本发明的基于二次对称滤波的数字下变频方法进行仿真。
分别做本地自相关,自相关的方法就是做卷积,得到卷积结果。
设传统方法得到的卷积结果为pt(n),并设p′t(n)=20lg(|pt(n)|)。
本发明方法得到的为pn(n),并设p′n(n)=20lg(|pn(n)|)。
在该仿真中,抽取倍数D=4。
两者都按照相同的方法最小矩形窗法设计低通滤波器,按照传统的数字下变频方法,在100MHz的采样频率下,按照通带上限频率6MHz,阻带下限频率8MHz,通带波动0.1,滤波器衰减70dB的指标去设计数字滤波器。
按照本发明的方法,设计步骤2中,在100MHz的采样频率下,按照通带6MHz,阻带25MHz,通带波动0.1,滤波器衰减70dB的指标去设计第一数字滤波器。
按照本发明的方法,设计步骤4中,在50MHz的二次采样频率下,按照通带6MHz,阻带8MHz,通带波动0.1,滤波器衰减70dB的指标去设计第二数字滤波器。
3、仿真结果分析
参见图5,传统滤波器的频谱,根据设计要求,滤波器的阶数必须在161阶。由于传统方法的数字下变频的数字滤波,是放在100MHz的采样时钟下,因此,如果同相与正交支路同时用上,需要进行322个乘法运算,即如果在FPGA中去实现的话,需要322个乘法器,这样的乘法器使用量,太大了。
参见图6和7,本发明根据设计要求所需要,步骤2的设计得到的第一数字滤波器阶数是16阶,步骤4设计得到的第二数字滤波器阶数是77阶。
然而,本发明在步骤2中,对滤波器系数做了对称减半,因此,只需要8个系数,虽然还是在100MHz下进行滤波,但是同相与正交两个支路加在一起,用16个乘法运算,即在FPGA中需要16个乘法器。
并且在步骤4中,根据本发明,滤波器系数先2倍抽取之后,只留下39个系数,在进行对称化,进一步减少为20个系数,正好满足抽取倍数的整数倍,不需要补零。然而,步骤4涉及的滤波是在25MHz的采样频率下进行,因此,在分频的方式下进行滤波,实际所需要的乘法运算数量是5个,同相与正交两个支路加在一起,共用10个乘法运算,即在FPGA中,所用10个乘法器。
参见图8和9,是在情形一下的仿真结果,从图中看,传统方法与本发所用的方法,自相关结果相同。
参见图10和11,是在情形二下的仿真结果,从图中看,传统方法与本发所用的方法,自相关结果相同。
本发明方法所需要用的乘法运算器数量只有26个,相比传统方法,极大的减少了FPGA的乘法器资源量。由于滤波器本身设计指标的要求增大,则在设计中,则得到所需滤波器的阶数就会越高,当阶数高到一定的程度,就会导致实际无法去运用。本发明本正因为能大大减少所需乘法资源的数量,相应的,也就会给更高指标的滤波器设计,提供可能实用的空间。
以上内容仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明权利要求书的保护范围之内。
Claims (6)
1.一种基于二次对称滤波的数字下变频方法,其特征在于,包括以下步骤:
步骤1:对数字信号x(n)进行混频,得到均包含基带信号的同相支路信号xI(n)与正交支路信号xQ(n);
步骤2:通过第一数字滤波器对同相支路信号xI(n)与正交支路信号xQ(n)进行数字对称滤波,滤除高频信号分量,得到同相支路数字滤波信号x′I(n)和正交支路数字滤波信号x′Q(n);
所述步骤4的具体方法为:
步骤4-1:设计第二数字滤波器FIR_2={r0,r1,...,rN′-1},N′为第二数字滤波器FIR_2的长度,保证第二数字滤波器的通带带宽Bp不小于同相支路抽取信号和正交支路抽取信号的信号带宽;再对第二数字滤波器进行2倍抽取,当N′为奇数时:
FIR_2D={r′0,r′1,...,r′(N′-1)/2} (21)
当N′为偶数时:
FIR_2D={r′0,r′1,...,r′(N′-2)/2} (22)
令N1表示FIR_2D的长度,则:
FIR_2D={m0,m2,...,mN1-1} (23)
对FIR_2D进行系数选取,当N1为奇数时:
FIR_2D′={m0,m1,...,m(N1-1)/2} (24)
当N1为偶数时:
FIR_2D′={m0,m1,...,m(N1-2)/2} (25)
对FIR_2D进行补0,得到:
FIR_2D″={m′0,m′1,...,m′KD-1} (26)
其中:K为正整数;当N1为奇数时,KD=[(N1+1)/(2D)],FIR_2D″的前(N1+1)/2个元素与FIR_2D′相同,后面的元素全部用0来代替;
当N1为偶数时,KD=[N1/(2D)],FIR_2D″的前(N1+1)/2个元素与FIR_2D′相同,后面的元素全部用0来代替;
3.根据权利要求1所述的基于二次对称滤波的数字下变频方法,其特征在于,所述步骤2的具体方法为:
步骤2-1:设计第一数字滤波器,令抽取倍数为D,保证第一数字滤波器的通带不小于同相支路信号xI(n)与正交支路信号xQ(n)的信号带宽,截止频率fs满足0.9Fs/(2D)≤fs≤Fs/(2D),得到第一数字滤波器FIR_1={c0,c1,...,cN-1},其中:N表示滤波器阶数,c为第一数字滤波器的系数;对第一数字滤波器进行系数选取,当N为奇数时,FIR_1′={c0,c1,...,c(N-1)/2},当N为偶数时,FIR_1′={c0,c1,...,c(N-2)/2};
步骤2-2:将同相支路信号xI(n)与正交支路信号xQ(n)包含相应采样时刻n按照式(5)和(6)方法组成序列X_cI(n)和X_cQ(n),得到N个采样值的序列:
X_cI(n)={xI(n-N+1),xI(n-N+2),....,xI(n)} (5)
X_cQ(n)={xQ(n-N+1),xQ(n-N+2),....,xQ(n)} (6)
步骤2-3:采用对称方法进行元素运算,根据X_cI(n)和X_cQ(n)得到采样值序列X_cI′(n)和X_cQ′(n),当N为奇数时:
X_cI′(n)={cI1(n),cI2(n),...,cI(N+1)/2(n)} (7)
X_cQ′(n)={cQ1(n),cQ2(n),...,cQ(N+1)/2(n)} (8)
当N为偶数时:
X_cI′(n)={cI1(n),cI2(n),...,cIN/2(n)} (9)
X_cQ′(n)={cQ1(n),cQ2(n),...,cQN/2(n)} (10)
步骤2-4:通过第一数字滤波器对步骤2-3中的采样值序列X_cI′(n)和X_cQ′(n)进行数字对称滤波,得到同相支路数字滤波信号xI′(n)和正交支路数字滤波信号x′Q(n),当N为奇数时:
当N为偶数时:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811445983.4A CN109327203B (zh) | 2018-11-29 | 2018-11-29 | 一种基于二次对称滤波的数字下变频方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811445983.4A CN109327203B (zh) | 2018-11-29 | 2018-11-29 | 一种基于二次对称滤波的数字下变频方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109327203A CN109327203A (zh) | 2019-02-12 |
CN109327203B true CN109327203B (zh) | 2022-03-01 |
Family
ID=65258964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811445983.4A Active CN109327203B (zh) | 2018-11-29 | 2018-11-29 | 一种基于二次对称滤波的数字下变频方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109327203B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117792338B (zh) * | 2024-02-27 | 2024-06-21 | 南京朗立微集成电路有限公司 | 一种滤波器及其设计方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000244743A (ja) * | 1999-02-23 | 2000-09-08 | Sony Corp | フィルタバンク構成方法及びフィルタバンク装置 |
JP2001077669A (ja) * | 1999-09-06 | 2001-03-23 | Yokogawa Electric Corp | Firディジタルフィルタ |
DE102004054893A1 (de) * | 2004-11-12 | 2006-05-24 | Micronas Gmbh | Verfahren und Schaltungsanordnung zur Kanalfilterung analog oder digital modulierter TV-Signale |
CN101144857A (zh) * | 2007-10-16 | 2008-03-19 | 东南大学 | 二级数字下变频的低功耗gps接收机 |
CN102346245A (zh) * | 2011-07-11 | 2012-02-08 | 电子科技大学 | 一种宽带中频信号数字下变频方法 |
CN104320088A (zh) * | 2014-10-27 | 2015-01-28 | 重庆会凌电子新技术有限公司 | 一种数字下变频电路 |
CN208046598U (zh) * | 2018-04-09 | 2018-11-02 | 成都泰格微波技术股份有限公司 | 一种用于多通道数字tr组件的接收通道信号处理*** |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001352230A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | Firフィルタおよびその係数の設定方法 |
-
2018
- 2018-11-29 CN CN201811445983.4A patent/CN109327203B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000244743A (ja) * | 1999-02-23 | 2000-09-08 | Sony Corp | フィルタバンク構成方法及びフィルタバンク装置 |
JP2001077669A (ja) * | 1999-09-06 | 2001-03-23 | Yokogawa Electric Corp | Firディジタルフィルタ |
DE102004054893A1 (de) * | 2004-11-12 | 2006-05-24 | Micronas Gmbh | Verfahren und Schaltungsanordnung zur Kanalfilterung analog oder digital modulierter TV-Signale |
CN101144857A (zh) * | 2007-10-16 | 2008-03-19 | 东南大学 | 二级数字下变频的低功耗gps接收机 |
CN102346245A (zh) * | 2011-07-11 | 2012-02-08 | 电子科技大学 | 一种宽带中频信号数字下变频方法 |
CN104320088A (zh) * | 2014-10-27 | 2015-01-28 | 重庆会凌电子新技术有限公司 | 一种数字下变频电路 |
CN208046598U (zh) * | 2018-04-09 | 2018-11-02 | 成都泰格微波技术股份有限公司 | 一种用于多通道数字tr组件的接收通道信号处理*** |
Non-Patent Citations (3)
Title |
---|
A highly efficient digital down converter in wide band digital radar receiver;Long Pang等;《2012 IEEE 11th international conference on signal processing》;20130404;1795-1798 * |
基于FPGA的数字下变频器设计;黄仰博等;《微处理机》;20051230(第06期);79-81 * |
数字下变频的FPGA实现;都佰胜;《电子设计工程》;20090305(第03期);47-48+52 * |
Also Published As
Publication number | Publication date |
---|---|
CN109327203A (zh) | 2019-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2652875B1 (en) | Integrated demodulator, filter and decimator (dfd) for a radio receiver | |
CN102346245B (zh) | 一种宽带中频信号数字下变频方法 | |
AU636486B2 (en) | Process for actuation of multi-level digital modulation by a digital signal processor | |
CN108763720B (zh) | 采样率可任意下调的ddc的实现方法 | |
US9148162B2 (en) | Digital down converter with equalization | |
CN109327203B (zh) | 一种基于二次对称滤波的数字下变频方法 | |
US9634679B1 (en) | Digital down converter with equalization | |
CN110208755A (zh) | 一种基于fpga的动态雷达回波数字下变频***及方法 | |
US4794556A (en) | Method and apparatus for sampling in-phase and quadrature components | |
US20070067377A1 (en) | Methods, devices, and programs for designing a digital filter and for generating a numerical sequence of desired frequency characteristics | |
Fan et al. | Digital channelization technology for HF communication base on fast filter bank | |
US8331494B1 (en) | Combined digital down conversion (DDC) and decimation filter | |
CN112968688B (zh) | 通带可选的数字滤波器实现方法 | |
JP2010130185A (ja) | サンプリングレート変換回路 | |
Yadav et al. | Analysis of different IIR filter based on implementation cost performance | |
CN115794027B (zh) | 信号处理方法、装置、电子设备及存储介质 | |
Saravanan et al. | Design and implementation of efficient CIC filter structure for decimation | |
Madheswaran et al. | Implementation And Comparison Of Different CIC Filter Structure For Decimation | |
Vorgul | Approaches Half Band Filter Realization for Means FPGA | |
JP3643109B2 (ja) | データ受信装置 | |
Du et al. | Digital down-conversion design based on polyphase filtering structure | |
CN104301265B (zh) | 一种超宽带信号的数字正交解调实时处理方法 | |
TW201919344A (zh) | 信號接收裝置及其信號處理方法 | |
Liu et al. | Wideband radar frequency measurement receiver based on FPGA without mixer | |
Du et al. | Digital down-conversion design and implementation based on FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 710100 Aviation Route 1123 A2-4F, National Civil Aerospace Industry Base, Xi'an City, Shaanxi Province Applicant after: Xi'an Hengsheng Anxin Intelligent Technology Co., Ltd. Address before: 710000 Room 301, Block C, Hangchuang Square, 239 Shenzhou Fourth Road, Xi'an National Civil Aerospace Industry Base, Shaanxi Province Applicant before: Xi'an Sid Radar Technology Co., Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |