CN109309128B - 一种基于FDSOI的gg-NMOS器件 - Google Patents
一种基于FDSOI的gg-NMOS器件 Download PDFInfo
- Publication number
- CN109309128B CN109309128B CN201811051919.8A CN201811051919A CN109309128B CN 109309128 B CN109309128 B CN 109309128B CN 201811051919 A CN201811051919 A CN 201811051919A CN 109309128 B CN109309128 B CN 109309128B
- Authority
- CN
- China
- Prior art keywords
- region
- fdsoi
- type substrate
- buried oxide
- nmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000002347 injection Methods 0.000 claims abstract description 29
- 239000007924 injection Substances 0.000 claims abstract description 29
- 230000008878 coupling Effects 0.000 claims abstract description 12
- 238000010168 coupling process Methods 0.000 claims abstract description 12
- 238000005859 coupling reaction Methods 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 abstract description 8
- 230000008569 process Effects 0.000 abstract description 8
- 239000007943 implant Substances 0.000 description 12
- 238000002513 implantation Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例提供一种基于FDSOI的gg‑NMOS器件，包括：沟道区、P型衬底、埋氧区及N阱注入区；埋氧区形成于P型衬底的上部，沟道区形成于埋氧区的上部；N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接，N阱注入区与沟道区的耦合面积大于零。本发明实施例通过在P型衬底上形成N阱注入区，能够减小触发电压，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
Description
技术领域
本发明实施例涉及静电保护领域，更具体地，涉及一种基于FDSOI的gg-NMOS器件。
背景技术
集成电路的静电放电(Electrostatic Discharge，ESD)现象是芯片在浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程。由于集成电路芯片的内阻很低，当ESD现象发生时，会产生一个瞬时(耗时100～200纳秒，上升时间仅约0.1～10纳秒)、高峰值(几安培)的电流，并且产生大量焦耳热，从而会造成集成电路芯片失效问题。针对静电防护问题，通常会采用gg-NMOS器件。gg-NMOS(栅极接地的NMOS，Gate-Grounded NMOS)是ESD电路的基本组成元素。对于先进的FDSOI工艺来说，现有技术中在静电输入端VESD发生ESD冲击时，是基于雪崩击穿开启，因此有着相对较高的触发电压，并不能满足FDSOI工艺下内部核心电路的ESD设计窗口，不能提供有效的ESD保护。
发明内容
为了解决上述问题，本发明实施例提供一种克服上述问题或者至少部分地解决上述问题的基于FDSOI的gg-NMOS器件。
本发明实施例提供一种基于FDSOI的gg-NMOS器件，该器件包括：沟道区、P型衬底、埋氧区及N阱注入区；埋氧区形成于P型衬底的上部，沟道区形成于埋氧区的上部；N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接，N阱注入区与沟道区的耦合面积大于零。
本发明实施例提供的基于FDSOI的gg-NMOS器件，通过在P型衬底上形成N阱注入区，因此，N阱注入区会与P型衬底在gg-NMOS器件下方形成PN结；由于P型衬底接触地面，因此电位置零，PN结接触处形成内建电势差；由于N阱注入区具有较高的电位，且N阱注入区的上部与埋氧区连接，因此，N阱注入区会通过埋氧区在沟道区处耦合电子，从而与现有技术中仅通过漏区在沟道底部耦合电子相比，能够耦合更多的电子，从而加强雪崩击穿效果，使得触发电压降低，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
应当理解的是，以上的一般描述和后文的细节描述是示例性和解释性的，并不能限制本发明实施例。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。
图1为现有技术提供的基于FDSOI的gg-NMOS器件的结构示意图；
图2为本发明实施例提供的基于FDSOI的gg-NMOS器件的结构示意图；
图3为本发明实施例提供的基于FDSOI的gg-NMOS器件的TLP测试结果示意图。
图中，100：P型衬底；101：衬底引出区；102：埋氧区；103：源区；104：漏区；105：沟道区；106：栅区；107：金属区；108：金属区；109：金属区；200：P型衬底；201：衬底引出区；202：埋氧区；203：源区；204：漏区；205：沟道区；206：栅区；207：第一金属区；208：第二金属区；209：第三金属区；210：N阱注入区。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，现有技术中基于FDSOI的gg-NMOS器件包括：漏区104、源区103、栅区106、埋氧区102和金属区107、108、109。漏区104和源区103等均设置于埋氧区102上，埋氧区102、衬底引出区101以及金属区107、108、109均设置在P型衬底100之上。
基于上述结构，现有技术中的基于FDSOI的gg-NMOS器件的工作原理为：当ESD冲击到来时，gg-NMOS器件处于关闭状态***放电流，从而在漏区104会形成相对高压。当电压达到沟道区105与漏区104形成的反向PN结的雪崩击穿电压时，大量的非平衡载流子会形成于漏区104，并在漏区104等效高电场的作用下向源区103运动，并在沟道区105底部逐渐积累较高电势。当电压高于沟道区105与源区形成的PN开启电压时，gg-NMOS内部寄生的npn BJT就会开启，从而传导ESD电流到地。
因此，由于现有技术中基于FDSOI工艺的gg-NMOS在ESD事件下是基于雪崩击穿开启的，因此，有着相对较高的触发电压，并不能满足FDSOI工艺下内部核心电路的ESD设计窗口，不能提供有效的ESD保护。基于此，本发明实施例提供一种基于FDSOI的gg-NMOS器件，参见图2，该器件包括：沟道区205、P型衬底200、埋氧区202及N阱注入区201；埋氧区202形成于P型衬底200的上部，沟道区205形成于埋氧区202的上部；N阱注入区201形成于P型衬底200的上部且N阱注入区210与埋氧区202连接，N阱注入区210与沟道区205的耦合面积大于零。
其中，参见图2，N阱注入区210即为N-Well，是在P型衬底200上扩散N型区；埋氧区202即为BOX层。N阱注入区210可形成于P型衬底200的上部，从而N阱注入区210的上端与埋氧区202的下端连接。N阱注入区210与沟道区205应当耦合，即N阱注入区210的左边的边界应当位于沟道区205的下部，换言之，N阱注入区210不能仅仅只在漏区204的下部。耦合面积即为N阱注入区210与沟道区205相对的面积，那么，N阱注入区210的左边的边界越靠近左边，N阱注入区210与沟道区205相对的面积也就越大，即N阱注入区210与沟道区205的耦合面积越大。
基于本发明实施例提供的基于FDSOI的gg-NMOS器件，其工作原理如下：在ESD事件到来时，由于在P型衬底200上引入了N阱注入区210，因此，N阱注入区210会与P型衬底200在gg-NMOS器件下方形成PN结；由于P型衬底200接触地面，因此电位置零，PN结接触处形成内建电势差；由于N阱注入区210具有较高的电位，且N阱注入区210的上部与埋氧区202连接，因此，N阱注入区210会通过埋氧区202在沟道区205处耦合电子，从而与现有技术中仅通过漏区204在沟道底部耦合电子相比，能够耦合更多的电子，从而加强雪崩击穿效果，使得触发电压降低。
另外，还可以对N阱注入区210左侧边界的位置进行调节，从而对N阱注入区210与沟道区205的耦合面积进行调节。参见图2，N阱注入区210左侧边界的位置从右向左依次变动，并分别标有(1)、(2)和(3)，即按照(1)、(2)和(3)的顺序，耦合面积逐渐增大，并可分别记录为器件(1)、(2)和(3)。可采用器件(1)、(2)、(3)以及现有技术中的基于FDSOI的gg-NMOS器件进行ESD性能比较测试，并可统一上述4个器件的栅长，例如栅长均设置为35nm，测试结果如图3所示。
参见图3，横坐标为传输线脉冲电压(Transmission Line Pulse，TLP)，纵坐标为传输线脉冲电流。黑色的方块为采用现有技术的基于FDSOI的gg-NMOS器件的ESD性能，空心的黑色三角形及圆形为采用器件(1)、(2)、(3)的ESD性能。从图3中可以看出，本发明实施例提供的基于FDSOI的gg-NMOS器件与现有技术相比具有更低的触发电压，并且，随着耦合面积的增大，触发电压越小。因此，可以通过改变N阱注入区210的左侧边界的位置来实现对触发电压的调节，从而满足ESD设计窗口的要求，应用于不同的ESD保护环境。
本发明实施例提供的基于FDSOI的gg-NMOS器件，通过在P型衬底上形成N阱注入区，能够减小触发电压，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
基于上述实施例的内容，作为一种可选实施例，基于FDSOI的gg-NMOS器件，还包括：漏区204；漏区204形成于埋氧区202的上部，漏区204与静电输入端连接。其中，参见图2，静电输入端即为VESD。
基于上述实施例的内容，作为一种可选实施例，基于FDSOI的gg-NMOS器件，还包括：源区203及栅区206；源区203形成于埋氧区202的上部，且源区203与漏区204位于沟道区205的两侧，栅区206形成于沟道区205的上部。具体地，沟道区205即为本征区，即为图2中的P--。源区203和漏区204之间的间隔中形成沟道区205，沟道区205的上部形成栅区206。
基于上述实施例的内容，作为一种可选实施例，基于FDSOI的gg-NMOS器件，还包括：第一金属区207；第一金属区207形成于漏区204的上部，漏区204通过第一金属区207与静电输入端连接。基于上述实施例的内容，作为一种可选实施例，基于FDSOI的gg-NMOS器件，还包括：衬底引出区201、第二金属区208及第三金属区209；衬底引出区201形成于P型衬底200的上部，第二金属区208形成于衬底引出区200的上部，衬底引出区201通过第二金属区208接地；第三金属区209形成于源区203的上部，源区203通过第三金属区209接地。其中，衬底引出区201又可成为P+注入区，衬底引出区201可形成于P型衬底的上部的左侧，并与埋氧层202间隔一定距离。
基于上述实施例的内容，作为一种可选实施例，基于FDSOI的gg-NMOS器件，栅区206接地。基于上述实施例的内容，作为一种可选实施例，基于FDSOI的gg-NMOS器件，栅区206为high-k金属栅区。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种基于FDSOI的gg-NMOS器件，其特征在于，包括：沟道区、P型衬底、埋氧区及N阱注入区；
所述埋氧区形成于所述P型衬底的上部，所述沟道区形成于所述埋氧区的上部；
所述N阱注入区形成于所述P型衬底的上部且所述N阱注入区与所述埋氧区连接，所述N阱注入区与所述沟道区的耦合面积大于零；
还包括：漏区；所述漏区形成于所述埋氧区的上部，所述漏区与静电输入端连接。
2.根据权利要求1所述的基于FDSOI的gg-NMOS器件，其特征在于，还包括：源区及栅区；
所述源区形成于所述埋氧区的上部，且所述源区与所述漏区位于所述沟道区的两侧，所述栅区形成于所述沟道区的上部。
3.根据权利要求1所述的基于FDSOI的gg-NMOS器件，其特征在于，还包括：第一金属区；
所述第一金属区形成于所述漏区的上部，所述漏区通过所述第一金属区与所述静电输入端连接。
4.根据权利要求2所述的基于FDSOI的gg-NMOS器件，其特征在于，还包括：衬底引出区、第二金属区及第三金属区；
所述衬底引出区形成于所述P型衬底的上部，所述第二金属区形成于所述衬底引出区的上部，所述衬底引出区通过所述第二金属区接地；
所述第三金属区形成于所述源区的上部，所述源区通过所述第三金属区接地。
5.根据权利要求2所述的基于FDSOI的gg-NMOS器件，其特征在于，所述栅区接地。
6.根据权利要求2所述的基于FDSOI的gg-NMOS器件，其特征在于，所述栅区为high-k金属栅区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811051919.8A CN109309128B (zh) | 2018-09-10 | 2018-09-10 | 一种基于FDSOI的gg-NMOS器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811051919.8A CN109309128B (zh) | 2018-09-10 | 2018-09-10 | 一种基于FDSOI的gg-NMOS器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109309128A CN109309128A (zh) | 2019-02-05 |
| CN109309128B true CN109309128B (zh) | 2020-11-03 |
Family
ID=65224635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811051919.8A Active CN109309128B (zh) | 2018-09-10 | 2018-09-10 | 一种基于FDSOI的gg-NMOS器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109309128B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113571512B (zh) * | 2021-09-23 | 2021-12-07 | 微龛(广州)半导体有限公司 | 全耗尽绝缘体上硅esd保护器件及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655149A (zh) * | 2012-05-07 | 2012-09-05 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于pd soi工艺的体栅耦合esd保护结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205641B2 (en) * | 2000-12-28 | 2007-04-17 | Industrial Technology Research Institute | Polydiode structure for photo diode |
-
2018
- 2018-09-10 CN CN201811051919.8A patent/CN109309128B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655149A (zh) * | 2012-05-07 | 2012-09-05 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于pd soi工艺的体栅耦合esd保护结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109309128A (zh) | 2019-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5242675B2 (ja) | 低下したトリガ電圧を有するｅｓｄ保護回路 | |
| KR101042140B1 (ko) | 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기 | |
| TWI580001B (zh) | 靜電放電保護電路、結構及其製造方法 | |
| US8217461B1 (en) | ESD protection circuit | |
| US20180090477A1 (en) | Transient voltage suppressor and method for manufacturing the same | |
| US20180047718A1 (en) | Semiconductor structure of esd protection device and method for manufacturing the same | |
| JP2010016177A (ja) | 静電気放電保護素子 | |
| US10262987B2 (en) | Electrostatic discharge protection circuit | |
| US9117673B2 (en) | Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor | |
| US8704308B2 (en) | Semiconductor device | |
| US20080179681A1 (en) | Electrostatic discharage protection device having a dual triggered transistor | |
| US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
| CN103165600A (zh) | 一种esd保护电路 | |
| CN108063134B (zh) | 一种基于soi工艺的nmos器件及其构成的静电保护电路 | |
| CN109309128B (zh) | 一种基于FDSOI的gg-NMOS器件 | |
| US7465994B2 (en) | Layout structure for ESD protection circuits | |
| CN104681542A (zh) | 半导体静电放电保护装置 | |
| CN109273532B (zh) | 应用于高压电路防静电保护的无回滞效应硅控整流器 | |
| CN109473481B (zh) | 基于FDSOI的gg-NMOS器件 | |
| CN107579065B (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN109817615B (zh) | 基于FDSOI gg-NMOS辅助触发的ESD保护器件 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| KR101488566B1 (ko) | Ｅｓｄ 보호회로 | |
| CN112447703A (zh) | 静电放电防护元件 | |
| Zeng et al. | A Novel HV-NPN ESD Protection Device With Buried Floating P-Type Implant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |