CN109300924A - 摄像装置 - Google Patents
摄像装置 Download PDFInfo
- Publication number
- CN109300924A CN109300924A CN201810584008.5A CN201810584008A CN109300924A CN 109300924 A CN109300924 A CN 109300924A CN 201810584008 A CN201810584008 A CN 201810584008A CN 109300924 A CN109300924 A CN 109300924A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- diffusion zone
- semiconductor substrate
- conductivity type
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 232
- 239000004065 semiconductor Substances 0.000 claims abstract description 163
- 239000012535 impurity Substances 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 238000006243 chemical reaction Methods 0.000 claims abstract description 46
- 238000009825 accumulation Methods 0.000 abstract description 40
- 239000010410 layer Substances 0.000 description 135
- 238000000926 separation method Methods 0.000 description 18
- 239000013078 crystal Substances 0.000 description 11
- 230000005684 electric field Effects 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000000470 constituent Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000010276 construction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000005622 photoelectricity Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
目的是提供一种能抑制暗电流的摄像装置。摄像装置具备：半导体基板，包括含有第1导电型的杂质的第1扩散区域和含有第1导电型的杂质的第2扩散区域；和多个像素；上述多个像素分别包括：光电变换部，将光变换为电荷；和第1晶体管，包括源极、漏极及栅极电极，包括蓄积上述电荷的至少一部分的上述第1扩散区域作为上述源极及上述漏极的一方，包括上述第2扩散区域作为上述源极及上述漏极的另一方；上述第1扩散区域中的第1导电型的杂质的浓度比上述第2扩散区域中的第1导电型的杂质的浓度小；当从与上述半导体基板垂直的方向观察时，上述第1扩散区域的面积比上述第2扩散区域的面积小。
Description
技术领域
本公开涉及摄像装置。
背景技术
在数字照相机等中广泛地使用CCD(Charge Coupled Device：电荷耦合器件)图像传感器及CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)图像传感器。如周知那样，这些图像传感器具有形成在半导体基板上的光电二极管。
另一方面，提出了将具有光电变换层的光电变换部配置在半导体基板的上方的构造(例如专利文献1、2)。具有这样的构造的摄像装置有时被称作层叠型的摄像装置。在层叠型的摄像装置中，通过光电变换产生的电荷被蓄积到电荷蓄积区域(称作“FD：浮动扩散”)中。与蓄积在电荷蓄积区域中的电荷量对应的信号经由形成在半导体基板上的CCD电路或CMOS电路被读出。
专利文献1：国际公开第2014/002330号
专利文献2：国际公开第2012/147302号
发明内容
在层叠型的摄像装置中，有时因为来自电荷蓄积区域的或朝向电荷蓄积区域的漏电流(以下有称作“暗电流”的情况)而在得到的图像中发生劣化。如果能够减小这样的漏电流则是有益的。
有关本公开的一技术方案的摄像装置具备：半导体基板，包括含有第1导电型的杂质的第1扩散区域和含有第1导电型的杂质的第2扩散区域；和多个像素；上述多个像素分别包括：光电变换部，将光变换为电荷；和第1晶体管，包括源极、漏极及栅极电极，并且包括蓄积上述电荷的至少一部分的上述第1扩散区域作为上述源极及上述漏极的一方，包括上述第2扩散区域作为上述源极及上述漏极的另一方；上述第1扩散区域中的第1导电型的杂质的浓度比上述第2扩散区域中的第1导电型的杂质的浓度低；当从与上述半导体基板垂直的方向观察时，上述第1扩散区域的面积比上述第2扩散区域的面积小。
包含性或具体的技术方案可以由元件、设备、模块、***或方法实现。此外，包含性或具体的技术方案可以由元件、设备、模块、***及方法的任意的组合实现。
公开的实施方式的追加性的效果及优点根据说明书及附图会变得清楚。效果及/或优点由在说明书及附图中公开的各种各样的实施方式或特征分别提供，并不为了得到它们的1个以上而需要全部。
根据本公开，能够提供一种能够抑制暗电流的摄像装置。
附图说明
图1是有关实施方式的摄像装置的结构图。
图2是表示有关实施方式的摄像装置的电路结构的图。
图3是表示实施方式的像素内的布局的平面图。
图4是实施方式的像素的设备构造的概略截面图。
图5是表示有关实施方式的变形例1的摄像装置的电路结构的图。
图6是表示实施方式的变形例1的像素内的布局的平面图。
图7是实施方式的变形例1的像素的设备构造的概略截面图。
图8是表示实施方式的变形例2的像素内的布局的平面图。
图9是表示实施方式的变形例3的像素的电路结构的图。
图10是表示实施方式的变形例3的像素内的布局的平面图。
具体实施方式
本公开的一技术方案的概要是以下这样的。
[项目1]
一种摄像装置，具备：半导体基板，包括含有第1导电型的杂质的第1扩散区域和含有第1导电型的杂质的第2扩散区域；和多个像素；上述多个像素分别包括：光电变换部，将光变换为电荷；和第1晶体管，包括源极、漏极及栅极电极，并且包括蓄积上述电荷的至少一部分的上述第1扩散区域作为上述源极及上述漏极的一方，包括上述第2扩散区域作为上述源极及上述漏极的另一方；上述第1扩散区域中的第1导电型的杂质的浓度比上述第2扩散区域中的第1导电型的杂质的浓度低；当从与上述半导体基板垂直的方向观察时，上述第1扩散区域的面积比上述第2扩散区域的面积小。
这样，第1扩散区域中含有的第1导电型的杂质浓度比像素内的其他的含有第1导电型的杂质的扩散区域的杂质浓度低。由此，第1扩散区域与半导体基板的接合部处的接合浓度变小，所以第1扩散区域中的漏电流被减小。
进而，能够使在第1扩散区域与半导体基板的接合部处形成的耗尽层、特别是半导体基板的表面的耗尽层的面积变小。半导体基板的表面附近由于结晶缺陷变大，所以如果在这里形成耗尽层，则漏电流变大。因而，通过使半导体基板的表面上的耗尽层的面积变小，能够减小漏电流。
[项目2]
如项目1所述的摄像装置，上述半导体基板还包括含有第1导电型的杂质的第3扩散区域；上述多个像素分别包含包括上述第3扩散区域作为源极及漏极的一方的第2晶体管；上述第1扩散区域中的第1导电型的杂质的浓度比上述第3扩散区域中的第1导电型的杂质的浓度低。
[项目3]
如项目1或2所述的摄像装置，上述多个像素分别包含包括上述第1扩散区域作为源极及漏极的一方的第3晶体管。
[项目4]
如项目1所述的摄像装置，上述第1扩散区域的上述面积，是当从与上述半导体基板垂直的方向观察时上述第1扩散区域中的不与上述栅极电极重叠的部分的面积；上述第2扩散区域的上述面积，是当从与上述半导体基板垂直的方向观察时上述第2扩散区域中的不与上述栅极电极重叠的部分的面积。
[项目5]
如项目1～4中任一项所述的摄像装置，上述多个像素分别包括：第1插塞，连接在上述第1扩散区域的第1部分；和第2插塞，连接在上述第2扩散区域的第2部分；当从与上述半导体基板垂直的方向观察时，上述第1部分与上述栅极电极的距离比上述第2部分与上述栅极电极的距离小。
由此，从第1扩散区域的第1插塞到第1晶体管的栅极电极的距离变短，所以能够减小第1扩散区域的电阻值的上升。
[项目6]
如项目1～5中任一项所述的摄像装置，上述半导体基板包括含有与第1导电型不同的第2导电型的杂质的第4扩散区域；上述多个像素分别在上述第1晶体管以外还包括其他晶体管，并且包括上述第4扩散区域作为将上述第1晶体管与上述其他晶体管分离的分离区域；上述第4扩散区域在上述半导体基板的表面中不与上述第1扩散区域接触。
这样，由于在最容易发生漏电流的半导体基板的表面中，含有第1导电型的杂质的第1扩散区域与含有与第1导电型不同的第2导电型的杂质的分离区域不接触，所以能够减小半导体基板表面的接合部处的漏电流。
[项目7]
如项目1～6中任一项所述的摄像装置，上述半导体基板含有与第1导电型不同的第2导电型的杂质；上述第1扩散区域中含有的第1导电型的杂质的浓度是1×1016atoms/cm3以上、且5×1016atoms/cm3以下；上述半导体基板中的与上述第1扩散区域邻接的部分中含有的第2导电型的杂质的浓度是1×1016atoms/cm3以上、且5×1016atoms/cm3以下。
这样，通过使第1导电型及第2导电型的杂质的浓度变小，能够抑制第1扩散区域与半导体基板的接合部处的电场强度的上升，能够减小漏电流。
[项目8]
如项目1～7中任一项所述的摄像装置，当从与上述半导体基板垂直的方向观察时，上述第1扩散区域是圆形。
由此，半导体基板的表面中的第1扩散区域的面积变小，所以能够使在半导体基板的表面的接合部处形成的耗尽层的面积变小。由此，能够减小漏电流。
[项目9]
一种摄像装置，具备：半导体基板，包括含有第1导电型的杂质的第1扩散区域和含有第1导电型的杂质的第2扩散区域；和多个像素；上述多个像素分别包括：光电变换部，将光变换为电荷；第1晶体管，包括源极、漏极及栅极电极，并且包括蓄积上述电荷的至少一部分的上述第1扩散区域作为上述源极及上述漏极的一方，包括上述第2扩散区域作为上述源极及上述漏极的另一方；第1插塞，连接在上述第1扩散区域的第1部分；和第2插塞，连接在上述第2扩散区域的第2部分；上述第1扩散区域中的第1导电型的杂质的浓度比上述第2扩散区域中的第1导电型的杂质的浓度低；当从与上述半导体基板垂直的方向观察时，上述第1部分与上述栅极电极的距离比上述第2部分与上述栅极电极的距离小。
以下，参照附图详细地说明本公开的实施方式。另外，以下说明的实施方式都表示包含性或具体的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置及连接形态、步骤、步骤的顺序等是一例，并非用于限定本公开。在本说明书中说明的各种各样的技术方案只要不发生矛盾就能够相互组合。此外，以下的实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素而进行说明。在各图中，实质上具有相同功能的构成要素用共同的标号表示，有时将重复的说明省略或简略。
此外，图中表示的各种要素不过是为了本公开的理解而示意地表示的，尺寸比及外观等可能与实物不同。
另外，在本说明书中，设摄像装置的受光侧为“上方”，设与受光侧相反侧为“下方”。关于各部件的“上表面”、“下表面”也同样，将与摄像装置的受光侧对置的面设为“上表面”，将对置于与受光侧相反侧的面设为“下表面”。另外，“上方”、“下方”、“上表面”及“下表面”等的用语只不过是为了指定部件间的相互的配置而使用的，并非用于限定摄像装置的使用时的姿态。
(实施方式)
图1是有关本实施方式的摄像装置的结构图。如图1所示，有关本实施方式的摄像装置100A具有形成在半导体基板60上的多个像素10A及***电路40。各像素10A包括配置在半导体基板60的上方的光电变换部12。即，作为有关本公开的摄像装置的一例，对层叠型的摄像装置100A进行说明。
在图1所示的例子中，像素10A被配置为m行n列的矩阵状。这里，m、n是2以上的整数。像素10A通过例如二维地排列在半导体基板60上而形成摄像区域R1。如上述那样，各像素10A包括配置在半导体基板60的上方的光电变换部12。因此，摄像区域R1被规定为半导体基板60中的被光电变换部12覆盖的区域。另外，在图1中，将各像素10A的光电变换部12从使说明变容易的观点而在空间上相互分离而表示，但多个像素10A的光电变换部12可以相互不隔开间隔而配置在半导体基板60之上。
像素10A的数量及配置并不限定于图示的例子。例如，摄像装置100A中包含的像素10A的数量也可以是1个。在该例中，各像素10A的中心位于正方格子的格子点上，但像素10A的配置也可以不为这样。例如，也可以以各中心位于三角格子、六角格子等的格子点上的方式配置多个像素10A。如果将像素10A一维地排列，则也可以利用摄像装置100A作为行传感器。
在图1所例示的结构中，***电路40包括垂直扫描电路(也称作“行扫描电路”)46及水平信号读出电路(也称作“列扫描电路”)48。垂直扫描电路46具有与对应于多个像素10A的各行而设置的地址信号线34的连接。水平信号读出电路48具有与对应于多个像素10A的各列而设置的垂直信号线35的连接。如在图1中示意地表示地，这些电路被配置在摄像区域R1的外侧的周边区域R2中。***电路40也可以还包括信号处理电路、输出电路、控制电路及向各像素10A供给规定的电压的电源等。***电路40的一部分也可以被配置在与形成有像素10A的半导体基板60不同的其他的基板上。
图2是表示有关实施方式的摄像装置100A的电路结构的图。在图2中，为了避免图示变复杂，表示了图1所示的多个像素10A中的、以2行2列排列的4个像素10A。
各像素10A的光电变换部12受到光的入射而产生正及负的电荷(典型的是空穴－电子对)。各像素10A的光电变换部12具有与蓄积控制线39的连接，在摄像装置100A的动作时，对蓄积控制线39施加规定的电压。通过将规定的电压施加在蓄积控制线39上，能够将由光电变换生成的正及负的电荷中的一方的电荷有选择地蓄积到电荷蓄积区域中。以下，例示利用由光电变换生成的正及负的电荷中的正电荷作为信号电荷的情况。
各像素10A包括电连接在光电变换部12上的信号检测电路14。在图2所例示的结构中，信号检测电路14包括放大晶体管22(也称作“读出晶体管”)及复位晶体管26。在该例中，信号检测电路14还包括地址晶体管(也称作“行选择晶体管”)24。如后面参照附图详细地说明那样，信号检测电路14的放大晶体管22、复位晶体管26及地址晶体管24典型的是在支承光电变换部12的半导体基板60上形成的场效应晶体管(FET：Field Effect Transistor)。以下，只要没有特别否定，说明作为晶体管而使用N沟道MOS(Metal Oxide Semiconductor)晶体管的例子。另外，FET的2个扩散层中的哪个对应于源极及漏极，由FET的极性及该时点的电位的高低决定。因此，哪个是源极及漏极可能根据FET的动作状态而变动。
如在图2中示意地表示那样，放大晶体管22的栅极被电连接在光电变换部12上。由光电变换部12生成的电荷被蓄积到连接在光电变换部12与放大晶体管22之间的电荷蓄积节点(也称作“浮动扩散节点”)ND上的电荷蓄积区域中。另外，所谓电荷蓄积节点ND，是指将电荷蓄积区域、放大晶体管22的栅极和光电变换部12的下部电极电连接的布线及电荷蓄积区域。
放大晶体管22的漏极被连接于在摄像装置100A的动作时向各像素10A供给规定的电源电压VDD(例如3.3V左右)的电源布线(也称作源极跟随器电源)32上。换言之，放大晶体管22输出与由光电变换部12生成的信号电荷的量对应的信号电压。放大晶体管22的源极被连接在地址晶体管24的漏极上。
在地址晶体管24的源极上连接着垂直信号线35。如图示那样，垂直信号线35被按照多个像素10A的每个列设置，在垂直信号线35中的每一个上，连接着负荷电路42及列信号处理电路(也称作“行信号蓄积电路”)44。负荷电路42与放大晶体管22一起形成源极跟随器电路。
在地址晶体管24的栅极上连接着地址信号线34。地址信号线34被按照多个像素10A的每个行设置。地址信号线34被连接在垂直扫描电路46上，垂直扫描电路46将控制地址晶体管24的开启及关闭的行选择信号施加在地址信号线34上。由此，读出对象的行被沿垂直方向(列方向)扫描，选择读出对象的行。垂直扫描电路46通过经由地址信号线34控制地址晶体管24的开启及关闭，能够将所选择的像素10A的放大晶体管22的输出向对应的垂直信号线35读出。地址晶体管24的配置并不限定于图2所示的例子，也可以是在放大晶体管22的漏极与电源布线32之间。
经由地址晶体管24被输出到垂直信号线35中的、来自像素10A的信号电压，被向对应于垂直信号线35而按照多个像素10A的每个列设置的多个列信号处理电路44中的对应的列信号处理电路44输入。列信号处理电路44及负荷电路42可以是上述的***电路40的一部分。
列信号处理电路44进行以相关双采样为代表的噪声抑制信号处理及模拟－数字变换(AD变换)等。列信号处理电路44被连接在水平信号读出电路48上。水平信号读出电路48从多个列信号处理电路44向水平共用信号线49依次读出信号。
在图2所例示的结构中，信号检测电路14包括漏极被连接在电荷蓄积节点ND上的复位晶体管26。在复位晶体管26的栅极上，连接着具有与垂直扫描电路46的连接的复位信号线36。复位信号线36与地址信号线34同样被按照多个像素10A的每个行设置。垂直扫描电路46通过向地址信号线34施加行选择信号，能够以行单位选择作为复位的对象的像素10A。此外，垂直扫描电路46通过将控制复位晶体管26的开启及关闭的复位信号经由复位信号线36向复位晶体管26的栅极施加，能够将所选择的行的复位晶体管26开启。通过复位晶体管26被开启，电荷蓄积节点ND的电位被复位。
在该例中，复位晶体管26的源极被连接在按照多个像素10A的每个列设置的反馈线53中的1个上。即，在该例中，作为将光电变换部12的电荷初始化的复位电压，反馈线53的电压被向电荷蓄积节点ND供给。这里，上述的反馈线53被连接在按照多个像素10A的每个列设置的反转放大器50中的对应的1个的输出端子上。反转放大器50可以是上述***电路40的一部分。
着眼于多个像素10A的列中的1个。如图示那样，反转放大器50的反转输入端子被连接在该列的垂直信号线35上。此外，反转放大器50的输出端子和属于该列的1个以上的像素10A被经由反馈线53连接。在摄像装置100A的动作时，向反转放大器50的非反转输入端子供给规定的电压Vref(例如1V或1V附近的正电压)。通过选择属于该列的1个以上的像素10A中的1个，将地址晶体管24及复位晶体管26开启，从而能够形成使该像素10A的输出负反馈的反馈路径。通过反馈路径的形成，垂直信号线35的电压收敛于向反转放大器50的非反转输入端子的输入电压Vref。换言之，通过反馈路径的形成，电荷蓄积节点ND的电压被复位为垂直信号线35的电压成为Vref那样的电压。作为电压Vref，可以使用电源电压(例如3.3V)及接地电压(0V)的范围内的任意的大小的电压。也可以将反转放大器50称作反馈放大器。这样，摄像装置100A具有在反馈路径的一部分中包含反转放大器50的反馈电路16。
如周知那样，随着晶体管的开启或关闭，发生被称作kTC噪声的热噪声。随着复位晶体管的开启或关闭而发生的噪声被称作复位噪声。在电荷蓄积区域的电位的复位后，通过将复位晶体管关闭而发生的复位噪声残留在信号电荷的蓄积前的电荷蓄积区域中。但是，随着复位晶体管的关闭而发生的复位噪声可以通过利用反馈来减小。利用反馈的复位噪声的抑制的详细情况在国际公开第2012/147302号中被说明。为了参考，在本说明书中援用国际公开第2012/147302号的全部公开内容。
在图2所例示的结构中，通过反馈路径的形成，热噪声的交流成分被反馈给复位晶体管26的源极。在图2所例示的结构中，由于直到复位晶体管26即将关闭之前都形成反馈路径，所以能够降低随着复位晶体管26的关闭而发生的复位噪声。
图3是表示实施方式的像素10A内的布局的平面图。图4是像素10A的设备构造的概略截面图。图3示意地表示将图4所示的像素10A从与半导体基板60垂直的方向观察时的形成在半导体基板60上的各元件(放大晶体管22、地址晶体管24及复位晶体管26等)的配置。这里，放大晶体管22及地址晶体管24沿着纸面的上下方向以直线状配置。
图4是实施方式的像素10A的设备构造的概略截面图。图4是沿着图3中的A－A线将像素10A切断、向箭头方向展开的情况下的截面图。
另外，在图3及图4中，作为n型杂质区域的第1扩散区域67n是复位晶体管26的漏极区域，是电荷蓄积区域(FD)。
如图3及图4所示，有关本实施方式的摄像装置100A中的像素10A具备第1晶体管(这里是复位晶体管26)。第1晶体管位于半导体基板中，包含第1导电型(以下称作n型)的杂质，包括蓄积由光电变换部12变换后的光电荷的第1扩散区域67n作为源极及漏极的一方，包括作为含有n型杂质的n型杂质区域的第2扩散区域68an作为源极及漏极的另一方。在本实施方式中，第1扩散区域67n的n型杂质的浓度比第2扩散区域68an的n型杂质的浓度小。
进而，像素10A具备与复位晶体管26不同的第2晶体管(这里是放大晶体管22或地址晶体管24)，第2晶体管位于半导体基板60中，包括含有n型杂质的第3扩散区域(以下，称作其他的n型杂质区域68bn、68cn、68dn)作为源极或漏极。此时，第1扩散区域67n的n型杂质的浓度也可以比其他的n型杂质区域68bn、68cn及68dn(以下记作68bn～68dn)的n型杂质的浓度小。此时，第1扩散区域67n的n型杂质的浓度也可以至少比第2扩散区域68an及其他的n型杂质区域68bn～68dn的n型杂质的浓度的1/10小，也可以比其1/15小。由此，第1扩散区域67n与半导体基板60的接合部处的接合浓度变小，所以能够缓和接合部处的电场强度。因此，来自作为电荷蓄积区域的第1扩散区域67n的或向第1扩散区域67n的漏电流被减小。
此外，在有关本实施方式的摄像装置100A中，半导体基板60含有第2导电型(以下，称作p型)的杂质，第1扩散区域67n中含有的n型杂质及半导体基板60中的邻接于第1扩散区域67n的部分中含有的p型杂质的浓度也可以是1×1016atoms/cm3以上5×1016atoms/cm3以下。由此，第1扩散区域67n与半导体基板60的接合浓度变小，能够抑制接合部处的电场强度的上升。因此，能够减小接合部处的漏电流。
如在图4中示意地表示那样，像素10A大体上包括半导体基板60、配置在半导体基板60的上方的光电变换部12和布线构造80。布线构造80包括被配置在形成于光电变换部12与半导体基板60之间的层间绝缘层90内、并且将形成在半导体基板60上的放大晶体管22与光电变换部12电连接的构造。这里，层间绝缘层90具有包括绝缘层90a、90b、90c及90d(以下记作90a～90d)的4层的绝缘层的层叠构造，布线构造80具有布线层80a、80b、80c及80d(以下记作80a～80d)的4层的布线层、和配置在这些布线层间的插塞(plug)pa1、pa2、pb、pc及pd。此外，布线层80a包含接触插塞cp1、cp2、cp3、cp4、cp5、cp6及cp7(以下记作cp1～cp7)。另外，不言而喻，层间绝缘层90中的绝缘层的数量及布线构造80中的布线层的数量并不限定于该例，可以任意地设定。
光电变换部12被配置在层间绝缘层90之上。光电变换部12包括形成在层间绝缘层90之上的像素电极12a、对置于像素电极12a的透明电极12c、以及配置在这些电极间的光电变换层12b。光电变换部12的光电变换层12b由有机材料或非晶硅等的无机材料形成，接受经由透明电极12c入射的光，通过光电变换生成正及负的电荷。光电变换层12b典型的是跨越多个像素10A而形成。此外，光电变换层12b也可以包括由有机材料构成的层和由无机材料构成的层。
透明电极12c由ITO等的透明的导电性材料形成，被配置在光电变换层12b的受光面侧。透明电极12c典型的是与光电变换层12b同样，跨越多个像素10A而形成。在图4中省略了图示，但透明电极12c具有与上述的蓄积控制线39的连接。在摄像装置100A的动作时，通过控制蓄积控制线39的电位而使透明电极12c的电位与像素电极12a的电位不同，从而能够将由光电变换生成的信号电荷用像素电极12a收集。例如，控制蓄积控制线39的电位，以使透明电极12c的电位变得比像素电极12a的电位高。具体而言，将例如10V左右的正电压施加在蓄积控制线39上。由此，能够将由光电变换层12b产生的空穴―电子对中的空穴用像素电极12a收集。由像素电极12a收集的信号电荷经由布线构造80被蓄积到第1扩散区域67n中。
像素电极12a是由铝、铜等的金属、金属氮化物或通过掺杂杂质而被赋予导电性的多晶硅等形成的电极。像素电极12a通过与邻接的其他的像素10A的像素电极12a在空间上分离，而与其他的像素10A的像素电极12a电分离。
半导体基板60包括支承基板61和形成在支承基板61上的1个以上的半导体层。这里，作为支承基板61而例示p型硅(Si)基板。在该例中，半导体基板60具有支承基板61上的p型半导体层61p、p型半导体层61p上的n型半导体层62n、n型半导体层62n上的p型半导体层63p及p型半导体层63p上的p型半导体层65p。p型半导体层63p遍及支承基板61的整面而形成。p型半导体层65p具有杂质的浓度比p型半导体层65p低的p型杂质区域66p、形成在p型杂质区域66p中的第1扩散区域67n、第2扩散区域68an及n型杂质区域68bn～68dn、和元件分离区域69。
p型半导体层61p、n型半导体层62n、p型半导体层63p及p型半导体层65p分别典型的是通过向以外延成长形成的半导体层进行杂质的离子注入而形成的。p型半导体层63p及p型半导体层65p中的杂质浓度是相互相同程度，并且比p型半导体层61p的杂质浓度高。被配置在p型半导体层61p及p型半导体层63p之间的n型半导体层62n抑制来自支承基板61或***电路40的少量载流子向作为蓄积信号电荷的电荷蓄积区域的第1扩散区域67n的流入。在摄像装置100A的动作时，n型半导体层62n的电位经由设置在摄像区域R1(参照图1)的外侧的阱接触部(未图示)而被控制。
此外，在该例中，半导体基板60具有将p型半导体层61p及n型半导体层62n贯通、设置在p型半导体层63p及支承基板61之间的p型区域64。p型区域64与p型半导体层63p及p型半导体层65p相比具有较高的杂质浓度，将p型半导体层63p和支承基板61电连接。在摄像装置100A的动作时，p型半导体层63p及支承基板61的电位经由设置在摄像区域R1的外侧的基板接触部(未图示)而被控制。通过以与p型半导体层63p相接的方式配置p型半导体层65p，在摄像装置100A的动作时，能够经由p型半导体层63p控制p型半导体层65p的电位。
在半导体基板60上，形成放大晶体管22、地址晶体管24及复位晶体管26。复位晶体管26包括第1扩散区域67n及第2扩散区域68an、形成在半导体基板60上的绝缘层70和绝缘层70上的栅极电极26e。第1扩散区域67n及第2扩散区域68an作为复位晶体管26的漏极区域及源极区域分别发挥功能。第1扩散区域67n作为将由光电变换部12生成的信号电荷暂时地蓄积的电荷蓄积区域发挥功能。
放大晶体管22包括n型杂质区域68bn及68cn、绝缘层70的一部分和绝缘层70上的栅极电极22e。n型杂质区域68bn及68cn作为放大晶体管22的漏极区域及源极区域分别发挥功能。
在n型杂质区域68bn与第1扩散区域67n之间配置元件分离区域69。元件分离区域69例如是p型的杂质扩散区域。由元件分离区域69将放大晶体管22和复位晶体管26电分离。
如在图4中示意地表示那样，第1扩散区域67n和元件分离区域69通过在p型杂质区域66p中形成第1扩散区域67n，以相互不接触的方式被配置。例如，在作为元件分离区域69而使用p型杂质层的情况下，如果第1扩散区域67n与元件分离区域69接触，则接合部处的p型杂质浓度及n型杂质浓度的两者变高。因此，在第1扩散区域67n与元件分离区域69的接合部周边，容易发生起因于该较高的接合浓度的漏电流。换言之，通过将第1扩散区域67n和元件分离区域69以相互不接触的方式配置，即使在元件分离区域69中使用高浓度的p型杂质层，也能够抑制pn结浓度的上升，抑制漏电流。此外，有作为元件分离区域69而使用STI(Shallow Trench Isolation：浅沟道隔离)的方法，但在此情况下也为了减小起因于STI侧壁部处的结晶缺陷的漏电流，优选的是将第1扩散区域67n和STI以不相互接触的方式配置。
元件分离区域69也被配置在相互邻接的像素10A间，在它们之间将信号检测电路14彼此电分离。这里，元件分离区域69被设置在放大晶体管22及地址晶体管24的组的周围和复位晶体管26的周围。
地址晶体管24包括n型杂质区域68cn及68dn、绝缘层70的一部分和绝缘层70上的栅极电极24e。在该例中，地址晶体管24通过与放大晶体管22共用n型杂质区域68cn，被电连接在放大晶体管22上。n型杂质区域68cn作为地址晶体管24的漏极区域发挥功能，n型杂质区域68dn作为地址晶体管24的源极区域发挥功能。
在该例中，以将复位晶体管26的栅极电极26e、放大晶体管22的栅极电极22e及地址晶体管24的栅极电极24e覆盖的方式设置绝缘层72。绝缘层72例如是硅氧化膜。在该例中，还在绝缘层72与栅极电极26e、栅极电极22e及栅极电极24e之间夹装着绝缘层71。绝缘层71例如是硅氧化膜。绝缘层71也可以具有包括多个绝缘层的层叠构造。同样，上述的绝缘层72也可以具有包括多个绝缘层的层叠构造。
绝缘层72及绝缘层71的层叠构造具有多个接触孔。这里，在绝缘层72及绝缘层71中设置有接触孔h1～h7。接触孔h1～h4分别被形成在与第1扩散区域67n、第2扩散区域68an及其他的n型杂质区域68bn及68dn重叠的位置处。在接触孔h1～h4的位置，分别配置有接触插塞cp1～cp4。接触孔h5～h7分别被形成在与栅极电极26e、栅极电极22e及栅极电极24e重叠的位置。在接触孔h5～h7的位置处分别配置有接触插塞cp5～cp7。
在图4所例示的结构中，布线层80a是具有接触插塞cp1～cp7的层，典型的是掺杂有n型杂质的多晶硅层。布线层80a被配置在布线构造80中包含的布线层中的、距半导体基板60最近处。布线层80b以及插塞pa1及pa2被配置在绝缘层90a内。插塞pa1将接触插塞cp1和布线层80b连接，插塞pa2将接触插塞cp6和布线层80b连接。即，第1扩散区域67n和放大晶体管22的栅极电极22e经由接触插塞cp1及cp6、插塞pa1及pa2以及布线层80b相互被电连接。
布线层80b被配置在绝缘层90a内，可以在其一部分中包括上述的垂直信号线35、地址信号线34、电源布线32、复位信号线36及反馈线53等。垂直信号线35、地址信号线34、电源布线32、复位信号线36及反馈线53分别经由接触插塞cp4、cp7、cp3、cp5及cp2被连接在n型杂质区域68dn、栅极电极24e、n型杂质区域68bn、栅极电极26e及第2扩散区域68an上。
被配置在绝缘层90b内的插塞pb将布线层80b与布线层80c连接。同样，配置在绝缘层90c内的插塞pc将布线层80c与布线层80d连接。配置在绝缘层90d内的插塞pd将布线层80d与光电变换部12的像素电极12a连接。布线层80b～80d及插塞pa1、pa2、pb～pd典型的是由铜或钨等的金属、金属氮化物或金属氧化物等的金属化合物等形成。
插塞pa1、pa2、pb～pd、布线层80b～80d、接触插塞cp1、cp6将光电变换部12与形成在半导体基板60上的信号检测电路14电连接。插塞pa1、pa2、pb～pd、布线层80b～80d、接触插塞cp1、cp6、光电变换部12的像素电极12a、放大晶体管22的栅极电极22e及第1扩散区域67n蓄积由光电变换部12生成的信号电荷(这里是空穴)。
这里，着眼于形成在半导体基板60上的n型杂质区域。形成在半导体基板60上的n型杂质区域中的第1扩散区域67n被配置在形成于作为p阱的p型半导体层65p内的p型杂质区域66p内。第1扩散区域67n形成在半导体基板60的表面的附近，其至少一部分位于半导体基板60的表面。由p型杂质区域66p及第1扩散区域67n之间的pn结形成的结电容作为蓄积信号电荷的至少一部分的电容发挥功能，构成电荷蓄积区域的一部分。
在图4所例示的结构中，第1扩散区域67n包括第1区域67a及第2区域67b。第1扩散区域67n的第1区域67a的杂质浓度比第2扩散区域68an及其他的n型杂质区域68bn～68dn低。第1扩散区域67n中的第2区域67b被形成在第1区域67a内，具有比第1区域67a高的杂质浓度。此外，接触孔h1位于第2区域67b上，接触插塞cp1经由接触孔h1被连接在第2区域67b上。
如上述那样，通过邻接于p型半导体层63p而配置p型半导体层65p，在摄像装置100A的动作时能够经由p型半导体层63p控制p型半导体层65p的电位。通过这样的构造的采用，能够在具有与光电变换部12的电连接的接触插塞cp1与半导体基板60所接触的部分(这里是第1扩散区域67n的第2区域67b)的周围，配置杂质浓度相对较低的区域(这里是第1扩散区域67n的第1区域67a及p型杂质区域66p)。第1扩散区域67n中的第2区域67b的形成不是必须的。但是，通过使作为接触插塞cp1与半导体基板60的连接部分的第2区域67b的杂质浓度比较高，能得到耗尽层扩散到接触插塞cp1与半导体基板60的连接部分的周围(耗尽)的效果。这样，通过抑制接触插塞cp1与半导体基板60接触的部分的周围的耗尽，能够抑制起因于接触插塞cp1与半导体基板60的界面处的半导体基板60的结晶缺陷(也可以称作界面能级)的漏电流。此外，通过将接触插塞cp1连接到具有比较高的杂质浓度的第2区域67b上，能得到减小接触电阻的效果。
此外，在该例中，在第1扩散区域67n的第2区域67b与p型杂质区域66p之间，夹着杂质浓度比第2区域67b低的第1区域67a，在第1扩散区域67n的第2区域67b与p型半导体层65p之间也夹着第1区域67a。通过将杂质浓度相对较低的第1区域67a配置在第2区域67b的周围，能够将由第1扩散区域67n与p型半导体层65p或p型杂质区域66p的pn结形成的电场强度缓和。通过将该电场强度缓和，抑制起因于通过pn结形成的电场的漏电流。
如在图3中示意地表示那样，像素10A具备将作为源极及漏极而具有第1扩散区域67n及第2扩散区域68an的复位晶体管26与该像素10A具备的其他的晶体管(这里是放大晶体管22及地址晶体管24)分离的分离区域(以下，称作元件分离区域69)。元件分离区域69例如含有与n型不同的第2导电型(以下称作p型)的杂质。此时，第1扩散区域67n和形成在第1扩散区域67n的周围的元件分离区域69在半导体基板60的表面中以不相互接触的方式配置。
具体而言，第1扩散区域67n被形成在杂质的浓度比p型半导体层65p低的p型杂质区域66p中。在该第1扩散区域67n与p型杂质区域66p之间形成耗尽层区域。通常，与半导体基板60的内部中的结晶缺陷密度相比，半导体基板60的表面附近的结晶缺陷密度较高。因此，在形成在第1扩散区域67n与p型杂质区域66p接合的接合部(pn结部)处的耗尽层区域中，形成在半导体基板60的表面附近的接合部处的耗尽层区域与形成在半导体基板60的内部的pn结部处的耗尽层区域相比，漏电流更大。
此外，如果形成在半导体基板60的表面的接合部的耗尽层区域(以下，称作界面耗尽层)的面积增大，则漏电流容易增大。因此，希望使在半导体基板60的表面露出的界面耗尽层的面积成为最小。为了使该界面耗尽层的面积变小，当从垂直于半导体基板60的方向观察时，第1扩散区域67n的面积也可以形成为比第2扩散区域68an小。例如，当从与半导体基板60垂直的方向观察时，第1扩散区域67n的面积也可以是第2扩散区域68an的面积的1/2以下。此外，此时第1扩散区域67n的沟道宽度方向的宽度也可以是，第2扩散区域68an的沟道宽度方向的宽度的1/2以下。另外，第1扩散区域67n及第2扩散区域68an也可以是沟道宽度方向的宽度及沟道长方向的长度的某一方是相同的大小。此外，关于像素10A内的其他的n型杂质区域68bn～68dn也同样，当从与半导体基板60垂直的方向观察时，第1扩散区域67n的面积也可以形成为比其他的n型杂质区域68bn～68dn的面积小。
此外，上述第1扩散区域67n及第2扩散区域68an的面积当从垂直于半导体基板的方向观察时，也可以为第1扩散区域67n及第2扩散区域68an中的不与复位晶体管26的栅极电极26e重叠的部分的面积。同样，关于其他的n型杂质区域68bn～68dn的面积也可以是，当从垂直于半导体基板60的方向观察时，设为其他的n型杂质区域68bn～68dn中的不与放大晶体管22的栅极电极22e及地址晶体管24的栅极电极24e重叠的部分的面积。当从垂直于半导体基板60的方向观察时，与这些晶体管的栅极电极22e、24e、26e重叠的部分相比不与栅极电极22e、24e及26e重叠的部分，在制造时不易受到损伤。作为在制造时受到的损伤的例子，可以举出由在干式蚀刻工序中使用的等离子处理带来的损伤、及由将抗蚀剂剥离时的灰化处理带来的损伤。因此，在与栅极电极22e、24e、26e重叠的部分不易发生漏电流。因而，在使界面耗尽层的面积变小的方面，是因为关于第1扩散区域67n及其他的n型杂质区域68bn～68dn也可以仅考虑不与栅极电极重叠的部分的面积的影响。
此外，通过使第1扩散区域67n的面积变小，形成在第1扩散区域67n上的接触孔h1与栅极电极26e之间的距离例如比形成在第2扩散区域68an上的接触孔h2与栅极电极26e之间的距离小。即，当从垂直于半导体基板60的方向观察时，接触插塞cp1和第1扩散区域67n的连接部分与栅极电极26e的距离，比接触插塞cp2和第2扩散区域68an的连接部分与栅极电极26e的距离小。如上述那样，第1扩散区域67n由于杂质浓度较低，所以电阻值比第2扩散区域68an高。因而，通过使接触孔h1与栅极电极26e的距离变小，第1扩散区域67n中的电流路径变短，所以第1扩散区域67n中的电阻值变小。另外，关于其他的n型杂质区域68bn及68dn也同样，形成在第1扩散区域67n中的接触孔h1与栅极电极26e的距离，也可以比形成在这些n型杂质区域68bn及68dn中的接触孔h3及h4与栅极电极22e及24e的距离小。即，当从与半导体基板60垂直的方向观察时，接触插塞cp1和第1扩散区域67n的连接部分与栅极电极26e的距离，也可以比接触插塞cp3和n型杂质区域68bn的连接部分与栅极电极22e的距离小。此外，当从垂直于半导体基板60的方向观察时，接触插塞cp1和第1扩散区域67n的连接部分与栅极电极26e的距离，也可以比接触插塞cp4和n型杂质区域68dn的连接部分与栅极电极24e的距离小。
(变形例1)
图5是表示有关本实施方式的变形例1的摄像装置100B的电路结构的图。图5所示的像素10B与图2所示的像素10A之间的主要的不同点，是在半导体基板60上形成有防烧伤用晶体管28这一点。以下，以与实施方式不同的点为中心进行说明，关于共通点的详细的说明省略。
如图5所示，电荷蓄积节点ND将复位晶体管26的漏极、放大晶体管22的栅极、光电变换部12的下部电极、和防烧伤用晶体管28的源极及栅极电连接。这里，复位晶体管26的漏极是作为电荷蓄积区域的第1扩散区域67n。防烧伤用晶体管28的源极被连接在VDD布线或防烧伤用晶体管28专用的电源线41上。这里，如果过大的光入射到光电变换膜12b中，则第1扩散区域67n的电位有可能超过VDD。通过将防烧伤用晶体管28的阈值电压设定为，在第1扩散区域67n的电位与VDD相等的情况下开启，能够将过剩的电荷从第1扩散区域67n向电源线41排散。结果，能够防止烧伤等的故障。
图6是表示本实施方式的变形例1的像素10B内的布局的平面图。如图6所示，本变形例中的像素10B还具备与第1晶体管(这里是复位晶体管26)不同的第3晶体管(这里是防烧伤用晶体管28)。防烧伤用晶体管28包括栅极电极28e、源极区域及漏极区域。这里，第1扩散区域67n作为防烧伤用晶体管28的漏极区域发挥功能。另外，第1扩散区域67n也作为复位晶体管26的漏极区域发挥功能。这样，在上述2个晶体管中，第1扩散区域67n被作为漏极区域共用。n型杂质区域68en作为防烧伤用晶体管28的源极区域发挥功能。
这里，第1扩散区域67n的n型杂质的浓度也可以比n型杂质区域68en的n型杂质浓度小。由此，第1扩散区域67n的n型杂质的浓度变得比像素10B内的其他的n型杂质区域68bn～68ec的n型杂质的浓度小。由此，第1扩散区域67n与半导体基板60的接合浓度变小，所以能够减小漏电流。
图7是本变形例的像素的设备构造的概略截面图。如图7所示，防烧伤用晶体管28的栅极电极28e经由栅极绝缘膜70被形成在半导体基板60上。n型杂质区域68en被形成在半导体基板60的表面上。
如果过大的光入射到光电变换膜12b中，则第1扩散区域67n的电位上升到与被施加在透明电极12c上的偏压相同程度。如果这样的过电压被施加在第1扩散区域67n上，则有可能第1扩散区域67n被破坏，或放大晶体管22的栅极绝缘膜70被破坏。结果，发生烧伤等的故障。
另一方面，根据本变形例，能够抑制暗电流，并且在过大的光入射的情况下也能够防止由过电压造成的各晶体管的故障。
(变形例2)
图8是表示有关本实施方式的变形例2的摄像装置100C中的像素10C内的布局的平面图。在本变形例中，当从垂直于半导体基板60的方向观察时第1扩散区域(FD)67n是圆形这一点与像素10A不同。以下，以与实施方式不同的点为中心进行说明，关于共通点的详细的说明省略。
在本变形例中，如上述那样，当从垂直于半导体基板60的方向观察时，第1扩散区域(FD)67n是圆形。由此，第1扩散区域67n的半导体基板60的表面的面积与被形成为矩形状的情况相比变小。因此，在半导体基板60的表面中，在第1扩散区域67n与半导体基板60的接合部处形成的界面耗尽层的面积变小。由此，能够减小接合部处的漏电流。
另外，在本变形例中，与有关实施方式的摄像装置100A同样，不具备防烧伤用晶体管28，但也可以如有关变形例1的摄像装置100B那样具备防烧伤用晶体管28。由此，即使过大的光被入射到光电变换部12中，也能够防止由过电压造成的各晶体管的故障。
(变形例3)
图9是表示有关本实施方式的变形例3的摄像装置100D中的像素10D的电路结构的图。图10是表示本变形例的像素10D内的布局的平面图。在上述实施方式及变形例中，以具有利用光电变换膜的光电变换部的摄像装置为例进行了说明，但在本变形例中，以使用光电二极管作为光电变换部的摄像装置为例进行说明。
如图9及图10所示，本变形例的像素10D具备光电二极管13和转送晶体管27。光电二极管13具有n型杂质区域68fn和位于n型杂质区域68fn的上方的钉扎层(未图示)。钉扎层是p型杂质区域。光电二极管13将在曝光时间中接收的光进行光电变换而生成电荷。在规定的曝光时间结束后，经由转送信号线37将使转送晶体管27开启的转送信号施加在转送晶体管27的栅极上。由此，转送晶体管27成为开启状态，光电二极管13生成的电荷被转送给电荷蓄积节点ND。放大晶体管22将与被转送给电荷蓄积节点ND的电荷对应的信号向垂直信号线35(未图示)输出。输出到垂直信号线35中的信号被向AD变换部(未图示)供给而进行AD变换。
如图10所示，转送晶体管27包括第1扩散区域67n和n型杂质区域68fn作为源极及漏极。此外，转送晶体管27包括栅极电极27e。转送晶体管27将第1扩散区域67n作为源极及漏极的一方而在与复位晶体管26之间共用。
此外，如图9所示，电荷蓄积节点ND将复位晶体管26的漏极、放大晶体管22的栅极与转送晶体管27的源极电连接。这里，图10中的复位晶体管26的漏极是作为电荷蓄积区域的第1扩散区域67n。
在本变形例中，与上述实施方式及变形例同样，像素10D具备第1晶体管(这里是复位晶体管26)。第1晶体管位于半导体基板中，含有n型的杂质，将蓄积由光电二极管13变换后的光电荷的第1扩散区域67n作为源极及漏极的一方，包括作为含有n型的杂质的n型杂质区域的第2扩散区域68an作为源极及漏极的另一方。此时，第1扩散区域67n的n型杂质的浓度比第2扩散区域68an的n型杂质的浓度小。由此，第1扩散区域67n与半导体基板的接合部处的接合浓度变小，所以第1扩散区域67n中的漏电流被减小。
进而，像素10D具备与复位晶体管26不同的第2晶体管(这里是放大晶体管22)，第2晶体管包含位于半导体基板60中、含有n型杂质的第3扩散区域(以下，称作其他的n型杂质区域68bn及68cn)作为源极或漏极。此时，第1扩散区域67n的n型杂质的浓度也可以比其他的n型杂质区域68bn及68cn的n型杂质的浓度小。此时，第1扩散区域67n的n型杂质的浓度也可以至少比第2扩散区域68an及其他的n型杂质区域68bn及68cn的n型杂质的浓度的1/10小，也可以比1/15小。由此，第1扩散区域67n与半导体基板60的接合部处的接合浓度变小，所以能够将接合部处的电场强度缓和。因此，来自作为电荷蓄积区域的第1扩散区域67n的或朝向第1扩散区域67n的漏电流被减小。
此外，在有关本变形例的摄像装置100D中，半导体基板60含有p型杂质，第1扩散区域67n中含有的n型杂质及半导体基板60中的邻接于第1扩散区域67n的部分中含有的p型杂质的浓度也可以是1×1016atoms/cm3以上5×1016atoms/cm3以下。由此，第1扩散区域67n与半导体基板60的接合浓度变小，能够抑制接合部处的电场强度的上升。因此，能够减小接合部处的漏电流。
此外，如果形成在半导体基板60的表面的接合部处的耗尽层区域(以下，称作界面耗尽层)的面积增大，则漏电流容易增大。因此，希望使在半导体基板60的表面露出的界面耗尽层的面积成为最小。为了使该界面耗尽层的面积变小，当从垂直于半导体基板60的方向观察时，第1扩散区域67n的面积也可以形成为比第2扩散区域68an小。例如，当从与半导体基板60垂直的方向观察时，第1扩散区域67n的面积也可以是第2扩散区域68an的面积的1/2以下。此外，此时，第1扩散区域67n的沟道宽度方向的宽度也可以是第2扩散区域68an的沟道宽度方向的宽度的1/2以下。另外，第1扩散区域67n及第2扩散区域68an也可以是沟道宽度方向的宽度及沟道长方向的长度的某一方是相同的大小。此外，关于像素10D内的其他的n型杂质区域68bn及68cn也同样，当从垂直于半导体基板60的方向观察时，第1扩散区域67n的面积也可以形成为比其他的n型杂质区域68bn及68cn的面积小。
此外，上述的第1扩散区域67n及第2扩散区域68an的面积也可以为当从垂直于半导体基板的方向观察时第1扩散区域67n及第2扩散区域68an中的不与复位晶体管26的栅极电极26e重叠的部分的面积。同样，关于其他的n型杂质区域68bn及68cn的面积，也可以为当从与垂直于半导体基板60的方向观察时其他的n型杂质区域68bn及68cn中的不与放大晶体管22的栅极电极22e重叠的部分的面积。当从垂直于半导体基板60的方向观察时，与这些晶体管的栅极电极22e及26e重叠的部分相比不与栅极电极22e及26e重叠的部分，在制造时不易受到损伤。作为在制造时受到的损伤的例子，可以举出由在干式蚀刻工序中使用的等离子处理带来的损伤、及由将抗蚀剂剥离时的灰化处理带来的损伤。因此，在与栅极电极22e及26e重叠的部分不易发生漏电流。因而，在使界面耗尽层的面积变小的方面，是因为关于第1扩散区域67n及其他的n型杂质区域68bn及68dn也可以仅考虑不与栅极电极重叠的部分的面积的影响。
此外，通过使第1扩散区域67n的面积变小，形成在第1扩散区域67n中的接触孔h1与栅极电极26e之间的距离，例如比形成在第2扩散区域68an中的接触孔h2与栅极电极26e之间的距离小。如上述那样，第1扩散区域67n由于杂质浓度较低，所以电阻值变得比第2扩散区域68an高。因而，通过使接触孔h1与栅极电极26e的距离变小，第1扩散区域67n中的电流路径变短，所以第1扩散区域67n中的电阻值变小。另外，关于其他的n型杂质区域68bn及68cn也同样，形成在第1扩散区域67n中的接触孔h1与栅极电极26e的距离也可以比形成在这些n型杂质区域68bn及68cn中的接触孔h3及h9与栅极电极22e的距离小。
以上，基于实施方式及变形例对有关本公开的摄像装置进行了说明，但本公开并不限定于这些实施方式及变形例。只要不脱离本公开的主旨，对实施方式及变形例实施了本领域技术人员想到的各种变形后的形态、或将实施方式及变形例中的一部分的构成要素组合而构建的别的形态也包含在本公开的范围中。
此外，根据本公开的实施方式及变形例，由于能够减小由漏电流带来的影响，所以提供了一种能够以高画质进行摄像的摄像装置。另外，上述的放大晶体管22、地址晶体管24、复位晶体管26及防烧伤用晶体管28的各自既可以是N沟道MOS，也可以是P沟道MOS。在各晶体管是P沟道MOS的情况下，第1导电型的杂质是p型杂质，第2导电型的杂质是n型杂质。也不需要使这些晶体管的全部统一为N沟道MOS或P沟道MOS的某种。在将像素中的晶体管各自作为N沟道MOS、作为信号电荷而使用电子的情况下，只要将这些晶体管的各自的源极及漏极的配置相互替换就可以。
产业上的可利用性
根据本公开，提供了一种能够抑制由暗电流带来的影响而以高画质进行摄像的摄像装置。本公开的摄像装置例如对于图像传感器、数字照相机等是有用的。本公开的摄像装置能够用在医疗用照相机、机器人用照相机、安全照相机、搭载在车辆中而使用的照相机等中。
标号说明
10A、10B、10C、10D 像素
12 光电变换部
13 光电二极管
14 信号检测电路
16 反馈电路
22 放大晶体管
22e、24e、26e、27e、28e 栅极电极
24 地址晶体管
26 复位晶体管
27 转送晶体管
28 防烧伤用晶体管
32 电源布线
35 垂直信号线
36 复位信号线
40 ***电路
42 负荷电路
44 列信号处理电路
48 水平信号读出电路
50 反转放大器
53 反馈线
60 半导体基板
61 支承基板
61p、63p、65p p型半导体层
62n n型半导体层
64p 型区域
66p p型杂质区域
67a 第1区域
67b 第2区域
67n 第1扩散区域
68an 第2扩散区域
68bn、68cn、68dn、68en、68fn n型杂质区域
69 元件分离区域
70、71、72、90a、90b、90c、90d 绝缘层
80 布线构造
80a、80b、80c、80d 布线层
90 层间绝缘层
100A、100B、100C、100D 摄像装置
R1 摄像区域
R2 周边区域
cp1、cp2、cp3、cp4、cp5、cp6、cp7、cp8 接触插塞
h1，h2，h3，h4，h5，h6，h7，h8，h9 接触孔
pa1、pa2、pb、pc、pd 插塞
Claims (9)
1.一种摄像装置，其特征在于，
具备：
半导体基板，包括含有第1导电型的杂质的第1扩散区域和含有第1导电型的杂质的第2扩散区域；和
多个像素；
上述多个像素分别包括：
光电变换部，将光变换为电荷；和
第1晶体管，包括源极、漏极及栅极电极，并且包括蓄积上述电荷的至少一部分的上述第1扩散区域作为上述源极及上述漏极的一方，包括上述第2扩散区域作为上述源极及上述漏极的另一方；
上述第1扩散区域中的第1导电型的杂质的浓度比上述第2扩散区域中的第1导电型的杂质的浓度低；
当从与上述半导体基板垂直的方向观察时，上述第1扩散区域的面积比上述第2扩散区域的面积小。
2.如权利要求1所述的摄像装置，其特征在于，
上述半导体基板还包括含有第1导电型的杂质的第3扩散区域；
上述多个像素分别包含包括上述第3扩散区域作为源极及漏极的一方的第2晶体管；
上述第1扩散区域中的第1导电型的杂质的浓度比上述第3扩散区域中的第1导电型的杂质的浓度低。
3.如权利要求1所述的摄像装置，其特征在于，
上述多个像素分别包含包括上述第1扩散区域作为源极及漏极的一方的第3晶体管。
4.如权利要求1所述的摄像装置，其特征在于，
上述第1扩散区域的上述面积，是当从与上述半导体基板垂直的方向观察时上述第1扩散区域中的不与上述栅极电极重叠的部分的面积；
上述第2扩散区域的上述面积，是当从与上述半导体基板垂直的方向观察时上述第2扩散区域中的不与上述栅极电极重叠的部分的面积。
5.如权利要求1所述的摄像装置，其特征在于，
上述多个像素分别包括：
第1插塞，连接在上述第1扩散区域的第1部分；和
第2插塞，连接在上述第2扩散区域的第2部分；
当从与上述半导体基板垂直的方向观察时，上述第1部分与上述栅极电极的距离比上述第2部分与上述栅极电极的距离小。
6.如权利要求1所述的摄像装置，其特征在于，
上述半导体基板包括含有与第1导电型不同的第2导电型的杂质的第4扩散区域；
上述多个像素分别在上述第1晶体管以外还包括其他晶体管，并且包括上述第4扩散区域作为将上述第1晶体管与上述其他晶体管分离的分离区域；
上述第4扩散区域在上述半导体基板的表面中不与上述第1扩散区域接触。
7.如权利要求1所述的摄像装置，其特征在于，
上述半导体基板含有与第1导电型不同的第2导电型的杂质；
上述第1扩散区域中含有的第1导电型的杂质的浓度是1×1016atoms/cm3以上、且5×1016atoms/cm3以下；
上述半导体基板中的与上述第1扩散区域邻接的部分中含有的第2导电型的杂质的浓度是1×1016atoms/cm3以上、且5×1016atoms/cm3以下。
8.如权利要求1所述的摄像装置，其特征在于，
当从与上述半导体基板垂直的方向观察时，上述第1扩散区域是圆形。
9.一种摄像装置，其特征在于，
具备：
半导体基板，包括含有第1导电型的杂质的第1扩散区域和含有第1导电型的杂质的第2扩散区域；和
多个像素；
上述多个像素分别包括：
光电变换部，将光变换为电荷；
第1晶体管，包括源极、漏极及栅极电极，并且包括蓄积上述电荷的至少一部分的上述第1扩散区域作为上述源极及上述漏极的一方，包括上述第2扩散区域作为上述源极及上述漏极的另一方；
第1插塞，连接在上述第1扩散区域的第1部分；和
第2插塞，连接在上述第2扩散区域的第2部分；
上述第1扩散区域中的第1导电型的杂质的浓度比上述第2扩散区域中的第1导电型的杂质的浓度低；
当从与上述半导体基板垂直的方向观察时，上述第1部分与上述栅极电极的距离比上述第2部分与上述栅极电极的距离小。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017142851 | 2017-07-24 | ||
| JP2017-142851 | 2017-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109300924A true CN109300924A (zh) | 2019-02-01 |
| CN109300924B CN109300924B (zh) | 2023-11-03 |
Family
ID=65167639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810584008.5A Active CN109300924B (zh) | 2017-07-24 | 2018-06-08 | 摄像装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2019024075A (zh) |
| CN (1) | CN109300924B (zh) |
| TW (1) | TWI750351B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111048536A (zh) * | 2018-10-15 | 2020-04-21 | 松下知识产权经营株式会社 | 摄像装置 |
| WO2020170658A1 (ja) * | 2019-02-22 | 2020-08-27 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP7461725B2 (ja) | 2019-09-12 | 2024-04-04 | 株式会社ジャパンディスプレイ | 検出装置 |
| JP2021111692A (ja) | 2020-01-10 | 2021-08-02 | パナソニックＩｐマネジメント株式会社 | 撮像装置および撮像装置の製造方法 |
| WO2022215442A1 (ja) * | 2021-04-05 | 2022-10-13 | パナソニックＩｐマネジメント株式会社 | 撮像装置及びその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110192961A1 (en) * | 2010-02-10 | 2011-08-11 | Seiko Epson Corporation | Solid state imaging device and its driving method |
| CN102196198A (zh) * | 2010-01-29 | 2011-09-21 | 索尼公司 | 固体摄像器件、其制造方法和驱动方法、以及电子装置 |
| CN102208427A (zh) * | 2010-03-31 | 2011-10-05 | 索尼公司 | 固体摄像器件、用于制造固体摄像器件的方法和电子设备 |
| WO2014002361A1 (ja) * | 2012-06-26 | 2014-01-03 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
| US20160079297A1 (en) * | 2014-09-12 | 2016-03-17 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5251736B2 (ja) * | 2009-06-05 | 2013-07-31 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| JP2011159758A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、並びに電子機器 |
| US9012905B2 (en) * | 2011-04-08 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same |
| JPWO2012160802A1 (ja) * | 2011-05-24 | 2014-07-31 | パナソニック株式会社 | 固体撮像装置 |
| WO2012176390A1 (ja) * | 2011-06-23 | 2012-12-27 | パナソニック株式会社 | 固体撮像装置 |
| JP2016018980A (ja) * | 2014-07-11 | 2016-02-01 | ソニー株式会社 | 固体撮像装置、製造方法、および電子機器 |
| JP6406585B2 (ja) * | 2014-09-12 | 2018-10-17 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| TWI685113B (zh) * | 2015-02-11 | 2020-02-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
-
2018
- 2018-03-01 JP JP2018036117A patent/JP2019024075A/ja active Pending
- 2018-03-16 TW TW107109076A patent/TWI750351B/zh active
- 2018-06-08 CN CN201810584008.5A patent/CN109300924B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102196198A (zh) * | 2010-01-29 | 2011-09-21 | 索尼公司 | 固体摄像器件、其制造方法和驱动方法、以及电子装置 |
| US20110192961A1 (en) * | 2010-02-10 | 2011-08-11 | Seiko Epson Corporation | Solid state imaging device and its driving method |
| CN102208427A (zh) * | 2010-03-31 | 2011-10-05 | 索尼公司 | 固体摄像器件、用于制造固体摄像器件的方法和电子设备 |
| WO2014002361A1 (ja) * | 2012-06-26 | 2014-01-03 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
| US20160079297A1 (en) * | 2014-09-12 | 2016-03-17 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109300924B (zh) | 2023-11-03 |
| JP2019024075A (ja) | 2019-02-14 |
| TW201909383A (zh) | 2019-03-01 |
| TWI750351B (zh) | 2021-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300924A (zh) | 摄像装置 | |
| CN107124565B (zh) | 摄像装置 | |
| CN103227182B (zh) | 固态成像装置及其制造方法 | |
| EP3435416B1 (en) | Imaging device | |
| JP6960600B2 (ja) | 撮像装置およびその製造方法 | |
| TWI473259B (zh) | 固態成像元件及其製造方法與電子裝置 | |
| US11094734B2 (en) | Imaging device | |
| US20230317746A1 (en) | Imaging device | |
| US10340298B2 (en) | Semiconductor device having negative fixed charge, positive fixed charge and electronic apparatus capable of reducing a leaking current of a PN junction region | |
| WO2020137188A1 (ja) | 撮像装置 | |
| US10600840B1 (en) | Imaging device having a diffusion region electrically connected to a photoelectric converter and overlapping a region penetrating another region of opposite conductivity | |
| JP6689936B2 (ja) | 撮像装置の製造方法 | |
| CN113016071A (zh) | 摄像装置 | |
| TWI837648B (zh) | 拍攝裝置 | |
| TWI762629B (zh) | 拍攝裝置 | |
| WO2023087289A1 (en) | Solid-state imaging device and electronic apparatus | |
| JP2020113793A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |