CN109256366A - 封装方法及封装结构 - Google Patents

封装方法及封装结构 Download PDF

Info

Publication number
CN109256366A
CN109256366A CN201710571437.4A CN201710571437A CN109256366A CN 109256366 A CN109256366 A CN 109256366A CN 201710571437 A CN201710571437 A CN 201710571437A CN 109256366 A CN109256366 A CN 109256366A
Authority
CN
China
Prior art keywords
chip
substrate
support construction
adhesive layer
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710571437.4A
Other languages
English (en)
Inventor
陈彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710571437.4A priority Critical patent/CN109256366A/zh
Publication of CN109256366A publication Critical patent/CN109256366A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/32157—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

本发明揭示了一种封装方法及封装结构。所述封装方法包括：提供衬底，所述衬底上具有焊垫；在所述衬底上形成间隔的多个支撑结构；在所述衬底上形成第一芯片，所述焊垫位于所述衬底未被所述第一芯片覆盖的表面；以及在所述支撑结构上和所述第一芯片上形成第二芯片。由此，通过获得间隔的多个支撑结构，可以占据较大面积，对第二芯片进行有力支撑，防止翘曲的情况发生，提高3D封装的可靠性。

Description

封装方法及封装结构
技术领域
本发明涉及半导体技术领域，特别涉及一种封装方法及封装结构。
背景技术
随着集成电路封装的密度不断增大、芯片尺寸不断减小、I/O端子数不断增加，而在有限尺寸的芯片上要求实现的功能却越来越多，例如对于二维封装，将越多的器件放入一个芯片中时，所需要的设计也就越复杂。可考虑在芯片Z方向上进行3D封装。
采用3D封装技术可以增大封装密度、提高产品性能、降低功耗、减小噪声，实现电子设备的多功能化和小型化。但与此同时，如何确保3D封装的可靠性，依然是需要注意和解决的。
发明内容
本发明的目的在于提供一种封装方法及封装结构，以更好的解决3D封装中芯片翘曲问题，提高3D封装的可靠性。
为解决上述技术问题，本发明提供一种封装方法，包括：
提供衬底，所述衬底上具有焊垫；
在所述衬底上形成间隔的多个支撑结构；
在所述衬底上形成第一芯片，所述焊垫位于所述衬底未被所述第一芯片覆盖的表面；以及
在所述支撑结构上和所述第一芯片上形成第二芯片。
可选的，对于所述的封装方法，所述支撑结构包括多个支撑柱，所述支撑柱间隙排布。
可选的，对于所述的封装方法，所述支撑结构在所述衬底上的投影呈“T”型。
可选的，对于所述的封装方法，在所述衬底上形成间隔的多个支撑结构的步骤包括：
在所述衬底上形成阻焊剂材料层；以及
对所述阻焊剂材料层进行图案化，获得间隔的多个支撑结构。
可选的，对于所述的封装方法，通过曝光对所述阻焊剂材料层进行图案化。
可选的，对于所述的封装方法，在所述衬底上形成第一芯片的步骤包括：
在所述衬底上形成粘结层；
将第一芯片放置在所述粘结层上；
在所述第一芯片背离所述衬底的一面上继续形成粘结层。
可选的，对于所述的封装方法，在所述衬底上形成第一芯片的步骤包括：
提供第一芯片；
在所述第一芯片待粘结的上下两个相对面上分别形成粘结层；
将所述第一芯片放置在所述衬底上，通过下面的粘结层与衬底粘结。
可选的，对于所述的封装方法，远离所述衬底的所述粘结层的上表面与所述支撑结构的上表面齐平。
可选的，对于所述的封装方法，所述第二芯片通过位于所述第一芯片背离所述衬底的一面上的粘结层与所述第一芯片相粘结。
可选的，对于所述的封装方法，所述第二芯片的至少一部分边缘位于所述支撑结构上。
可选的，对于所述的封装方法，所述多个支撑结构在所述衬底上的投影与所述焊垫部分重合或错开设置。
可选的，对于所述的封装方法，所述第一芯片的至少一侧设置有沿自所述第一芯片的中心至侧面的方向间隔排布的若干所述支撑结构，且距离所述侧面最近的所述支撑结构与所述侧面间隔设置。
本发明还提供一种封装结构，包括：
衬底，所述衬底上具有焊垫；
固定在所述衬底上的第一芯片，所述焊垫位于所述衬底未被所述第一芯片覆盖的表面；
位于所述衬底上的间隔的多个支撑结构；
位于所述支撑结构上和所述第一芯片上的第二芯片。
可选的，对于所述的封装结构，所述支撑结构包括多个支撑柱，所述支撑柱间隙排布。
可选的，对于所述的封装结构，所述支撑结构在所述衬底上的投影呈“T”型。
可选的，对于所述的封装结构，所述多个支撑结构的材料为阻焊剂。
可选的，对于所述的封装结构，所述衬底与第一芯片通过粘结层粘结在一起，所述第一芯片与第二芯片通过粘结层粘结在一起。
可选的，对于所述的封装结构，远离所述衬底的所述粘结层的上表面与所述支撑结构的上表面齐平。
可选的，对于所述的封装结构，所述第二芯片的至少一部分边缘位于所述支撑结构上。
可选的，对于所述的封装结构，所述多个支撑结构在所述衬底上的投影与所述焊垫部分重合或错开设置。
可选的，对于所述的封装结构，所述第一芯片的至少一侧设置有沿自所述第一芯片的中心至侧面的方向间隔排布的若干所述支撑结构，且距离所述侧面最近的所述支撑结构与所述侧面间隔设置。
本发明提供的封装方法及封装结构中，所述封装方法包括：提供衬底，所述衬底上具有焊垫；在所述衬底上形成间隔的多个支撑结构；在所述衬底上形成第一芯片，所述焊垫位于所述衬底未被所述第一芯片覆盖的表面；以及在所述支撑结构上和所述第一芯片上形成第二芯片。由此，通过获得间隔的多个支撑结构，可以占据较大面积，对第二芯片进行有力支撑，防止翘曲的情况发生，提高3D封装的可靠性。
进一步的，本发明可以使得所述多个支撑结构在所述衬底上的投影与所述焊垫部分重合或错开设置，能够将焊垫暴露出来，避免对焊垫的遮挡，从而能够更好的确保3D封装的可靠性。
附图说明
图1a为一种封装结构的侧视示意图；
图1b为图1a所示封装结构的俯视示意图；
图2a为另一种封装结构的侧视示意图；
图2b为图2a所示封装结构的俯视示意图；
图3a为又一种封装结构的侧视示意图；
图3b为图3a所示封装结构的俯视示意图；
图4为本发明一个实施例中封装方法的流程示意图；
图5为本发明一个实施例中提供衬底的示意图；
图6为本发明一个实施例中形成阻焊剂材料层的示意图；
图7为本发明一个实施例中形成支撑结构的示意图；
图8a为本发明一个实施例中支撑结构的一种俯视示意图；
图8b为本发明一个实施例中支撑结构的另一种俯视示意图；
图9为本发明一个实施例中形成第一芯片的示意图；
图10为本发明一个实施例中形成第一芯片的示意图；
图11为本发明一个实施例中形成第二芯片的示意图。
具体实施方式
下面将结合示意图对本发明的封装方法及封装结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1a和图1b所示，在3D封装中，可以是两个芯片2、3十字交叉堆叠，这种封装需要较少的粘结层，因此在Z方向(即垂直衬底1上表面的方向)上厚度较薄。
但是，随着芯片变小和变薄，在第一芯片2上的第二芯片3的边缘31处，会向下弯曲，即产生翘曲。
为了解决这一状况，发明人研究了一种封装结构，如图2a和图2b所示，在第一芯片2的(宽度方向)两侧设置假芯片(dummy die)4，利用假芯片4将第二芯片3在边缘处支撑起来，就避免了第二芯片3的翘曲。
然而请继续参考图2a，在衬底1上具有焊垫11，分布在第二芯片2的两侧，设置的假芯片4会覆盖住焊垫11，从而对封装结构的性能产生影响。
于是，发明人进行了改善，如图3a和图3b所示，将假芯片4的宽度变薄，即仅在第二芯片3最边缘处形成一较薄的支撑。这样虽然可以暴露出焊垫11，但是由于假芯片4的宽度变薄，使得其结构稳定性变差，不易实现对第二芯片3的较佳支撑。
经过上述实验分析，发明人又提出一种方法，该方法形成的封装结构，既可以较好的实现对第二芯片的支撑，又可以暴露出焊垫，防止影响封装结构的性能。
如图4所示，该方法包括：
步骤S11，提供衬底，所述衬底上具有焊垫；
步骤S12，在所述衬底上形成间隔的多个支撑结构；
步骤S13，在所述衬底上形成第一芯片，所述焊垫位于所述衬底未被所述第一芯片覆盖的表面；以及
步骤S14，在所述支撑结构上和所述第一芯片上形成第二芯片。
下面结合图5-图10对本发明的封装方法及封装结构进行详细说明。
首先请参考图5，图5为本发明一个实施例中提供衬底的示意图。
对于步骤S11，提供衬底20，所述衬底20上具有焊垫21。所述衬底20的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，衬底20选用单晶硅材料构成。在所述衬底20中还可以形成有埋层(图中未示出)等。此外，所述衬底20中例如还可以形成有有源器件或者无源器件，并且在有源器件或者无源器件上，还形成有金属互连线层，例如所述焊垫21可以是所述金属互连线层的顶部结构。例如，所述焊垫21的数量为多个。
对于步骤S12，在所述衬底20上形成间隔的多个支撑结构23。本步骤S12可以是：
首先，请参考图6，图6为本发明一个实施例中形成阻焊剂材料层的示意图。
在所述衬底20上形成阻焊剂材料层22。具体的，所述阻焊剂材料层22采用整面涂覆在所述衬底20上，覆盖所述焊垫21。
在本发明实施例中，选择阻焊剂材料层，可以在对阻焊剂材料层进行处理后，形成具有特定形状的结构，可以通过对处理过程的控制，限制获得的形状，从而例如针对图2a所示的情况，可以实现暴露出焊垫，就避免了对焊垫21的遮挡。
具体的，所述阻焊剂材料层22可以是包括松香、联氨、聚丁烯、丙三醇、乙二醇、石蜡、丙烯酸低聚物和丙烯酸单体等中的一种或几种，可以依据实际需求进行选择。例如，所示阻焊剂材料层22可以是紫外光(UV)固化型阻焊剂、热固化型阻焊剂、液态感光型阻焊剂或干膜型阻焊剂。在本发明一个实施例中，选择紫外光(UV)固化型阻焊剂作为本发明中的阻焊剂材料层22。
所述阻焊剂材料层22的厚度与之后形成的第一芯片及粘结层有关，可以理解的是，阻焊剂材料层22的最终目的是为了对第二芯片进行支撑，因此可以结合第一芯片及粘结层的具体厚度以及阻焊剂材料层22在处理后厚度是否会发生变动而进行设定。
接着，请参考图7，图7为本发明一个实施例中形成支撑结构的示意图。
对所述阻焊剂材料层22进行图案化，获得间隔的多个支撑结构23，每个所述支撑结构23可以暴露出所述焊垫21。在一个实施例中，所述多个支撑结构23在所述衬底20上的投影与所述焊垫21部分重合或错开设置。例如，所述支撑结构23与所述焊垫21的至少一部分相对应，以便所述焊垫21被至少暴露出来一部分。又如，所述支撑结构23并不与所述焊垫21具有对应部分，即所述焊垫21被完全暴露出来。
具体的，如上所述以阻焊剂材料层22为紫外光(UV)固化型阻焊剂为例，在一个实施例中，利用紫外光对所述阻焊剂材料层22进行照射以曝光，实现了图案化，获得相间隔的多个支撑结构23。如图7中所示，两个支撑结构23之间具有间隔24，这一间隔24可以作为设置第一芯片的区域。每个所述支撑结构23则是具有特定形状232以暴露出所述焊垫21。
所述支撑结构23可以有多种实现方式，例如一个支撑结构23包括多个支撑柱，所述支撑结构23在衬底上具有“T”型等各种形状的投影等，可以依据实际焊垫21的分布及工艺需求，灵活变动。
请参考图8a，图8a为本发明一个实施例中支撑结构的一种俯视示意图。
在图8a所示结构中，相邻支撑结构23之间为间隔23，每个所述支撑结构23为多个支撑柱231，所述支撑柱231间隙排布，所述特定形状232为相邻支撑柱231之间具有间隙的形状，这种特定形状232能够全部或者部分暴露出焊垫，从而避免了对焊垫的遮挡。
在本发明实施例中，对所述支撑结构23所占据的面积并不进行特别的限定，可以依据第二芯片和第一芯片的尺寸进行调整。可以理解的是，所述支撑结构23具有一最小尺寸，例如可以是依据阻焊剂材料层22的最小解像度来调节，举例而言，可以是10-50μm。
请继续参考图8b，图8b为本发明一个实施例中支撑结构的另一种俯视示意图。
在图8b所述结构中，相邻支撑结构23之间为间隔23，每个所述支撑结构23在所述衬底20上的投影为“T”型，所述特定形状即为“T”型，即包括一横部和一竖部，在横部和竖部相交后分割呈的2个区域中，可以分别暴露出所述焊垫21。
可见图8a和图8b示意了不同形式的支撑结构23的结构，显然，支撑结构23还可以是其他结构，例如是呈蜂窝状、同心环状等。
所述支撑结构23的厚度等于之后形成的第一芯片和粘结层的厚度之和，将在下文中具体结合附图描述。
然后，请参考图9，图9为本发明一个实施例中形成第一芯片的示意图。
对于步骤S13，在所述衬底20上形成第一芯片30，所述焊垫21位于所述衬底20未被所述第一芯片30覆盖的表面。
具体的，本步骤可以是采用如下过程完成：
在相邻的两个支撑结构23之间的衬底20上形成粘结层(Die Attach Film，DAF)31；所述粘结层31的选择可以采用现有技术中的任意材质。
将第一芯片30放置在所述粘结层31上；可以理解的是，所述第一芯片30与衬底20之间完全充满所述粘结层31，且以不留气泡为佳，防止影响粘结层31的粘结性。
在所述第一芯片30背离所述衬底20的一面上继续形成粘结层31。
在第一芯片30背离衬底20的一面上的粘结层31形成后，这一粘结层31的上表面以与支撑结构23的上表面齐平为佳，从而可以更好的实现对第二芯片的支撑。
在一个实施例中，所述第一芯片30两个面上的粘结层31厚度一致，记为h1，记第一芯片30的厚度为h2，则可知支撑结构23的厚度H＝2*h1+h2。在一个实施例中，所述粘结层31的厚度为20-40μm。
所述第一芯片30还可以是采用如下过程完成：
提供第一芯片30。
在所述第一芯片30待粘结的上下两个相对面上分别形成粘结层31；此时，可以是使得所述第一芯片30的厚度与所述上下两个相对面上的粘结层31的厚度之和与所述支撑结构23的厚度相同，从而在第一芯片30放置后，上面的粘结层31的上表面以与支撑结构23的上表面齐平为佳，从而可以更好的实现对第二芯片的支撑。
将所述第一芯片30放置在相邻的两个支撑结构23之间的衬底20上，通过下面的粘结层31与衬底20粘结。
在一个实施例中，所述第一芯片30两个面上的粘结层31厚度一致，记为h1，记第一芯片30的厚度为h2，则可知支撑结构23的厚度H＝2*h1+h2。在一个实施例中，所述粘结层31的厚度为20-40μm。
在本步骤中，例如图10所示，图10为本发明一个实施例中形成第一芯片的示意图。在一个实施例中，所述第一芯片30的至少一侧设置有沿自所述第一芯片30的中心至侧面302的方向301间隔排布的若干所述支撑结构23，且距离所述侧面302最近的所述支撑结构23与所述侧面302间隔设置。可以理解的是，距离所述侧面302最近的所述支撑结构23与所述侧面302间隔设置可以有助于第一芯片30的固定，并防止被所述支撑结构23挤压而受到损伤。
之后，请参考图11，图11为本发明一个实施例中形成第二芯片的示意图。
对于步骤S14，在所述支撑结构23上和所述第一芯片30上形成第二芯片40。
由图11可见，所述第二芯片40通过位于所述第一芯片30背离所述衬底20的一面上的粘结层31与所述第一芯片30相粘结。同时，在第一芯片30两侧，存在支撑结构23，支撑结构23对第二芯片40进行支撑，防止第二芯片40边缘向下弯曲，避免第二芯片40翘曲现象发生。在一个实施例中，所述第二芯片40的至少一部分边缘位于所述支撑结构23上，由此可以更好的确保支撑效果。
经由上述步骤，本发明可以获得一种封装结构，请结合图5-图11，可见本发明的封装结构，包括：
衬底20，所述衬底20上具有焊垫21；
固定在所述衬底20上的第一芯片30，所述焊垫21位于所述衬底20未被所述第一芯片30覆盖的表面；
位于所述衬底20上的间隔的多个支撑结构23；以及
位于所述支撑结构23上和所述第一芯片30上的第二芯片40。
在一个实施例中，每个所述支撑结构23具有特定形状232以暴露出所述焊垫21。
在一个实施例中，所述支撑结构23包括多个支撑柱231，所述支撑柱231间隙排布，所述特定形状232为相邻支撑柱231之间的间隙。
在一个实施例中，所述支撑结构23在所述衬底20上的投影呈“T”型。即包括一横部和一竖部，所述特定形状232为横部和竖部相交后划分的区域。
在本发明中，所述多个支撑结构23的材料为阻焊剂。例如可以是紫外光(UV)固化型阻焊剂、热固化型阻焊剂、液态感光型阻焊剂或干膜型阻焊剂。
在本发明中，所述衬底20与所述第一芯片30通过粘结层31粘结在一起，所述第一芯片30与第二芯片40通过粘结层31粘结在一起。
在一个实施例中，所述第一芯片30的至少一侧设置有沿自所述第一芯片30的中心至侧面302的方向301间隔排布的若干所述支撑结构23，且距离所述侧面302最近的所述支撑结构23与所述侧面302间隔设置。可以理解的是，距离所述侧面302最近的所述支撑结构23与所述侧面302间隔设置可以有助于第一芯片30的固定，并防止被所述支撑结构23挤压而受到损伤。
并且，以第一芯片与第二芯片40之间的粘结层31的上表面以与支撑结构23的上表面齐平为佳，从而可以更好的实现对第二芯片40的支撑。
在一个实施例中，所述第一芯片30两个面上的粘结层31厚度一致，记为h1，记第一芯片30的厚度为h2，则可知支撑结构23的厚度H＝2*h1+h2。在一个实施例中，所述粘结层31的厚度为20-40μm。
综上所述，本发明提供的封装方法及封装结构中，所述封装方法包括：提供衬底，所述衬底上具有焊垫；在所述衬底上形成间隔的多个支撑结构；在所述衬底上形成第一芯片，所述焊垫位于所述衬底未被所述第一芯片覆盖的表面；以及在所述支撑结构上和所述第一芯片上形成第二芯片。由此，通过获得间隔的多个支撑结构，可以占据较大面积，对第二芯片进行有力支撑，防止翘曲的情况发生，提高3D封装的可靠性。
进一步的，本发明可以使得所述多个支撑结构在所述衬底上的投影与所述焊垫部分重合或错开设置，能够将焊垫暴露出来，避免对焊垫的遮挡，从而能够更好的确保3D封装的可靠性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (21)

1.一种封装方法，其特征在于，包括：
提供衬底，所述衬底上具有焊垫；
在所述衬底上形成间隔的多个支撑结构；
在所述衬底上形成第一芯片，所述焊垫位于所述衬底未被所述第一芯片覆盖的表面；以及
在所述支撑结构上和所述第一芯片上形成第二芯片。
2.如权利要求1所述的封装方法，其特征在于，所述支撑结构包括多个支撑柱，所述支撑柱间隙排布。
3.如权利要求1所述的封装方法，其特征在于，所述支撑结构在所述衬底上的投影呈“T”型。
4.如权利要求1所述的封装方法，其特征在于，在所述衬底上形成间隔的多个支撑结构的步骤包括：
在所述衬底上形成阻焊剂材料层；以及
对所述阻焊剂材料层进行图案化，获得间隔的多个支撑结构。
5.如权利要求4所述的封装方法，其特征在于，通过曝光对所述阻焊剂材料层进行图案化。
6.如权利要求1所述的封装方法，其特征在于，在所述衬底上形成第一芯片的步骤包括：
在所述衬底上形成粘结层；
将第一芯片放置在所述粘结层上；
在所述第一芯片背离所述衬底的一面上继续形成粘结层。
7.如权利要求1所述的封装方法，其特征在于，在所述衬底上形成第一芯片的步骤包括：
提供第一芯片；
在所述第一芯片待粘结的上下两个相对面上分别形成粘结层；
将所述第一芯片放置在所述衬底上，通过下面的粘结层与衬底粘结。
8.如权利要求6或7所述的封装方法，其特征在于，远离所述衬底的所述粘结层的上表面与所述支撑结构的上表面齐平。
9.如权利要求6或7所述的封装方法，其特征在于，所述第二芯片通过位于所述第一芯片背离所述衬底的一面上的粘结层与所述第一芯片相粘结。
10.如权利要求1所述的封装方法，其特征在于，所述第二芯片的至少一部分边缘位于所述支撑结构上。
11.如权利要求1所述的封装方法，其特征在于，所述多个支撑结构在所述衬底上的投影与所述焊垫部分重合或错开设置。
12.如权利要求1至11任一项所述的封装方法，其特征在于，所述第一芯片的至少一侧设置有沿自所述第一芯片的中心至侧面的方向间隔排布的若干所述支撑结构，且距离所述侧面最近的所述支撑结构与所述侧面间隔设置。
13.一种封装结构，其特征在于，包括：
衬底，所述衬底上具有焊垫；
固定在所述衬底上的第一芯片，所述焊垫位于所述衬底未被所述第一芯片覆盖的表面；
位于所述衬底上的间隔的多个支撑结构；
位于所述支撑结构上和所述第一芯片上的第二芯片。
14.如权利要求13所述的封装结构，其特征在于，所述支撑结构包括多个支撑柱，所述支撑柱间隙排布。
15.如权利要求13所述的封装结构，其特征在于，所述支撑结构在所述衬底上的投影呈“T”型。
16.如权利要求13所述的封装结构，其特征在于，所述多个支撑结构的材料为阻焊剂。
17.如权利要求13所述的封装结构，其特征在于，所述衬底与第一芯片通过粘结层粘结在一起，所述第一芯片与第二芯片通过粘结层粘结在一起。
18.如权利要求17所述的封装结构，其特征在于，远离所述衬底的所述粘结层的上表面与所述支撑结构的上表面齐平。
19.如权利要求13所述的封装结构，其特征在于，所述第二芯片的至少一部分边缘位于所述支撑结构上。
20.如权利要求13所述的封装结构，其特征在于，所述多个支撑结构在所述衬底上的投影与所述焊垫部分重合或错开设置。
21.如权利要求13至20任一项所述的封装结构，其特征在于，所述第一芯片的至少一侧设置有沿自所述第一芯片的中心至侧面的方向间隔排布的若干所述支撑结构，且距离所述侧面最近的所述支撑结构与所述侧面间隔设置。
CN201710571437.4A 2017-07-13 2017-07-13 封装方法及封装结构 Pending CN109256366A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710571437.4A CN109256366A (zh) 2017-07-13 2017-07-13 封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710571437.4A CN109256366A (zh) 2017-07-13 2017-07-13 封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN109256366A true CN109256366A (zh) 2019-01-22

Family

ID=65051091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710571437.4A Pending CN109256366A (zh) 2017-07-13 2017-07-13 封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN109256366A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287227A1 (en) * 2006-06-08 2007-12-13 Wyatt Allen Huddleston Stacked Chips with Underpinning
US9177886B2 (en) * 2012-04-17 2015-11-03 Samsung Electronics Co., Ltd. Semiconductor package including chip support and method of fabricating the same
CN106913356A (zh) * 2015-11-30 2017-07-04 精工爱普生株式会社 压电器件、压电模块以及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070287227A1 (en) * 2006-06-08 2007-12-13 Wyatt Allen Huddleston Stacked Chips with Underpinning
US9177886B2 (en) * 2012-04-17 2015-11-03 Samsung Electronics Co., Ltd. Semiconductor package including chip support and method of fabricating the same
CN106913356A (zh) * 2015-11-30 2017-07-04 精工爱普生株式会社 压电器件、压电模块以及电子设备

Similar Documents

Publication Publication Date Title
CN105304509B (zh) 半导体封装和封装半导体装置的方法
TWI258823B (en) Semiconductor multi-chip package and fabrication method
CN102598257B (zh) 微电子封装及其制造方法
US20090032969A1 (en) Arrangement of Integrated Circuit Dice and Method for Fabricating Same
CN103400807B (zh) 影像传感器的晶圆级封装结构及封装方法
KR20130028607A (ko) 반도체 디바이스와 이의 제조 및 패키징 방법
US20130137217A1 (en) Method of manufacturing semiconductor device
US20190311991A1 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
CN103400808A (zh) 影像传感器的晶圆级封装结构及封装方法
TW200805590A (en) Semiconductor package and fabrication method thereof
US20020079561A1 (en) Lead frame for a semiconductor device, a semiconductor device made from the lead frame, and a method of making a semiconductor device
KR20180112394A (ko) 반도체 패키지 제조 방법 및 반도체 패키지
TW200824090A (en) Integrated circuit package system employing bump technology
TW200531241A (en) Manufacturing process and structure for a flip-chip package
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
US11183480B2 (en) Semiconductor device
US8101470B2 (en) Foil based semiconductor package
US20220077075A1 (en) Panel level metal wall grids array for integrated circuit packaging and associated manufacturing method
KR102503233B1 (ko) 반도체 패키지 및 그 제조 방법
KR20150046117A (ko) 장치 및 그 제조 방법
CN109256366A (zh) 封装方法及封装结构
CN111554617A (zh) 一种芯片封装方法
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
CN109150134A (zh) 一种声表芯片的封装方法和声表器件
JP2010103384A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190122

RJ01 Rejection of invention patent application after publication