CN109216402A - 可变电阻存储器件及形成可变电阻存储器件的方法 - Google Patents

可变电阻存储器件及形成可变电阻存储器件的方法 Download PDF

Info

Publication number
CN109216402A
CN109216402A CN201810637195.9A CN201810637195A CN109216402A CN 109216402 A CN109216402 A CN 109216402A CN 201810637195 A CN201810637195 A CN 201810637195A CN 109216402 A CN109216402 A CN 109216402A
Authority
CN
China
Prior art keywords
insulating
pattern
conductor wire
memory device
variable resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810637195.9A
Other languages
English (en)
Other versions
CN109216402B (zh
Inventor
姜信在
吴圭焕
郑智允
黄俊渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109216402A publication Critical patent/CN109216402A/zh
Application granted granted Critical
Publication of CN109216402B publication Critical patent/CN109216402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了可变电阻存储器件。一种可变电阻存储器件包括导电线、以及在导电线中的一个上包含可变电阻元件的存储单元。可变电阻存储器件包括在导电线之间的第一绝缘区。此外，可变电阻存储器件包括在导电线之间在第一绝缘区上的第二绝缘区。还提供了形成可变电阻存储器件的方法。

Description

可变电阻存储器件及形成可变电阻存储器件的方法
技术领域
本公开涉及半导体器件，更具体地，涉及可变电阻存储器件。
背景技术
半导体器件可以包括存储器件和逻辑器件。存储器件可以存储数据。通常，半导体存储器件可大体分类为易失性存储器件和非易失性存储器件。易失性存储器件，例如DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)，是当其电力供应被中断时丢失所存储的数据的存储器件。非易失性存储器件，例如PROM(可编程ROM)、EPROM(可擦除PROM)、EEPROM(电EPROM)和闪速存储器，是即使当其电力供应被禁止时也不丢失所存储的数据的存储器件。
已开发了包括例如MRAM(磁性随机存取存储器)和PRAM(相变随机存取存储器)器件的下一代半导体存储器件以在半导体存储器件中提供高性能和低功率。下一代半导体存储器件可以包括这样的材料，该材料具有取决于施加的电流或电压而变化的电阻和/或即使电流或电压供应中断也被保持的电阻。
发明内容
陨发明构思的一些实施方式提供了具有改善的电特性的可变电阻存储器件以及形成(例如制造)其的方法。
根据本发明构思的一些示例实施方式，一种可变电阻存储器件可以包括在第一方向上延伸的多个第一导电线。可变电阻存储器件可以包括在所述多个第一导电线之间沿第一方向延伸的第一绝缘图案。可变电阻存储器件可以包括在第一绝缘图案上并在所述多个第一导电线之间的第二绝缘图案。可变电阻存储器件可以包括在第一绝缘图案与第二绝缘图案之间并包括与第二绝缘图案的材料不同的材料的子绝缘图案。可变电阻存储器件可以包括在交叉第一方向的第二方向上延伸并跨越所述多个第一导电线的多个第二导电线。此外，可变电阻存储器件可以包括在所述多个第一导电线与所述多个第二导电线之间的多个存储单元。
根据本发明构思的一些示例实施方式，一种可变电阻存储器件可以包括在第一方向上延伸的多个第一导电线。可变电阻存储器件可以包括在所述多个第一导电线之间沿第一方向延伸的绝缘结构。可变电阻存储器件可以包括在交叉第一方向的第二方向上延伸并跨越所述多个第一导电线的多个第二导电线。可变电阻存储器件可以包括在所述多个第一导电线与所述多个第二导电线之间的多个存储单元。此外，绝缘结构可以在其中包括彼此竖直地间隔开的第一间隙和第二间隙。
根据本发明构思的一些示例实施方式，一种形成可变电阻存储器件的方法可以包括形成在第一方向上延伸的多个第一导电线、以及在所述多个第一导电线之间沿第一方向延伸的第一绝缘图案。该方法可以包括在所述多个第一导电线和第一绝缘图案上形成模制层。该方法可以包括通过图案化模制层以在模制层中形成沟槽并使由沟槽暴露的第一绝缘图案的上部凹入而形成暴露所述多个第一导电线中的一个的侧表面的凹陷区。该方法可以包括在沟槽的至少一部分和凹陷区中形成绝缘层。此外，该方法可以包括蚀刻绝缘层以形成局限于凹陷区的第二绝缘图案。
根据本发明构思的一些示例实施方式，一种可变电阻存储器件可以包括衬底。可变电阻存储器件可以包括在衬底上的第一导电线和第二导电线。可变电阻存储器件可以包括在第一导电线上包含可变电阻元件的存储单元。可变电阻存储器件可以包括在可变电阻元件与第一导电线之间的电极。可变电阻存储器件可以包括在第一导电线与第二导电线之间在衬底上的第一绝缘区。可变电阻存储器件可以包括在第一导电线与第二导电线之间在第一绝缘区的凹入部分中的第二绝缘区。此外，第二绝缘区的最上表面可以与第一导电线和第二导电线的相应最上表面共平面。
附图说明
图1示出显示了根据本发明构思的示例实施方式的可变电阻存储器件的示意图。
图2示出显示了根据本发明构思的示例实施方式的可变电阻存储器件的简化透视图。
图3示出显示了根据本发明构思的示例实施方式的可变电阻存储器件的俯视图。
图4A示出沿图3的线I-I'和II-II'截取的剖视图。
图4B示出沿图3的线III-III'和IV-IV'截取的剖视图。
图5A示出显示了图4B的区域A的简化透视图。
图5B示出显示了图4B的区域A的放大剖视图。
图6示出显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法的流程图。
图7A、8A、9A、10A、11A、12A、13A、14A和15A示出每张均沿图3的线I-I'和II-II'截取的剖视图，显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法。
图7B、8B、9B、10B、11B、12B、13B、14B和15B示出每张均沿图3的线III-III'和IV-IV'截取的剖视图，显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法。
图16A示出沿图3的线I-I'和II-II'截取的剖视图，显示了根据本发明构思的示例实施方式的可变电阻存储器件。
图16B示出沿图3的线III-III'和IV-IV'截取的剖视图，显示了根据本发明构思的示例实施方式的可变电阻存储器件。
图17示出显示了图16B的区域B的放大剖视图。
图18A、19A和20A示出每张均沿图3的线I-I'和II-II'截取的剖视图，显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法。
图18B、19B和20B示出每张均沿图3的线III-III'和IV-IV'截取的剖视图，显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法。
具体实施方式
在下文中将结合附图描述本发明构思的示例实施方式。
图1示出显示了根据本发明构思的示例实施方式的可变电阻存储器件的示意图。
参照图1，可变电阻存储器件可以包括顺序地堆叠在衬底100上的多个存储单元堆叠MCA。当在此提及时，衬底100的“主表面”是其上有存储单元堆叠MCA的衬底100的最上表面。存储单元堆叠MCA的每个可以包括多个二维布置的存储单元。可变电阻存储器件可以包括位于存储单元堆叠MCA之间并将存储单元配置为执行写入、读取和/或擦除操作的多个导电线。图1显示了五个存储单元堆叠MCA，但本发明构思不限于此。
图2示出显示了根据本发明构思的示例实施方式的可变电阻存储器件的简化透视图。图2显示了包括彼此相邻的两个存储单元堆叠MCA1和MCA2的示例，但本发明构思不限于此。
参照图2，可变电阻存储器件可以包括在第一方向D1上延伸的第一导电线CL1、在交叉第一方向D1的第二方向D2上延伸的第二导电线CL2、以及在第一方向D1上延伸的第三导电线CL3。第一导电线CL1、第二导电线CL2和第三导电线CL3可以沿着垂直于第一方向D1和第二方向D2的第三方向D3被顺序地提供。在一些实施方式中，第一导电线CL1可以是相应字线，并且第三导电线CL3可以是相应字线。此外，第二导电线CL2可以是相应位线。额外地或备选地，在一些实施方式中，一对第一导电线CL1在此可以被称为“第一”导电线和“第二”导电线，并且第二导电线CL2和第三导电线CL3中的导电线在此可以分别被称为“第三”导电线和“第四”导电线。
第一存储单元堆叠MCA1可以被提供在第一导电线CL1与第二导电线CL2之间，第二存储单元堆叠MCA2可以被提供在第二导电线CL2与第三导电线CL3之间。第一存储单元堆叠MCA1可以包括第一存储单元MC1，当在俯视图中察看时，第一存储单元MC1被分别地/对应地提供在第一导电线CL1和第二导电线CL2的交叉点处。第一存储单元MC1可以以行与列的形式二维地布置。第二存储单元堆叠MCA2可以包括第二存储单元MC2，当在俯视图中察看时，第二存储单元MC2被分别地/对应地提供在第二导电线CL2和第三导电线CL3的交叉点处。第二存储单元MC2可以以行与列的形式二维地布置。
第一存储单元MC1和第二存储单元MC2的每个可以包括可变电阻元件VR和选择元件SW。可变电阻元件VR和选择元件SW可以在它们相应的/对应的导电线CL1、CL2和CL3之间串联联接。例如，第一存储单元MC1的每个中包括的可变电阻元件VR和选择元件SW可以在相应的/对应的第一导电线CL1与相应的/对应的第二导电线CL2之间串联联接，该相应的/对应的第一导电线CL1和该相应的/对应的第二导电线CL2连接到相应的/对应的第一存储单元MC1的相反端，第二存储单元MC2的每个中包括的可变电阻元件VR和选择元件SW可以在相应的/对应的第二导电线CL2与相应的/对应的第三导电线CL3之间串联联接，该相应的/对应的第二导电线CL2和该相应的/对应的第三导电线CL3连接到相应的/对应的第二存储单元MC2的相反端。图2显示了选择元件SW放置在可变电阻元件VR上方，但本发明构思不限于此。例如，不同于图2所示的那样，可变电阻元件VR可以放置在选择元件SW上方。
图3示出显示了根据本发明构思的示例实施方式的可变电阻存储器件的俯视图。图4A示出沿图3的线I-I'和II-II'截取的剖视图。图4B示出沿图3的线III-III'和IV-IV'截取的剖视图。图5A示出显示了图4B的区域A的简化透视图。图5B示出显示了图4B的区域A的放大剖视图。为了描述的简明，选择性地挑选第一存储单元堆叠MCA1来详细描述根据本发明构思的示例实施方式的可变电阻存储器件。
参照图3、4A和4B，第一导电线CL1可以被提供在衬底100上。第一导电线CL1可以在第一方向D1上延伸并沿着第二方向D2彼此间隔开。衬底100可以在其上提供有在第一导电线CL1之间的第一绝缘图案110。第一绝缘图案110可以在第一导电线CL1之间沿第一方向D1延伸。第一导电线CL1可以包括金属(例如铜、钨或铝)和/或金属氮化物(例如钽氮化物、钛氮化物或钨氮化物)。第一绝缘图案110可以包括例如硅氮化物。
第一绝缘图案110可以在其上提供有在第一导电线CL1之间的第二绝缘图案140。第二绝缘图案140可以***到第一绝缘图案110中。例如，第一绝缘图案110可以具有拥有凹陷(即凹入)表面110R的顶表面。凹陷表面110R可以是从第一绝缘图案110的顶表面向内弯曲的凹表面。第二绝缘图案140可以被提供在第一绝缘图案110的凹陷表面110R上。在一些实施方式中，第二绝缘图案140可以包括与第一绝缘图案110的材料相同的材料(即共同的材料)。例如，第二绝缘图案140可以包括硅氮化物。或者，第二绝缘图案140可以包括与第一绝缘图案110的材料不同的材料。此外，在一些实施方式中，第一绝缘图案110和第二绝缘图案140在此可以被称为相应的绝缘“区”。
第一子绝缘图案130可以被提供在第一绝缘图案110与第二绝缘图案140之间。第一子绝缘图案130可以共形地覆盖第一绝缘图案110的凹陷表面110R。第二绝缘图案140可以隔着第一子绝缘图案130与第一绝缘图案110间隔开(或者第二绝缘图案140与第一绝缘图案110间隔开且其间夹有第一子绝缘图案130)。第一子绝缘图案130可以在第二绝缘图案140与第一导电线CL1的每个之间延伸。第二绝缘图案140可以通过/隔着第一子绝缘图案130与第一导电线CL1间隔开。当以剖面被观察时，第一子绝缘图案130可以具有“U”形并覆盖第二绝缘图案140的至少一部分。第一子绝缘图案130可以包括与第二绝缘图案140的材料不同的材料。第一子绝缘图案130可以包括对第二绝缘图案140具有蚀刻选择性的材料。例如，第一子绝缘图案130可以包括硅氧化物。
第二子绝缘图案120可以插置在第一子绝缘图案130与第一导电线CL1的每个之间。第二子绝缘图案120可以与第一导电线CL1的每个的侧表面接触。第一子绝缘图案130可以通过/隔着第二子绝缘图案120与第一导电线CL1间隔开。第二子绝缘图案120可以在第一子绝缘图案130与第一绝缘图案110之间延伸。第二子绝缘图案120可以共形地覆盖第一绝缘图案110的凹陷表面110R。第一子绝缘图案130可以通过/隔着第二子绝缘图案120与第一绝缘图案110间隔开。当以剖面被观察时，第二子绝缘图案120可以具有“U”形并覆盖第一子绝缘图案130的至少一部分。第二子绝缘图案120可以包括与第一子绝缘图案130的材料不同的材料。在一些实施方式中，第二子绝缘图案120可以包括与第二绝缘图案140的材料相同的材料。例如，第二子绝缘图案120可以包括硅氮化物。此外，在一些实施方式中，第一子绝缘图案130和第二子绝缘图案120中的任何一个在此可以被称为“绝缘层”。
参照图5A，多个第二绝缘图案140可以被提供在第一绝缘图案110上。多个第二绝缘图案140可以在第一绝缘图案110上沿第一方向D1彼此间隔开。多个第二绝缘图案140的每个可以插置在第一导电线CL1之间并***到第一绝缘图案110中。例如，第一绝缘图案110的顶表面可以包括在第一方向D1上彼此间隔开的多个凹陷表面(即多个凹陷)110R，并且多个第二绝缘图案140可以被分别地/对应地提供在多个凹陷表面110R上。分别地/对应地提供在多个凹陷表面110R上的多个第二绝缘图案140可以包括共平面的相应最上表面。
多个第一子绝缘图案130可以被分别地/对应地提供在第一绝缘图案110与多个第二绝缘图案140之间。多个第一子绝缘图案130的每个可以与第一导电线CL1的每个的侧表面相邻地延伸/延伸到第一导电线CL1的每个的侧表面上。多个第二绝缘图案140的每个可以通过/隔着多个第一子绝缘图案130中的相应一个与第一绝缘图案110和第一导电线CL1间隔开。
多个第二子绝缘图案120可以被分别地/对应地提供在第一绝缘图案110与多个第一子绝缘图案130之间。多个第二子绝缘图案120的每个可以延伸到第一导电线CL1的每个的侧表面上。多个第一子绝缘图案130的每个可以通过/隔着多个第二子绝缘图案120中的相应一个与第一绝缘图案110和第一导电线CL1间隔开。
参照图5B，在一些实施方式中，第一绝缘图案110和第二绝缘图案140中的至少一个可以在其中包括气隙200。当第一绝缘图案110和第二绝缘图案140的每个包括气隙200时，第二绝缘图案140的气隙200可以通过/隔着第一子绝缘图案130与第一绝缘图案110的气隙200间隔开。虽然这里使用了术语“气隙”，但是气隙200可以是任何“空隙”或“间隙”，并且不一定用空气填充。
参照回图3、4A和4B，第一绝缘图案110和第二绝缘图案140以及第一子绝缘图案130和第二子绝缘图案120可以被统称为绝缘结构IS。绝缘结构IS可以插置在第一导电线CL1之间并且可以在第一方向D1上延伸。
第二导电线CL2可以被提供为跨越第一导电线CL1和绝缘结构IS。第二导电线CL2可以在第二方向D2上延伸并在第一方向D1上彼此间隔开。第二导电线CL2可以在第三方向D3上与第一导电线CL1和绝缘结构IS间隔开。第二导电线CL2可以包括金属(例如铜、钨或铝)和/或金属氮化物(例如钽氮化物、钛氮化物或钨氮化物)。
在俯视图中，第一存储单元MC1可以分别地/对应地设置在第一导电线CL1和第二导电线CL2的交叉点处。第一存储单元MC1可以沿着第一方向D1和第二方向D2二维地布置。第一存储单元MC1可以构成第一存储单元堆叠MCA1。虽然为了描述的方便仅示出了一个存储单元堆叠MCA1，但是多个存储单元堆叠可以在衬底100上沿着第三方向D3堆叠。因此，衬底100可以在其上提供有与第一导电线CL1、绝缘结构IS、第二导电线CL2和第一存储单元堆叠MCA1对应的重复堆叠的部件。
第一存储单元MC1的每个可以被提供在第一导电线CL1中相应的/对应的一个与第二导电线CL2中相应的/对应的一个之间。第一存储单元MC1的每个可以包括在相应的/对应的第一导电线CL1与相应的/对应的第二导电线CL2之间串联联接的可变电阻元件VR和选择元件SW。例如，当在俯视图中被观察时，可变电阻元件VR可以形状像局限于相应的/对应的第一导电线CL1和相应的/对应的第二导电线CL2的交叉点内的岛。或者，不同于所示的那样，可变电阻元件VR可以形状像沿第一方向D1或沿第二方向D2伸长的线。在这种情况下，可变电阻元件VR可以在沿着第一方向D1或沿着第二方向D2布置的多个第一存储单元MC1之间被共用。当在俯视图中被观察时，选择元件SW可以形状例如像局限于相应的/对应的第一导电线CL1和相应的/对应的第二导电线CL2的交叉点内的岛。或者，不同于所示的那样，选择元件SW可以形状像沿第一方向D1或沿第二方向D2伸长的线。在这种情况下，选择元件SW可以在沿着第一方向D1或沿着第二方向D2布置的多个第一存储单元MC1之间被共用。可变电阻元件VR可以被提供在衬底100与选择元件SW之间，但本发明构思不限于此。不同于所示的那样，选择元件SW可以被提供在衬底100与可变电阻元件VR之间。
可变电阻元件VR可以包括能够基于电阻变化而存储数据的材料。例如，可变电阻元件VR可以包括配置为基于材料的温度而在晶态与非晶态之间可逆地改变其相的材料。可变电阻元件VR可以包括这样的化合物，在该化合物中碲(Te)和硒(Se)(硫族元素)中的一种或更多种与锗(Ge)、锑(Sb)、铋(Bi)、铅(Pb)、锡(Sn)、银(Ag)、砷(As)、硫(S)、硅(Si)、铟(In)、钛(Ti)、镓(Ga)、磷(P)、氧(O)和碳(C)中的一种或更多种组合。例如，可变电阻元件VR可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe中的一种或更多种。或者，可变电阻元件VR可以包括其中重复地堆叠含Ge层(例如GeTe层)和无Ge层(例如SbTe层)的超晶格结构。
在一些实施方式中，可变电阻元件VR可以包括钙钛矿化合物和导电金属氧化物中的一种或更多种。例如，可变电阻元件VR可以包括铌氧化物、钛氧化物、镍氧化物、锆氧化物、钒氧化物、PCMO((Pr,Ca)MnO3)、锶钛氧化物、钡锶钛氧化物、锶锆氧化物、钡锆氧化物和钡锶锆氧化物中的一种或更多种。或者，可变电阻元件VR可以是包括导电金属氧化物层和隧道绝缘层的双重结构、或包括第一导电金属氧化物层、隧道绝缘层和第二导电金属氧化物层的三重结构。例如，隧道绝缘层可以包括铝氧化物、铪氧化物和/或硅氧化物。
选择元件SW可以是基于显示出非线性I-V曲线(例如S型I-V曲线)的阈值开关现象的器件。例如，选择元件SW可以是表现出双向特性的OTS(双向阈值开关)器件。选择元件SW可以和晶态与非晶态之间的相变温度相关联，该相变温度大于和可变电阻元件VR相关联的相变温度。因此，当操作根据本发明构思的示例实施方式的可变电阻存储器件时，可变电阻元件VR可以被配置为在其晶态与非晶态之间可逆地改变相，而选择元件SW可以保持其大体非晶态而没有相变。在本说明书中，大体非晶态可以不排除局部晶粒边界或局部结晶部分在物体(例如选择元件SW)中的存在。
选择元件SW可以包括硫族化物材料。硫族化物材料可以包括这样的化合物，该化合物中Te和Se(硫族元素)中的一种或更多种与Ge、Sb、Bi、铝(Al)、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的一种或更多种组合。例如，硫族化物材料可以包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、ZnTe、AsTeSe、AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe和GeAsBiSe中的一种或更多种。在一些实施方式中，选择元件SW还可以包括杂质，例如C、氮(N)、硼(B)和O中的一种或更多种。此外，在一些实施方式中，选择元件SW在此可以被称为“硫族化物层”。
第一存储单元MC1的每个可以包括在可变电阻元件VR与选择元件SW之间的中间电极EP2。中间电极EP2可以将可变电阻元件VR和选择元件SW彼此电连接，并且可以禁止/防止可变电阻元件VR与选择元件SW之间的直接接触。中间电极EP2可以包括钨(W)、Ti、Al、铜(Cu)、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的一种或更多种。
第一存储单元MC1的每个可以包括在选择元件SW与相应的/对应的第二导电线CL2之间的顶部电极EP3。选择元件SW可以通过顶部电极EP3电连接到相应的/对应的第二导电线CL2。顶部电极EP3可以通过/隔着选择元件SW与中间电极EP2间隔开。当在俯视图中被观察时，顶部电极EP3可以形状像局限于相应的/对应的第一导电线CL1和相应的/对应的第二导电线CL2的交叉点内的岛。第一存储单元MC1中包括的多个顶部电极EP3可以被分别地/对应地提供在第一导电线CL1和第二导电线CL2的交叉点处，从而可以在衬底100上二维地布置。在一些实施方式中，不同于所示的那样，顶部电极EP3可以具有在相应的/对应的第二导电线CL2的延伸方向(例如第二方向D2)上延伸的线形形状。在这种情况下，顶部电极EP3可以在沿相应的/对应的第二导电线CL2的延伸方向(例如第二方向D2)布置的多个第一存储单元MC1之间被共用。顶部电极EP3可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的一种或更多种。
底部电极EP1可以被提供在相应的/对应的第一导电线CL1与第一存储单元MC1的每个之间。第一存储单元MC1的每个可以通过底部电极EP1电连接到相应的/对应的第一导电线CL1。底部电极EP1可以通过/隔着可变电阻元件VR与中间电极EP2间隔开。底部电极EP1可以在第一存储单元MC1中的沿第一方向D1彼此相邻的一对第一存储单元之间被共用。例如，一对第一存储单元MC1可以通过一个底部电极EP1共同连接到相应的/对应的第一导电线CL1。底部电极EP1可以包括分别地/对应地连接到一对第一存储单元MC1的垂直部分VP、以及在该对第一存储单元MC1之间延伸到相应的/对应的第一导电线CL1上的水平部分HP。水平部分HP可以在一对第一存储单元MC1之间沿着相应的/对应的第一导电线CL1的顶表面延伸，并且可以将垂直部分VP彼此连接。当以剖面被观察时，底部电极EP1可以具有“U”形。底部电极EP1可以是加热可变电阻元件VR以改变可变电阻元件VR的相态的加热器电极。底部电极EP1可以包括其电阻率大于第一导电线CL1和第二导电线CL2的电阻率的材料。底部电极EP1可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的一种或更多种。
间隔物SP可以被提供在底部电极EP1的垂直部分VP之间。间隔物SP可以被提供在垂直部分VP的相面对(即相对)的侧壁上并且可以沿着水平部分HP的顶表面延伸。当以剖面被观察时，间隔物SP可以具有“U”形。水平部分HP可以在间隔物SP与共同连接到一对第一存储单元MC1的相应的/对应的第一导电线CL1的顶表面之间延伸。间隔物SP可以包括多晶硅或硅氧化物。
掩埋绝缘图案152可以被提供在底部电极EP1的垂直部分VP之间。间隔物SP可以插置在掩埋绝缘图案152与垂直部分VP的每个之间以及在掩埋绝缘图案152与水平部分HP之间。掩埋绝缘图案152可以在一对第一存储单元MC1之间延伸，并且可以覆盖该对第一存储单元MC1的每个中包括的中间电极EP2和可变电阻元件VR的侧壁。掩埋绝缘图案152可以包括硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。
第一层间电介质层150可以被提供在衬底100上。第一层间电介质层150可以在第一导电线CL1和绝缘结构IS上(例如可以覆盖第一导电线CL1和绝缘结构IS)，并且还可以在底部电极EP1、间隔物SP和掩埋绝缘图案152上(例如可以覆盖底部电极EP1、间隔物SP和掩埋绝缘图案152)。第一层间电介质层150可以在第一存储单元MC1的每个中包括的中间电极EP2和可变电阻元件VR上(例如可以覆盖第一存储单元MC1的每个中包括的中间电极EP2和可变电阻元件VR)。第二层间电介质层160可以被提供在第一层间电介质层150上。第二层间电介质层160可以在第一存储单元MC1的每个中包括的顶部电极EP3和选择元件SW上(例如可以覆盖第一存储单元MC1的每个中包括的顶部电极EP3和选择元件SW)。第二导电线CL2可以被提供在第二层间电介质层160上。第一层间电介质层150和第二层间电介质层160可以包括硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。
根据本发明构思，绝缘结构IS可以被提供在一对第一导电线CL1之间。绝缘结构IS可以包括第一绝缘图案110和在第一绝缘图案110的凹陷表面110R上的第二绝缘图案140。因为第二绝缘图案140被提供在凹陷表面110R上，所以绝缘结构IS的顶表面可以在与第一导电线CL1的顶表面的高度基本相同的高度处(即可以与第一导电线CL1的顶表面共平面)。因此，形成提供在第一导电线CL1上和在绝缘结构IS上的上部结构可以相对容易。
图6示出显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法的流程图。图7A、8A、9A、10A、11A、12A、13A、14A和15A示出每张均沿图3的线I-I'和II-II'截取的剖视图，显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法。图7B、8B、9B、10B、11B、12B、13B、14B和15B示出每张均沿图3的线III-III'和IV-IV'截取的剖视图，显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法。
参照图6、7A和7B，第一导电线CL1和第一绝缘图案110可以在衬底100上形成。第一导电线CL1和第一绝缘图案110可以在第一方向D1上延伸，并且可以沿着第二方向D2交替地和重复地布置。第一导电线CL1的形成可以包括例如在衬底100上形成导电层、以及图案化该导电层。第一绝缘图案110的形成可以包括例如在衬底100上沉积第一绝缘层以覆盖第一导电线CL1、以及平坦化第一绝缘层以暴露第一导电线CL1的顶表面。在一些实施方式中，当沉积第一绝缘层时，参照图5B讨论的气隙200可以在第一导电线CL1之间的第一绝缘层中形成。在这种情况下，第一绝缘图案110中的至少一个可以在其中包括气隙200。第一绝缘图案110可以包括例如硅氮化物。
模制层154可以在第一导电线CL1和第一绝缘图案110上形成(方框1000)。模制层154可以在衬底100上形成为覆盖第一导电线CL1的顶表面和第一绝缘图案110的顶表面。模制层154可以包括例如硅氮化物。
第一沟槽T1可以在模制层154中形成以跨越第一导电线CL1和第一绝缘图案110(方框2000)。第一沟槽T1可以在第二方向D2上延伸，并且可以暴露第一导电线CL1的顶表面和第一绝缘图案110的顶表面。第一沟槽T1的形成可以包括蚀刻模制层154直到第一导电线CL1的顶表面被暴露。当模制层154被蚀刻时，第一绝缘图案110的暴露于第一沟槽T1的每个顶表面可以被凹入。因此，第一绝缘图案110可以每个具有凹陷表面110R或凹入的顶表面，并且第一导电线CL1的侧表面可以被暴露。第一凹陷区R1可以由第一绝缘图案110的凹陷表面110R和第一导电线CL1的暴露的侧表面限定。第一凹陷区R1的每个可以在一对相邻的第一导电线CL1之间从第一沟槽T1的底表面或从第一导电线CL1的顶表面延伸。
参照图6、8A和8B，第一子层132和第二子层122可以在模制层154上形成以覆盖第一沟槽T1的内表面(方框3000)。第二子层122可以首先形成在模制层154上以共形地覆盖第一沟槽T1的内侧表面和底表面(或第一导电线CL1的顶表面)。第二子层122可以形成为部分地填充第一凹陷区R1的每个。第二子层122可以共形地覆盖第一凹陷区R1的内表面，从而覆盖第一导电线CL1的暴露的侧表面和第一绝缘图案110的凹陷表面110R。第一子层132可以形成在第二子层122上。第一子层132可以沿着第二子层122的顶表面延伸并共形地覆盖第一沟槽T1的内侧表面和底表面。第一子层132可以形成为部分地填充第一凹陷区R1的每个。第一子层132可以共形地覆盖第一凹陷区R1的先前/已经被第二子层122覆盖的内表面，从而覆盖第一导电线CL1的暴露的侧表面和第一绝缘图案110的凹陷表面110R。
第二绝缘层142可以在第一子层132上形成以填充第一沟槽T1的至少一部分(方框4000)。第二绝缘层142可以填充第一沟槽T1的下部并且还可以填充第一凹陷区R1的每个的剩余部分。在一些实施方式中，当执行沉积工艺以形成第二绝缘层142时，参照图5B讨论的气隙200可以在第一导电线CL1之间的第二绝缘层142中形成。在这种情况下，气隙200可以被包括在下面将讨论的第二绝缘图案中的至少一个中。
在一些实施方式中，第二绝缘层142可以包括与第一绝缘图案110的材料相同的材料。例如，第二绝缘层142可以包括硅氮化物。或者，第二绝缘层142可以包括与第一绝缘图案110的材料不同的材料。第一子层132可以包括与第二绝缘层142的材料不同的材料。第一子层132可以包括对第二绝缘层142具有蚀刻选择性的材料。例如，第一子层132可以包括硅氧化物。第二子层122可以包括与第一子层132的材料不同的材料。当第一子层132包括氧化物时，可以采用第二子层122以在第一子层132的形成期间保护第一导电线CL1的表面免于氧化/防止第一导电线CL1的表面被氧化。在一些实施方式中，第二子层122可以包括与第二绝缘层142的材料相同的材料(即共同的材料)。例如，第二子层122可以包括硅氮化物。
参照图6、9A和9B，第二绝缘层142可以被蚀刻以在对应的第一绝缘图案110上形成第二绝缘图案140(方框5000)。第二绝缘图案140可以局部地形成在(例如限定于)对应的第一凹陷区R1中。第二绝缘图案140的形成可以包括通过执行对第一子层132表现出蚀刻选择性的第一湿蚀刻工艺而去除第二绝缘层142在沟槽T1中的部分。当执行第一湿蚀刻工艺时，第一子层132的蚀刻速率可以小于第二绝缘层142的蚀刻速率。第一湿蚀刻工艺可以被执行直到暴露第一沟槽T1的内侧表面和底表面(或第一导电线CL1的顶表面)上的第一子层132。第一湿蚀刻工艺可以去除第二绝缘层142在第一沟槽T1中的部分，从而，第二绝缘图案140可以局部地形成在相应的/对应的第一凹陷区R1中(例如可以局限于相应的/对应的第一凹陷区R1)。
参照图6、10A、10B、11A和11B，第一子层132和第二子层122可以被蚀刻以形成提供在第一绝缘图案110的每个与第二绝缘图案140的每个之间的第一子绝缘图案130和第二子绝缘图案120(方框6000)。
例如，参照图10A和10B，第一子层132可以被蚀刻以形成多个第一子绝缘图案130。多个第一子绝缘图案130可以局部地形成在相应的/对应的第一凹陷区R1中(例如可以局限于相应的/对应的第一凹陷区R1)。多个第一子绝缘图案130可以每个插置在第一绝缘图案110的每个与第二绝缘图案140的每个之间。第二绝缘图案140的每个可以通过/隔着多个第一子绝缘图案130的每个与第一导电线CL1间隔开。多个第一子绝缘图案130的形成可以包括执行第二湿蚀刻工艺以去除第一子层132在第一沟槽T1中的部分。第二湿蚀刻工艺可以被执行直到暴露第一沟槽T1的内侧表面和底表面(或第一导电线CL1的顶表面)上的第二子层122。第二湿蚀刻工艺可以去除第一沟槽T1中的第一子层132，从而，多个第一子绝缘图案130可以局部地形成在相应的/对应的第一凹陷区R1中(例如可以局限于相应的/对应的第一凹陷区R1)。例如，第二湿蚀刻工艺可以在对第二子层122具有蚀刻选择性的蚀刻条件下被执行。
参照图11A和11B，第二子层122可以被蚀刻以形成多个第二子绝缘图案120。多个第二子绝缘图案120可以局部地形成在相应的/对应的第一凹陷区R1中(例如可以局限于相应的/对应的第一凹陷区R1)。多个第二子绝缘图案120可以每个插置在第一绝缘图案110的每个与多个第一子绝缘图案130的每个之间。第一子绝缘图案130的每个可以通过/隔着多个第二子绝缘图案120中的相应一个与第一导电线CL1间隔开。多个第二子绝缘图案120的形成可以包括执行干蚀刻工艺以去除第二子层122在第一沟槽T1中的部分。干蚀刻工艺可以被执行直到第一导电线CL1的顶表面被暴露。干蚀刻工艺可以去除第一导电线CL1的顶表面上的第二子层122，从而，多个第二子绝缘图案120可以局部地形成在相应的/对应的第一凹陷区R1中(例如可以局限于相应的/对应的第一凹陷区R1)。干蚀刻工艺可以是例如回蚀刻工艺。在一些实施方式中，干蚀刻工艺可以去除第一沟槽T1的内侧表面上的第二子层122。或者，第二子层122的至少一部分可以留在第一沟槽T1的内侧表面上。
参照图6、12A和12B，底部电极层180可以被形成以覆盖第一沟槽T1的内表面(方框7000)。底部电极层180可以形成为部分地填充第一沟槽T1。底部电极层180可以共形地覆盖第一沟槽T1的内侧表面并且还可以覆盖第一导电线CL1的暴露于第一沟槽T1/由第一沟槽T1暴露的顶表面。底部电极层180可以覆盖绝缘结构IS的暴露于第一沟槽T1/由第一沟槽T1暴露的每个顶表面。在一对相邻的第一导电线CL1之间，绝缘结构IS的每个可以包括第一绝缘图案110、第二绝缘图案140、以及在第一绝缘图案110与第二绝缘图案140之间的第一子绝缘图案130和第二子绝缘图案120。
当第一沟槽T1形成在模制层154中以跨越第一导电线CL1和第一绝缘图案110时，第一绝缘图案110的每个顶表面可以在模制层154被蚀刻时凹入。在这种情况下，当第二绝缘图案140以及第一子绝缘图案130和第二子绝缘图案120不被形成在第一绝缘图案110的凹陷区中(即在第一凹陷区R1中)时，底部电极层180可填充第一凹陷区R1的每个的至少一部分。底部电极层180可以被图案化从而形成下面将讨论的底部电极，当底部电极层180被图案化时，去除第一凹陷区R1中的底部电极层180会是有益的/必要的。第一凹陷区R1可以形成为具有彼此不同的深度，结果，当底部电极层180被图案化时，底部电极层180可以从第一凹陷区R1被不完全地去除。该不完全的去除会在后续工艺中形成的底部电极之间导致电短路。
根据本发明构思，第一凹陷区R1可以至少用第二绝缘图案140填充。因此，绝缘结构IS的顶表面可以位于与第一导电线CL1的顶表面的高度基本相同的高度处。在这种情况下，当底部电极层180被图案化时，底部电极层180可以从绝缘结构IS的顶表面被容易地去除。结果，可以在后续工艺中形成的底部电极之间抑制、最小化或防止电短路。
间隔物层182可以在第一沟槽T1中形成以部分地填充第一沟槽T1。间隔物层182可以覆盖底部电极层180的顶表面。底部电极层180可以插置在间隔物层182与第一沟槽T1的内侧表面之间、在间隔物层182与第一导电线CL1的顶表面之间、以及在间隔物层182与绝缘结构IS的顶表面之间。掩埋绝缘层152L可以被形成以填充第一沟槽T1的剩余部分。掩埋绝缘层152L可以覆盖间隔物层182的顶表面。间隔物层182可以插置在底部电极层180与掩埋绝缘层152L之间。
底部电极层180、间隔物层182和掩埋绝缘层152L的形成可以包括在模制层154上顺序地沉积底部电极层180、间隔物层182和掩埋绝缘层152L从而填充第一沟槽T1、然后平坦化底部电极层180、间隔物层182和掩埋绝缘层152L直到模制层154的顶表面被暴露。在俯视图中，形成在第一沟槽T1中的底部电极层180、间隔物层182和掩埋绝缘层152L可以在第二方向D2上延伸。
底部电极层180可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的一种或更多种。间隔物层182可以包括例如多晶硅或硅氧化物。掩埋绝缘层152L可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。
参照图6、13A和13B，跨越第一沟槽T1的第二沟槽T2可以在模制层154和底部电极层180中形成，从而形成底部电极EP1(方框8000)。第二沟槽T2的形成可以包括图案化底部电极层180、间隔物层182和掩埋绝缘层152L以形成在第一方向D1上延伸的第二沟槽T2。第二沟槽T2可以将底部电极层180分成在第二方向D2上彼此间隔开的底部电极EP1，并且也可以将间隔物层182分成在第二方向D2上彼此间隔开的间隔物SP。此外，第二沟槽T2可以将掩埋绝缘层152L分成在第二方向D2上彼此间隔开的掩埋绝缘图案152。
第二沟槽T2可以形成为多个。多个第二沟槽T2可以在第二方向D2上彼此间隔开，并且可以跨越第一沟槽T1。多个第二沟槽T2可以分别地/对应地暴露绝缘结构IS的顶表面。底部电极EP1可以被提供在对应的第一导电线CL1上。
底部电极EP1的每个可以包括在第一沟槽T1的内侧表面上的垂直部分VP、以及沿着第一沟槽T1的底表面或者沿着对应的第一导电线CL1的顶表面延伸的水平部分HP。垂直部分VP可以通过水平部分HP相互连接。间隔物SP的每个可以被提供在底部电极EP1的每个的垂直部分VP之间。间隔物SP的每个可以被提供在垂直部分VP的相面对的侧壁上，并且可以沿着水平部分HP的顶表面延伸。掩埋绝缘图案152的每个可以被提供在底部电极EP1中的相应一个的垂直部分VP之间，并通过/隔着间隔物SP中的相应一个与底部电极EP1中的所述相应一个间隔开。
参照图14A和14B，层间电介质层156可以被形成以填充第二沟槽T2。层间电介质层156可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。模制层154和层间电介质层156在下文中可以被统称为第一层间电介质层150。
底部电极EP1的上部和间隔物SP的上部可以被蚀刻以在第一层间电介质层150中形成第二凹陷区R2。第二凹陷区R2可以分别地/对应地暴露底部电极EP1的垂直部分VP。第二凹陷区R2可以在第一层间电介质层150中沿第一方向D1和第二方向D2彼此间隔开。
参照图15A和15B，可变电阻元件VR可以在相应的/对应的第二凹陷区R2中形成。可变电阻元件VR的每个可以形成为填充相应的/对应的第二凹陷区R2的一部分(例如下部)。中间电极EP2可以在第二凹陷区R2中分别地/对应地形成。中间电极EP2可以分别地/对应地形成在可变电阻元件VR上。中间电极EP2的每个可以形成为填充相应的/对应的第二凹陷区R2的剩余部分(例如上部)。中间电极EP2的形成可以包括在第一层间电介质层150上形成中间电极层以填充第二凹陷区R2、以及平坦化中间电极层直到第一层间电介质层150被暴露。
参照回图4A和4B，选择元件SW可以在第一层间电介质层150上(例如在第一层间电介质层150上方的水平面处)形成。选择元件SW可以分别地/对应地形成在中间电极EP2上。顶部电极EP3可以在选择元件SW上分别地/对应地形成。第二层间电介质层160可以在第一层间电介质层150上形成在选择元件SW和顶部电极EP3上(例如形成为覆盖选择元件SW和顶部电极EP3的侧壁)。第二层间电介质层160可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。第二导电线CL2可以在第二层间电介质层160上形成。第二导电线CL2可以使用用于形成第一导电线CL1的基本相同的工艺形成。第二导电线CL2可以在第二方向D2上延伸并在第一方向D1上彼此间隔开。
当根据本发明构思的示例实施方式的可变电阻存储器件中包括多个存储单元堆叠时，用于形成第一导电线CL1、绝缘结构IS、第二导电线CL2和第一存储单元堆叠MCA1的工艺可以被重复地执行。
图16A示出沿图3的线I-I'和II-II'截取的剖视图，显示了根据本发明构思的示例实施方式的可变电阻存储器件。图16B示出沿图3的线III-III'和IV-IV'截取的剖视图，显示了根据本发明构思的示例实施方式的可变电阻存储器件。图17示出显示了图16B的区域B的放大剖视图。在以下讨论中，与参照图3、4A、4B、5A和5B讨论的可变电阻存储器件的部件相同的部件被分配相同的附图标记，并且为了描述的简明可以主要讨论差异。
参照图3、16A和16B，第一导电线CL1可以被提供在衬底100上，并且第一绝缘图案110可以被提供在第一导电线CL1之间。第一绝缘图案110可以在其上提供有插置于第一导电线CL1之间的第二绝缘图案140。第二绝缘图案140可以***到第一绝缘图案110中。例如，第一绝缘图案110的顶表面可以包括凹陷表面110R，并且第二绝缘图案140可以被提供在第一绝缘图案110的凹陷表面110R上。根据一些示例实施方式，第二绝缘图案140可以与凹陷表面110R直接接触并且也可以与第一导电线CL1的侧壁直接接触。
如参照图5A所讨论地，多个第二绝缘图案140可以被提供在第一绝缘图案110上。多个第二绝缘图案140可以在第一绝缘图案110上沿第一方向D1彼此间隔开。多个第二绝缘图案140的每个可以插置在第一导电线CL1之间并***到第一绝缘图案110中。例如，第一绝缘图案110的顶表面可以包括在第一方向D1上彼此间隔开的多个凹陷表面110R，并且多个第二绝缘图案140可以被分别地/对应地提供在多个凹陷表面110R上。根据一些示例实施方式，多个第二绝缘图案140可以分别地/对应地与多个凹陷表面110R接触，并且多个第二绝缘图案140的每个可以与第一导电线CL1的侧壁直接接触。
参照图17，在一些实施方式中，第一绝缘图案110和第二绝缘图案140中的至少一个可以在其中包括气隙200。当第一绝缘图案110和第二绝缘图案140的每个包括气隙200时，第二绝缘图案140的气隙200可以与第一绝缘图案110的气隙200竖直地间隔开(例如分开)。
参照回图3、16A和16B，根据一些示例实施方式，第一绝缘图案110和第二绝缘图案140可以被统称为绝缘结构IS。第二导电线CL2可以被提供为跨越第一导电线CL1和绝缘结构IS。除以上差异之外，根据图16A、16B和17的示例实施方式的可变电阻存储器件可以被构造为与参照图3、4A、4B、5A和5B讨论的可变电阻存储器件基本相同。
图18A、19A和20A示出每张均沿图3的线I-I'和II-II'截取的剖视图，显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法。图18B、19B和20B示出每张均沿图3的线III-III'和IV-IV'截取的剖视图，显示了根据本发明构思的示例实施方式的制造可变电阻存储器件的方法。以下方法类似于如参照图6、7A、8A、9A、10A、11A、12A、13A、14A和15A及图7B、8B、9B、10B、11B、12B、13B、14B和15B讨论的制造可变电阻存储器件的方法，因而为了描述的简明可以主要说明方法之间的主要差异。
如参照图6、7A和7B所讨论地，第一导电线CL1和第一绝缘图案110可以在衬底100上形成。第一导电线CL1和第一绝缘图案110可以在第一方向D1上延伸并沿着第二方向D2交替地和重复地布置。模制层154可以在衬底100上形成以覆盖第一导电线CL1和第一绝缘图案110(方框1000)。第一沟槽T1可以在模制层154中形成以跨越第一导电线CL1和第一绝缘图案110(方框2000)。第一沟槽T1可以在第二方向D2上延伸，并且可以暴露第一导电线CL1的顶表面和第一绝缘图案110的顶表面。第一沟槽T1的形成可以包括蚀刻模制层154直到第一导电线CL1的顶表面被暴露。当模制层154被蚀刻时，第一绝缘图案110的暴露于第一沟槽T1的每个顶表面可以被凹入。因此，第一绝缘图案110可以每个具有凹陷表面110R或凹入的顶表面，并且第一导电线CL1的侧表面可以被暴露。第一凹陷区R1可以由第一绝缘图案110的凹陷表面110R和第一导电线CL1的暴露的侧表面限定。
参照图6、18A和18B，第二绝缘层142可以在模制层154上形成以填充第一沟槽T1的至少一部分(方框4000)。第二绝缘层142可以填充第一沟槽T1的下部并且还可以填充第一凹陷区R1。第二绝缘层142可以与第一凹陷区R1的内表面直接接触，或者与第一导电线CL1的暴露的侧表面以及第一绝缘图案110的凹陷表面110R直接接触。根据示例实施方式，可以省略/略过图6的方框3000的操作(们)，在该操作(们)中第一子层132和第二子层122在第一沟槽T1中形成。
参照图6、19A和19B，第二绝缘层142可以被蚀刻以在第一绝缘图案110上分别地/对应地形成第二绝缘图案140(方框5000)。第二绝缘图案140可以局部地形成在相应的/对应的第一凹陷区R1中(例如可以局限于相应的/对应的第一凹陷区R1)。第二绝缘图案140的形成可以包括例如通过执行对模制层154表现出蚀刻选择性的湿蚀刻工艺而去除第二绝缘层142在第一沟槽T1中的部分。湿蚀刻工艺可以被执行直到暴露第一沟槽T1的内侧表面和底表面(或第一导电线CL1的顶表面)。因此，第二绝缘图案140可以局部地形成在相应的/对应的第一凹陷区R1中(例如可以局限于相应的/对应的第一凹陷区R1)。第二绝缘图案140可以与第一凹陷区R1的内表面直接接触，或者与第一导电线CL1的暴露的侧表面以及第一绝缘图案110的凹陷表面110R直接接触。
参照图6、20A和20B，底部电极层180可以被形成以覆盖第一沟槽T1的内侧表面(方框7000)。根据示例实施方式，可以省略/略过图6的方框6000的操作(们)，在该操作(们)中第一子绝缘图案130和第二子绝缘图案120在第一绝缘图案110的每个与第二绝缘图案140的每个之间形成。底部电极层180可以形成为部分地填充第一沟槽T1。底部电极层180可以覆盖第一导电线CL1的暴露于第一沟槽T1的每个顶表面。底部电极层180可以覆盖绝缘结构IS的暴露于第一沟槽T1的每个顶表面。根据示例实施方式，绝缘结构IS的每个可以包括提供在一对相邻的第一导电线CL之间的第一绝缘图案110和第二绝缘图案140，并且第一绝缘图案110和第二绝缘图案140可以彼此接触。间隔物层182可以在第一沟槽T1中形成以填充第一沟槽T1的一部分，并且掩埋绝缘层152L可以被形成以填充第一沟槽T1的剩余部分。
后续工艺可以与如参照图6、13A、14A、15A、13B、14B、15B、4A和4B讨论的制造可变电阻存储器件的方法的工艺基本相同。
根据本发明构思，绝缘结构IS可以被提供在第一导电线CL1之间，并且绝缘结构IS的顶表面可以在与第一导电线CL1的顶表面的高度基本相同的高度处。底部电极层180可以形成为覆盖绝缘结构IS的顶表面和第一导电线CL1的顶表面，因而当底部电极层180被图案化以形成底部电极EP1时，底部电极层180可以从绝缘结构IS的顶表面被相对容易地去除。结果，可以在底部电极EP1之间抑制、最小化或防止电短路。因此，本发明构思可以提供具有改善的电特性的可变电阻存储器件及制造其的方法。
以上公开的主题将被认为是说明性的而非限制性的，并且所附权利要求旨在覆盖落入真正的精神和范围内的所有这样的修改、增强及另外的实施方式。因此，在法律所允许的最大程度上，范围将由所附权利要求及其等同物的最宽可允许的解释确定，并且不应受前面的详细描述约束或限制。
本申请要求享有2017年6月29日提交的韩国专利申请第10-2017-0082399号的优先权，其全部内容通过引用合并于此。

Claims (25)

1.一种可变电阻存储器件，包括：
在第一方向上延伸的多个第一导电线；
第一绝缘图案，其在所述多个第一导电线之间沿所述第一方向延伸；
第二绝缘图案，其在所述第一绝缘图案上并且在所述多个第一导电线之间；
子绝缘图案，其在所述第一绝缘图案与所述第二绝缘图案之间并且包括与所述第二绝缘图案的材料不同的材料；
在交叉所述第一方向的第二方向上延伸并且跨越所述多个第一导电线的多个第二导电线；以及
在所述多个第一导电线与所述多个第二导电线之间的多个存储单元。
2.根据权利要求1所述的可变电阻存储器件，其中所述子绝缘图案在所述多个第一导电线的每个与所述第二绝缘图案之间延伸。
3.根据权利要求2所述的可变电阻存储器件，
其中所述子绝缘图案包括第一子绝缘图案，以及
其中所述可变电阻存储器件还包括在所述多个第一导电线的每个与所述第一子绝缘图案之间的第二子绝缘图案。
4.根据权利要求3所述的可变电阻存储器件，其中所述第二子绝缘图案包括与所述第一子绝缘图案的材料不同的材料。
5.根据权利要求4所述的可变电阻存储器件，其中所述第二子绝缘图案和所述第二绝缘图案包括共同的材料。
6.根据权利要求1所述的可变电阻存储器件，其中所述子绝缘图案包括对所述第二绝缘图案具有蚀刻选择性的材料。
7.根据权利要求1所述的可变电阻存储器件，其中所述第一绝缘图案和所述第二绝缘图案包括共同的材料。
8.根据权利要求1所述的可变电阻存储器件，其中所述第一绝缘图案和所述第二绝缘图案中的至少一个在其中包括间隙。
9.根据权利要求1所述的可变电阻存储器件，
其中所述第二绝缘图案包括多个第二绝缘图案当中的一个，
其中所述多个第二绝缘图案在所述第一绝缘图案上沿所述第一方向彼此间隔开，
其中所述多个第二绝缘图案在所述第一绝缘图案的相应凹陷中，
其中所述多个第二绝缘图案中的分别在所述相应凹陷的第一凹陷和第二凹陷中的第一第二绝缘图案和第二第二绝缘图案包括共平面的相应最上表面，
其中所述子绝缘图案包括多个子绝缘图案当中的一个，以及
其中所述多个子绝缘图案分别在所述第一绝缘图案与所述多个第二绝缘图案之间。
10.根据权利要求9所述的可变电阻存储器件，其中所述多个第二绝缘图案通过所述多个子绝缘图案与所述第一绝缘图案间隔开。
11.根据权利要求9所述的可变电阻存储器件，
其中所述多个子绝缘图案的相应最上表面与所述多个第一导电线的相应最上表面共平面，以及
其中所述多个第二绝缘图案通过所述多个子绝缘图案与所述多个第一导电线间隔开。
12.根据权利要求1所述的可变电阻存储器件，其中所述多个存储单元的每个包括硫族化物材料和可变电阻元件，所述硫族化物材料和所述可变电阻元件在所述多个第一导电线中的相应一个与所述多个第二导电线中的相应一个之间串联联接。
13.根据权利要求12所述的可变电阻存储器件，
其中所述多个存储单元包括在所述第一方向上间隔开的第一存储单元和第二存储单元，以及
其中所述第一存储单元和所述第二存储单元通过单个电极共同连接到所述多个第一导电线中的一个。
14.根据权利要求13所述的可变电阻存储器件，其中所述单个电极包括：
分别连接到所述第一存储单元和所述第二存储单元的第一垂直部分和第二垂直部分；以及
连接所述第一垂直部分和所述第二垂直部分的水平部分。
15.一种可变电阻存储器件，包括：
在第一方向上延伸的多个第一导电线；
绝缘结构，其在所述多个第一导电线之间沿所述第一方向延伸；
在交叉所述第一方向的第二方向上延伸并且跨越所述多个第一导电线的多个第二导电线；以及
在所述多个第一导电线与所述多个第二导电线之间的多个存储单元，
其中所述绝缘结构在其中包括彼此竖直地间隔开的第一间隙和第二间隙。
16.根据权利要求15所述的可变电阻存储器件，其中所述绝缘结构包括：
第一绝缘图案，其在所述多个第一导电线之间沿所述第一方向延伸；以及
第二绝缘图案，其在所述第一绝缘图案上并且在所述多个第一导电线之间；
其中所述第一间隙和所述第二间隙分别在所述第一绝缘图案和所述第二绝缘图案中。
17.根据权利要求16所述的可变电阻存储器件，其中所述第一绝缘图案和所述第二绝缘图案包括共同的材料。
18.根据权利要求16所述的可变电阻存储器件，
其中所述绝缘结构还包括在所述第一绝缘图案与所述第二绝缘图案之间的第一子绝缘图案，以及
其中所述第一间隙和所述第二间隙通过所述第一子绝缘图案彼此间隔开。
19.根据权利要求18所述的可变电阻存储器件，其中所述第一子绝缘图案在所述多个第一导电线的每个与所述第二绝缘图案之间延伸。
20.根据权利要求19所述的可变电阻存储器件，其中所述绝缘结构还包括在所述多个第一导电线的每个与所述第一子绝缘图案之间的第二子绝缘图案。
21.根据权利要求18所述的可变电阻存储器件，其中
所述绝缘结构还包括在所述多个第一导电线的每个与所述第一子绝缘图案之间的第二子绝缘图案。
所述第一子绝缘图案包括与所述第二绝缘图案的材料不同的材料，以及所述第二子绝缘图案和所述第二绝缘图案包括共同的材料。
22.一种形成可变电阻存储器件的方法，所述方法包括：
形成在第一方向上延伸的多个第一导电线以及在所述多个第一导电线之间沿所述第一方向延伸的第一绝缘图案；
在所述多个第一导电线和所述第一绝缘图案上形成模制层；
通过图案化所述模制层以在所述模制层中形成沟槽并且使由所述沟槽暴露的所述第一绝缘图案的上部凹入而形成凹陷区，所述凹陷区暴露所述多个第一导电线中的一个的侧表面；
在所述沟槽的至少一部分和所述凹陷区中形成绝缘层；以及
蚀刻所述绝缘层以形成局限于所述凹陷区的第二绝缘图案。
23.根据权利要求22所述的方法，还包括在形成所述绝缘层之前在所述沟槽中和在所述凹陷区中共形地形成子绝缘层，
其中所述子绝缘层包括对所述绝缘层具有蚀刻选择性的材料。
24.根据权利要求23所述的方法，其中形成所述第二绝缘图案包括执行湿蚀刻工艺以蚀刻所述绝缘层，所述湿蚀刻工艺对所述子绝缘层具有蚀刻选择性。
25.根据权利要求22所述的方法，还包括在形成所述绝缘层之前在所述沟槽和所述凹陷区中顺序地形成第一子绝缘层和第二子绝缘层，
其中所述第一子绝缘层在所述第二子绝缘层与所述绝缘层之间并且包括对所述绝缘层具有蚀刻选择性的材料。
CN201810637195.9A 2017-06-29 2018-06-20 可变电阻存储器件及形成可变电阻存储器件的方法 Active CN109216402B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0082399 2017-06-29
KR1020170082399A KR102368428B1 (ko) 2017-06-29 2017-06-29 가변 저항 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN109216402A true CN109216402A (zh) 2019-01-15
CN109216402B CN109216402B (zh) 2024-04-05

Family

ID=64989789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810637195.9A Active CN109216402B (zh) 2017-06-29 2018-06-20 可变电阻存储器件及形成可变电阻存储器件的方法

Country Status (3)

Country Link
US (2) US10720577B2 (zh)
KR (1) KR102368428B1 (zh)
CN (1) CN109216402B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550099B1 (ko) * 2018-08-23 2023-06-30 삼성전자주식회사 가변 저항 메모리 소자
KR20200026487A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 메모리 소자
KR20220049295A (ko) 2020-10-14 2022-04-21 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080014733A1 (en) * 2006-07-14 2008-01-17 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same
CN101425333A (zh) * 2007-09-13 2009-05-06 林殷茵 一种高密度电阻转换存储器及其存储操作方法
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器
WO2011086725A1 (ja) * 2010-01-15 2011-07-21 株式会社日立製作所 不揮発性記憶装置およびその製造方法
US20110207289A1 (en) * 2010-02-23 2011-08-25 Hoon Jeong Method of fabricating semiconductor device and electronic system
CN102239558A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 非易失性存储元件及其制造方法
CN103325806A (zh) * 2012-03-23 2013-09-25 爱思开海力士有限公司 可变电阻存储器件及其制造方法
CN103855166A (zh) * 2012-12-04 2014-06-11 三星电子株式会社 半导体存储器件及其制造方法
US20150137061A1 (en) * 2013-11-21 2015-05-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US20150340610A1 (en) * 2014-05-26 2015-11-26 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same
US20150372060A1 (en) * 2014-06-18 2015-12-24 Masayuki Terai Memory Devices Having Low Permittivity Layers and Methods of Fabricating the Same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835275B1 (ko) 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US8049197B2 (en) 2008-12-30 2011-11-01 Stmicroelectronics S.R.L. Self-aligned nano-cross-point phase change memory
KR101097440B1 (ko) 2009-12-16 2011-12-23 주식회사 하이닉스반도체 크로스 패터닝 기법을 이용한 상변화 메모리 장치의 제조방법
KR20120097206A (ko) 2011-02-24 2012-09-03 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
KR101904418B1 (ko) 2011-05-31 2018-10-05 삼성전자주식회사 메모리 장치 및 그 제조 방법
KR101887225B1 (ko) 2011-11-23 2018-09-11 삼성전자주식회사 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법
KR101897280B1 (ko) 2012-01-04 2018-09-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
US8759807B2 (en) 2012-03-22 2014-06-24 Micron Technology, Inc. Memory cells
US8952347B2 (en) 2013-03-08 2015-02-10 Taiwan Semiconductor Manfacturing Company, Ltd. Resistive memory cell array with top electrode bit line
US9577010B2 (en) 2014-02-25 2017-02-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
KR102247918B1 (ko) * 2014-04-07 2021-05-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US10068945B2 (en) * 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080014733A1 (en) * 2006-07-14 2008-01-17 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same
CN101425333A (zh) * 2007-09-13 2009-05-06 林殷茵 一种高密度电阻转换存储器及其存储操作方法
CN102239558A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 非易失性存储元件及其制造方法
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器
WO2011086725A1 (ja) * 2010-01-15 2011-07-21 株式会社日立製作所 不揮発性記憶装置およびその製造方法
US20110207289A1 (en) * 2010-02-23 2011-08-25 Hoon Jeong Method of fabricating semiconductor device and electronic system
CN103325806A (zh) * 2012-03-23 2013-09-25 爱思开海力士有限公司 可变电阻存储器件及其制造方法
CN103855166A (zh) * 2012-12-04 2014-06-11 三星电子株式会社 半导体存储器件及其制造方法
US20150137061A1 (en) * 2013-11-21 2015-05-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US20150340610A1 (en) * 2014-05-26 2015-11-26 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same
US20150372060A1 (en) * 2014-06-18 2015-12-24 Masayuki Terai Memory Devices Having Low Permittivity Layers and Methods of Fabricating the Same

Also Published As

Publication number Publication date
KR20190002778A (ko) 2019-01-09
US10720577B2 (en) 2020-07-21
CN109216402B (zh) 2024-04-05
US20190067569A1 (en) 2019-02-28
KR102368428B1 (ko) 2022-03-02
US20200220077A1 (en) 2020-07-09
US11127900B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
CN106992196B (zh) 可变电阻存储器件
US10580469B2 (en) Semiconductor devices
US11094745B2 (en) Variable resistance memory device and method of fabricating the same
US10446560B2 (en) Semiconductor devices
US10566386B2 (en) Variable resistance memory device and method of manufacturing the same
US11127900B2 (en) Variable resistance memory devices, and methods of forming variable resistance memory devices
US20200066985A1 (en) Variable resistance memory device and method of fabricating the same
US11127792B2 (en) Three dimensional semiconductor memory devices
US20180019281A1 (en) Variable resistance memory devices and methods of fabricating the same
CN110729302A (zh) 可变电阻非易失性存储器装置
CN109216350A (zh) 包括在隔离线之间的数据存储图案的半导体器件
KR20210081783A (ko) 가변 저항 메모리 장치
KR20200028549A (ko) 가변 저항 메모리 장치 및 그 제조방법
US20220271091A1 (en) Variable resistance memory device
US10410722B2 (en) Semiconductor devices
US11362141B2 (en) Variable resistance memory device
CN109768159A (zh) 存储器件
CN109659430A (zh) 包括数据存储图案的半导体装置
CN109256406A (zh) 可变电阻存储器装置及其形成方法
KR102675357B1 (ko) 가변 저항 메모리 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant